JPS60114966U - ポストトリガ制御回路 - Google Patents
ポストトリガ制御回路Info
- Publication number
- JPS60114966U JPS60114966U JP247784U JP247784U JPS60114966U JP S60114966 U JPS60114966 U JP S60114966U JP 247784 U JP247784 U JP 247784U JP 247784 U JP247784 U JP 247784U JP S60114966 U JPS60114966 U JP S60114966U
- Authority
- JP
- Japan
- Prior art keywords
- post
- control circuit
- delay time
- trigger control
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims 1
- 238000013500 data storage Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
図は本考案の実施例のブロック図である。
１：基本クロック発生回路、２，７：カウンタ、３，６
：セレクタ、５：トリガ検出回路、９ニブライオリテイ
ーエンコーダ、１０：データ記憶回路。
：セレクタ、５：トリガ検出回路、９ニブライオリテイ
ーエンコーダ、１０：データ記憶回路。
Claims (1)
- ディジタルストレージオシロスコープにおいて、基本サ
ンプリングクロック発生回路から発せられるＷ進関係に
ある周期の各クロックを用いて、これをカウンタに印加
し、遅延時間の１吋各ケタの数に対応する回数だけその
ケタに対応する′周期のクロックを用いてカウンタでカ
ウントし、その累積により、しかるべき遅延時間を得る
ことを特徴とするポストトリガ遅延時間発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP247784U JPS60114966U (ja) | 1984-01-13 | 1984-01-13 | ポストトリガ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP247784U JPS60114966U (ja) | 1984-01-13 | 1984-01-13 | ポストトリガ制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60114966U true JPS60114966U (ja) | 1985-08-03 |
Family
ID=30476195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP247784U Pending JPS60114966U (ja) | 1984-01-13 | 1984-01-13 | ポストトリガ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60114966U (ja) |
-
1984
- 1984-01-13 JP JP247784U patent/JPS60114966U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60124153U (ja) | デ−タ信号読取り装置 | |
| JPS60114966U (ja) | ポストトリガ制御回路 | |
| JPS60119137U (ja) | パルス発生器 | |
| JPS60129748U (ja) | パルス幅変調回路 | |
| JPS5857133U (ja) | パルス幅／コ−ド変換回路 | |
| JPS6074336U (ja) | パルス発生装置 | |
| JPS58165608U (ja) | リニアライザ | |
| JPS60150487U (ja) | 計数装置付小型電子機器 | |
| JPS6090911U (ja) | デジタル形波形発生装置 | |
| JPS58114795U (ja) | タイマ−装置 | |
| JPS6119860U (ja) | 外部信号計数装置 | |
| JPS5894021U (ja) | マイクロコンピユ−タ | |
| JPS5881654U (ja) | 演算処理装置 | |
| JPS60114992U (ja) | 電子時計の修正装置 | |
| JPH0172734U (ja) | ||
| JPS6363781U (ja) | ||
| JPS6123739U (ja) | Ｄ／ａコンバ−タ | |
| JPS6059635U (ja) | Ｄａ変換器 | |
| JPS618999U (ja) | ダイナミツク点灯装置 | |
| JPS5927632U (ja) | Ａ／ｄ変換器 | |
| JPS5986092U (ja) | テ−プレコ−ダ | |
| JPS60132667U (ja) | インデツクス信号記録装置 | |
| JPS60135695U (ja) | 時間差測定回路 | |
| JPS60120468U (ja) | 音程比較装置 | |
| JPS62167431U (ja) |