JPS60116862A - ノッキング制御装置 - Google Patents
ノッキング制御装置Info
- Publication number
- JPS60116862A JPS60116862A JP58223669A JP22366983A JPS60116862A JP S60116862 A JPS60116862 A JP S60116862A JP 58223669 A JP58223669 A JP 58223669A JP 22366983 A JP22366983 A JP 22366983A JP S60116862 A JPS60116862 A JP S60116862A
- Authority
- JP
- Japan
- Prior art keywords
- output
- knocking
- input
- ignition timing
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02P—IGNITION, OTHER THAN COMPRESSION IGNITION, FOR INTERNAL-COMBUSTION ENGINES; TESTING OF IGNITION TIMING IN COMPRESSION-IGNITION ENGINES
- F02P5/00—Advancing or retarding ignition; Control therefor
- F02P5/04—Advancing or retarding ignition; Control therefor automatically, as a function of the working conditions of the engine or vehicle or of the atmospheric conditions
- F02P5/145—Advancing or retarding ignition; Control therefor automatically, as a function of the working conditions of the engine or vehicle or of the atmospheric conditions using electrical means
- F02P5/15—Digital data processing
- F02P5/1502—Digital data processing using one central computing unit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
- Y02T10/00—Road transport of goods or passengers
- Y02T10/10—Internal combustion engine [ICE] based vehicles
- Y02T10/40—Engine management systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Chemical & Material Sciences (AREA)
- Combustion & Propulsion (AREA)
- Mechanical Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Measurement Of Mechanical Vibrations Or Ultrasonic Waves (AREA)
- Testing Of Engines (AREA)
- Electrical Control Of Ignition Timing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、内燃機関のノッキングを検出し、ノッキング
を回避するノッキング制御装置に関するものである。
を回避するノッキング制御装置に関するものである。
従来例の構成とその問題点
自動車等のエンジンがノッキングを起すと、ノッキング
特有の振動が発生する。このエンジンの振動をノンキン
グセンサで検出し、ノッキングセンサの出力信号を観測
することにより、エンジンのノッキングを検知できる。
特有の振動が発生する。このエンジンの振動をノンキン
グセンサで検出し、ノッキングセンサの出力信号を観測
することにより、エンジンのノッキングを検知できる。
ノッキング制御装置は、７ノキングの有無、程度を検知
し、点火のりイミングを変えてノッキングを回避するだ
めの装置である。
し、点火のりイミングを変えてノッキングを回避するだ
めの装置である。
ノッキングは、一定のクランク角範囲（以下ノックゲー
トと称する）で発生し、このノックゲートで得だノック
センサ信号レベル（Ｖｋ ）と、ノンキングが発生しに
くい一定のクランク角範囲（以下ノイズゲートと称する
）で得た信号を基にして得たノック判定レベル（Ｖｌ、
ｈ ）とを比較し、Ｖｋ＞Ｖｌｈ・・・・・・・・・・
・・・・（１）であれば、ノッキングであると判定でき
る。
トと称する）で発生し、このノックゲートで得だノック
センサ信号レベル（Ｖｋ ）と、ノンキングが発生しに
くい一定のクランク角範囲（以下ノイズゲートと称する
）で得た信号を基にして得たノック判定レベル（Ｖｌ、
ｈ ）とを比較し、Ｖｋ＞Ｖｌｈ・・・・・・・・・・
・・・・（１）であれば、ノッキングであると判定でき
る。
第１図は従来のノッキング制御装置の構成を示している
。第１図において、１はエンジンブロック等に取付けら
れだノッキングセンサであシ、このノッキングセンサｌ
はエンジンの振動を電気信じに変換する。第３図（ｂ）
の実線１３．はノッキングセンサ１の出力信号を示して
いる。２は帯域フィルタであり、この帯域フィルタ２は
ノッキングセンサ１の出力信号中より雑音成分を除去し
、ノッキングの特徴周波数近傍の周波数成分を抽出する
。
。第１図において、１はエンジンブロック等に取付けら
れだノッキングセンサであシ、このノッキングセンサｌ
はエンジンの振動を電気信じに変換する。第３図（ｂ）
の実線１３．はノッキングセンサ１の出力信号を示して
いる。２は帯域フィルタであり、この帯域フィルタ２は
ノッキングセンサ１の出力信号中より雑音成分を除去し
、ノッキングの特徴周波数近傍の周波数成分を抽出する
。
：３は帯域フィルタ２の出力を整流する整流器、４は整
流器３の出力を積分する積分器であシ、帯域フィルタ２
の出力は上記整流器３、積分器４を介して整流・積分さ
れて平均化される。第３図（ｂ）の破線Ｂ２は積分器４
より出力される平均化出力を示している。５はアナログ
スイッチ５Ａ、５Ｂからなるアナログスイッチ回路であ
り、アナログスイッチ５Ａ、５Ｂはマイクロコンピュー
タ８より出力されるノックゲート信号、ノイズゲート信
号によりオン、オフ制御される。６は比較器、７はディ
ジタル・アナログ（Ｄ／Ａ）変換器であｐ、Ｄ／Ａ変換
器７はマイクロコンビーータ〔机下電子工業■製のＭＮ
−１５４４）８より出力されるディジタル信号をアナロ
グ信号に変換して比較器６の一方の入力端子に印加する
。比較器６の他方の入力端子にはアナログスイッチ５Ａ
を介して帯域フィルタ２の出力、又はアナログスイッチ
５Ｂを介して積分器４の出力が印加され、］）／Ａ変換
器７の出力と比較される。比較器６からは、第３図（ｅ
）に示すように、ノックゲート期間（第３図（Ｃ）にお
ける”Ｈ″°の期間）において、帯域フィルタ２の出力
（第３図（Ｉ））の１３１）が１）／Ａ変換器７よシ出
力されるノック判定レベルより大きくなる毎にノックパ
ルスを発生する。比較器６より出力されるノックパルス
はマイクロコンビーータ８に入力サレ、ノッキングの有
無、程度が判定されるとともに、ノッキング判定レベル
が算出される。上記マイクロコンピュータ８はシフトレ
ジスタ９、入出力ポート１０、中央処理装置（（１’Ｕ
）１１、ランダムアクセスメモリ（１もＡＭ）１２、リ
ードオンリーメモリ（１′ＬＯＭ）１３、リセット信号
入力部１４等から構成されている。
流器３の出力を積分する積分器であシ、帯域フィルタ２
の出力は上記整流器３、積分器４を介して整流・積分さ
れて平均化される。第３図（ｂ）の破線Ｂ２は積分器４
より出力される平均化出力を示している。５はアナログ
スイッチ５Ａ、５Ｂからなるアナログスイッチ回路であ
り、アナログスイッチ５Ａ、５Ｂはマイクロコンピュー
タ８より出力されるノックゲート信号、ノイズゲート信
号によりオン、オフ制御される。６は比較器、７はディ
ジタル・アナログ（Ｄ／Ａ）変換器であｐ、Ｄ／Ａ変換
器７はマイクロコンビーータ〔机下電子工業■製のＭＮ
−１５４４）８より出力されるディジタル信号をアナロ
グ信号に変換して比較器６の一方の入力端子に印加する
。比較器６の他方の入力端子にはアナログスイッチ５Ａ
を介して帯域フィルタ２の出力、又はアナログスイッチ
５Ｂを介して積分器４の出力が印加され、］）／Ａ変換
器７の出力と比較される。比較器６からは、第３図（ｅ
）に示すように、ノックゲート期間（第３図（Ｃ）にお
ける”Ｈ″°の期間）において、帯域フィルタ２の出力
（第３図（Ｉ））の１３１）が１）／Ａ変換器７よシ出
力されるノック判定レベルより大きくなる毎にノックパ
ルスを発生する。比較器６より出力されるノックパルス
はマイクロコンビーータ８に入力サレ、ノッキングの有
無、程度が判定されるとともに、ノッキング判定レベル
が算出される。上記マイクロコンピュータ８はシフトレ
ジスタ９、入出力ポート１０、中央処理装置（（１’Ｕ
）１１、ランダムアクセスメモリ（１もＡＭ）１２、リ
ードオンリーメモリ（１′ＬＯＭ）１３、リセット信号
入力部１４等から構成されている。
１５はディストリビーータ内に設けられたピックアップ
コイルであり、このピックアップコイル１５からは、エ
ンジンの各気筒の特定クランク角に対応した信けが出力
される。１６はピックアップコイル１５の出力を波形整
形して第３図（ａ）に示す矩形状の点火タイミング信号
を出力する波形整形回路である。なお、第３図（ａ）に
おける矢印は点火タイミングを示す。波形整形回路１６
より出力さｉする点火タイミング信号はマイクロコンピ
−タ８の割込端子（ＮＭＩ、ノンマスカブルインタラブ
ド）に印加されるとともに、インバータ１７を介して割
込端子（ＩＲＱ、インタラブドリクエスト）に印加され
る。１８はノッキングの有無、程度に応じて点火タイミ
ング信号を遅角した信号を増幅する増幅器、１９はイグ
ナイタである。
コイルであり、このピックアップコイル１５からは、エ
ンジンの各気筒の特定クランク角に対応した信けが出力
される。１６はピックアップコイル１５の出力を波形整
形して第３図（ａ）に示す矩形状の点火タイミング信号
を出力する波形整形回路である。なお、第３図（ａ）に
おける矢印は点火タイミングを示す。波形整形回路１６
より出力さｉする点火タイミング信号はマイクロコンピ
−タ８の割込端子（ＮＭＩ、ノンマスカブルインタラブ
ド）に印加されるとともに、インバータ１７を介して割
込端子（ＩＲＱ、インタラブドリクエスト）に印加され
る。１８はノッキングの有無、程度に応じて点火タイミ
ング信号を遅角した信号を増幅する増幅器、１９はイグ
ナイタである。
２０は電源、２１はスタートスイッチ、２２はレギュレ
ータ、２３は抵抗、２４はコンデンサであシ、抵抗２３
とコンデンサ２４の接続点がマイクロコンビーータ８の
リセクト端子（ｌ（、Ｓ’ｌ”）Ｋ接続されている。
ータ、２３は抵抗、２４はコンデンサであシ、抵抗２３
とコンデンサ２４の接続点がマイクロコンビーータ８の
リセクト端子（ｌ（、Ｓ’ｌ”）Ｋ接続されている。
第２図は第１図におけるマイクロコンビーータ８の機能
をブロックで示している。
をブロックで示している。
第２図において、２５はノッキング判定レベル算出手段
であり、このノッキング判定レベル算出手段２５は、ノ
イズゲート信号（第３図（ｄ））のＨ”の期間における
積分器４の出力を、例えば遂次比較法によＩ） Ａ／Ｄ
変換し、このＡ／Ｄ変換された値Ｖａｄを、例えば次式
によりなまし削算することによって平均化して平均レベ
ルＶ ＋ｎをめる。
であり、このノッキング判定レベル算出手段２５は、ノ
イズゲート信号（第３図（ｄ））のＨ”の期間における
積分器４の出力を、例えば遂次比較法によＩ） Ａ／Ｄ
変換し、このＡ／Ｄ変換された値Ｖａｄを、例えば次式
によりなまし削算することによって平均化して平均レベ
ルＶ ＋ｎをめる。
Ｖｍｉ ＝ Ｖａｎ（ｉ−＋ ） ＋ （Ｖａｄ−Ｖｍ
（１−１））／Ｗ ・−・（２）ここで、Ｖｍｉは今回
の演算結果、Ｖｍ（ｉ−ｔ）は前回の演算結果、Ｗはな
寸し係数である。さらに、ノッキング判定レベル算出手
段２５では、演算結果Ｖｍｉを用いて、次式によりノッ
キング判定レベルＶｔｈを算出する。
（１−１））／Ｗ ・−・（２）ここで、Ｖｍｉは今回
の演算結果、Ｖｍ（ｉ−ｔ）は前回の演算結果、Ｗはな
寸し係数である。さらに、ノッキング判定レベル算出手
段２５では、演算結果Ｖｍｉを用いて、次式によりノッ
キング判定レベルＶｔｈを算出する。
Ｖｔｈ ＝ Ｖｍｉ ｘ Ｋ −ｌ−ＯＳ ・・・・・
・・・・・・・・・・・（３）ここで、Ｋ、Ｏ８はそれ
ぞれ定数である。このノッキング判定レベル算出手段２
５でめられたノッキング判定レベルが１）／Ａ変換器７
でアナログ信号に変換され、比較器６に入力されるもの
である。
・・・・・・・・・・・（３）ここで、Ｋ、Ｏ８はそれ
ぞれ定数である。このノッキング判定レベル算出手段２
５でめられたノッキング判定レベルが１）／Ａ変換器７
でアナログ信号に変換され、比較器６に入力されるもの
である。
２６は周期演算手段であり、この周期演算手段２６は、
波形整形回路Ｊ６の出力信号（点火タイミング信号）に
基づいて、点火から次の点火までの周期が算出される。
波形整形回路Ｊ６の出力信号（点火タイミング信号）に
基づいて、点火から次の点火までの周期が算出される。
この周期演算手段２６は、クロックパルス発生器と点火
タイミング信号の立」ニリタ・１ミングでリセットされ
るカウンタとから構成され、点火から次の点火までの間
にクロックパルス発生器から出力されるクロックパルス
数をカラ／りで言１数するものである。２７は周期演算
手段２６でめられた周期を基にして単位クランク角度（
例えば１°ＣＡ、）当りの時間を算出する単位クランク
角度時間演算手段である。
タイミング信号の立」ニリタ・１ミングでリセットされ
るカウンタとから構成され、点火から次の点火までの間
にクロックパルス発生器から出力されるクロックパルス
数をカラ／りで言１数するものである。２７は周期演算
手段２６でめられた周期を基にして単位クランク角度（
例えば１°ＣＡ、）当りの時間を算出する単位クランク
角度時間演算手段である。
２８．２９はそれぞれノックゲート信号発生手段、ノイ
ズゲート信号発生手段であり、ノックゲート信号発生手
段２８からは、点火タイミングより予め設定された開始
クランク角度（例えば１０゜ＣＡ）に相当する時間経過
後に立上り、点火タイミングより予め設定された終了ク
ランク角度（例ＣＡ） えば７轟当する時間経過後に立下るノックゲート信号（
第３図（Ｃ））を発生する。このノックゲート信号はア
ナログスイッチ５Ａの制御端子に印加される。一方、ノ
イズゲート信号発生手段２９からは、点火タイミングよ
り予め設定された開始クランク角度（例えば９００ＣＡ
、）に相当する時間経過後に立上り、点火タイミングよ
り予め設定された終了クランク角度（例えば１５０°Ｃ
Ａ）に相当する時間経過後に立下るノイズゲート信号（
第３図（ｄ））を発生する。このノイズゲート信号はア
ナログスイッチ５Ｂの制御端子に印加される。
ズゲート信号発生手段であり、ノックゲート信号発生手
段２８からは、点火タイミングより予め設定された開始
クランク角度（例えば１０゜ＣＡ）に相当する時間経過
後に立上り、点火タイミングより予め設定された終了ク
ランク角度（例ＣＡ） えば７轟当する時間経過後に立下るノックゲート信号（
第３図（Ｃ））を発生する。このノックゲート信号はア
ナログスイッチ５Ａの制御端子に印加される。一方、ノ
イズゲート信号発生手段２９からは、点火タイミングよ
り予め設定された開始クランク角度（例えば９００ＣＡ
、）に相当する時間経過後に立上り、点火タイミングよ
り予め設定された終了クランク角度（例えば１５０°Ｃ
Ａ）に相当する時間経過後に立下るノイズゲート信号（
第３図（ｄ））を発生する。このノイズゲート信号はア
ナログスイッチ５Ｂの制御端子に印加される。
９は比較器６より出力されるノックパルスにより順次シ
フトされる８ビツトのシフトレジスタ、３０は計数手段
であり、この計数手段３０は、シフトレジスタ９より出
力されるオーバーフロー信号を計数する。すなわち、ノ
ックパルスがシフトレジスタ９に８個入力される毎にシ
フトレジスタ９よりオーバーフロー信号が出力される。
フトされる８ビツトのシフトレジスタ、３０は計数手段
であり、この計数手段３０は、シフトレジスタ９より出
力されるオーバーフロー信号を計数する。すなわち、ノ
ックパルスがシフトレジスタ９に８個入力される毎にシ
フトレジスタ９よりオーバーフロー信号が出力される。
３１は計数手段３００割数値を８倍する乗算手段、３２
は乗算手段３１の乗算結果と、シフトレジスタ９の保持
値とを加算する加算手段であり、この加算手段３２によ
る加勢結果は、点火から次の点火までの期間において比
較器６よシ出力されだノックパルス数となる。加算手段
３２の加算結果がノッキング判定手段３３に入力されて
ノッキングの有無、程度が判定される。３４はノッキン
グ判定手段３３による判定結果に応じたクシンク角度だ
け波形整形回路１６の出力（点火タイミング信号）を遅
角する遅角制御手段であり、この遅角制御手段：し１の
出力が増幅２：÷１８に印加される。
は乗算手段３１の乗算結果と、シフトレジスタ９の保持
値とを加算する加算手段であり、この加算手段３２によ
る加勢結果は、点火から次の点火までの期間において比
較器６よシ出力されだノックパルス数となる。加算手段
３２の加算結果がノッキング判定手段３３に入力されて
ノッキングの有無、程度が判定される。３４はノッキン
グ判定手段３３による判定結果に応じたクシンク角度だ
け波形整形回路１６の出力（点火タイミング信号）を遅
角する遅角制御手段であり、この遅角制御手段：し１の
出力が増幅２：÷１８に印加される。
以上のように、−１−記従来例ではノッキングの有無、
程度に応じて点火タイミング信号を遅角し、ノッキング
を回避している。
程度に応じて点火タイミング信号を遅角し、ノッキング
を回避している。
しかしながら、上記従来例においては、第１図に示すよ
うに波形整形回路１６の出力（点火タイミング信号）を
マイクロコンビーータ８の（ＮＭ丁）端子、すなわちソ
フトウェアによりマスクできない外部割込端子に印加す
るため、電源投入時に誤動作する欠点がある。すなわち
、電源投入後Ｒ，ＡＭ１２に初期値が設定される前に、
（ＮＭ了）端子に点火タイミング信号が入力されて割込
処理が行なわれる結果、誤動作するものである。
うに波形整形回路１６の出力（点火タイミング信号）を
マイクロコンビーータ８の（ＮＭ丁）端子、すなわちソ
フトウェアによりマスクできない外部割込端子に印加す
るため、電源投入時に誤動作する欠点がある。すなわち
、電源投入後Ｒ，ＡＭ１２に初期値が設定される前に、
（ＮＭ了）端子に点火タイミング信号が入力されて割込
処理が行なわれる結果、誤動作するものである。
第４図は上記誤動作が生じるタイミングを示している。
第４図（ａ）は電源電圧（Ｖｃｃ ）の変化を示してお
シ、スタートスイッチ２１をＯＮすると、コンデンサ２
４が充電され、コンデンサ２４の端子間電圧が上昇する
。コンデンサ２４の端子間電圧が所定値に達すると、リ
セット信号入力部１４より、第４図（ｂ）に示すリセッ
ト信号が生じ、ＣＩ〕Ｕ１．１かりセントされる。ＣＰ
ＩＪ］４かり七ノドされると、初期値設定ルーチン（す
なわち、第５図に示すように１（、Ａ、Ｍ１２をクリア
するＲＡＭクリア処理およびＲＡＭ１２に初期値を設定
する初期値設定処理）が行なわれ、続いて通常ルーチン
に移行する。第４図（１））におけるタイミング（Ｔ、
）はＣＰＵＩＩをリセットするタイミング、タイミング
（Ｔ２） ｌ’Ｊ： ＲＡＭ ］ ２への初期値設定が
終了したタイミングを示す。第４図（Ｃ）に示すように
、 ＩＣＡＭ１２への初期値設定が終了する前に、点火
タイミング信号が（ＮＭ了）端子に入力されると、誤動
作が生じ、マイクロコンピュータ８がｓ＊ｔｔ ｔ＊す
ることがある。
シ、スタートスイッチ２１をＯＮすると、コンデンサ２
４が充電され、コンデンサ２４の端子間電圧が上昇する
。コンデンサ２４の端子間電圧が所定値に達すると、リ
セット信号入力部１４より、第４図（ｂ）に示すリセッ
ト信号が生じ、ＣＩ〕Ｕ１．１かりセントされる。ＣＰ
ＩＪ］４かり七ノドされると、初期値設定ルーチン（す
なわち、第５図に示すように１（、Ａ、Ｍ１２をクリア
するＲＡＭクリア処理およびＲＡＭ１２に初期値を設定
する初期値設定処理）が行なわれ、続いて通常ルーチン
に移行する。第４図（１））におけるタイミング（Ｔ、
）はＣＰＵＩＩをリセットするタイミング、タイミング
（Ｔ２） ｌ’Ｊ： ＲＡＭ ］ ２への初期値設定が
終了したタイミングを示す。第４図（Ｃ）に示すように
、 ＩＣＡＭ１２への初期値設定が終了する前に、点火
タイミング信号が（ＮＭ了）端子に入力されると、誤動
作が生じ、マイクロコンピュータ８がｓ＊ｔｔ ｔ＊す
ることがある。
発明の目的
本発明は、」二記従来の欠点を除去するものであり、マ
イクロコンビコータのリセット時の誤動作を防止するこ
とを目的とするものである。
イクロコンビコータのリセット時の誤動作を防止するこ
とを目的とするものである。
発明の構成
本発明は、」二記目的を達成するだめにＣＰＵのリセッ
ト後、＋？、ＡＭへの初期値設定が終了するまでの期間
、外部割込端ｒ・への入力を禁止するものである。
ト後、＋？、ＡＭへの初期値設定が終了するまでの期間
、外部割込端ｒ・への入力を禁止するものである。
実施例の説明
以下に本発明の第１の実施例について、第６図第７図と
ともに説明する。
ともに説明する。
第６図におｈて、３５は単安定マルチバイブレータ（Ｍ
Ｍ、）であり、このＭＩＶＩ３５はコンデンサ２４の端
子間電圧が所定値に達した際にトリガーされ、所定時間
（例えば１ｍ５）経過後に出力が反転する。第７図（Ｃ
）はＭＭ３５の出力を示している。
Ｍ、）であり、このＭＩＶＩ３５はコンデンサ２４の端
子間電圧が所定値に達した際にトリガーされ、所定時間
（例えば１ｍ５）経過後に出力が反転する。第７図（Ｃ
）はＭＭ３５の出力を示している。
３６は論理積（ＡＮＤ）回路であり、このＡ Ｎ Ｉ）
回路３６には波形整形回路１６の出力とＭ Ｍ ３５の
出力とが入力される。
回路３６には波形整形回路１６の出力とＭ Ｍ ３５の
出力とが入力される。
本実施例では、ＭＭ３５の設定時間を、ＣＩ） Ｕｌｌ
がリセットされＲＡＭ１２に初期値が設定される時間よ
り長クシ、かつＭＭ３５が反転した後に（ＮＭ丁）端子
への入力を可能としているため、ＲＡＭ１２に初期値が
設定される前に割込みが生じることがなく、誤動作が防
止されるものでちる。
がリセットされＲＡＭ１２に初期値が設定される時間よ
り長クシ、かつＭＭ３５が反転した後に（ＮＭ丁）端子
への入力を可能としているため、ＲＡＭ１２に初期値が
設定される前に割込みが生じることがなく、誤動作が防
止されるものでちる。
次に本発明の第２の実施例について第８図、第９図、第
１０図とともに説明する。
１０図とともに説明する。
第８図において、３７は論理積（Ａ、 Ｎ Ｄ ）回路
、３８はマイクロコンピュータ８の入出力ボート１０の
出力ボートより出力される出力信号を反転するインバー
タであり、このインバータ３８の出力と波形整形回路Ｊ
６の出力とがＡＮＤ回路３７に入力される。
、３８はマイクロコンピュータ８の入出力ボート１０の
出力ボートより出力される出力信号を反転するインバー
タであり、このインバータ３８の出力と波形整形回路Ｊ
６の出力とがＡＮＤ回路３７に入力される。
第８図において、スタートスイッチ２１をＯＮすると、
ＣＩ）Ｕｌｌがリセットされ入出力ボートが用″になり
、初期値設定ルーチンが開始される。
ＣＩ）Ｕｌｌがリセットされ入出力ボートが用″になり
、初期値設定ルーチンが開始される。
初期値設定ルーチンは第９図に示すように、まずＩｔ、
Ａ、 Ｍ １．２をクリアし、次にＪＬＡＭ］２に初
期値を設定し、次に出力ボートの出力を用゛よシ゛Ｌ゛
にし、その後通常ルーチンに移行する。
Ａ、 Ｍ １．２をクリアし、次にＪＬＡＭ］２に初
期値を設定し、次に出力ボートの出力を用゛よシ゛Ｌ゛
にし、その後通常ルーチンに移行する。
本実施例は、初期値設定ルーチンにおいて、必ず１もＡ
ＭＩ２への初期値設定後に’ＩＩ”よジ゛Ｌ″に変化す
る出力ボートの出力を利用し、この出力ボートの出力、
をインバータ３８で反転し、ＡＮＤ回路３７に入力する
ものであり、本実施例によればＩｔＡＭ］２への初期値
が設定された後でないと、（Ｎ Ｍ Ｉ ） ｎ１ｆ−
ｒ−への入力が受入れられないことになり、前記誤動作
が防１Ｆできるものである。なお第１０図（ａ）（ｂ）
（Ｃ）（ｄ）は、それぞれ電源電圧（Ｖｃｃ ）、ＣＰ
ＵＩＩへのりセント信号、出力ボートの出ツバインバー
タ３７の出力を示している。まだ第１０図におけるタイ
ミング（Ｔ３）は、 Ｉ（、Ａ、Ｍ ｌ ２ヘノ初期値
設定終了タイミング（Ｔ２）後に出カポ・−１・出力が
°′Ｌ”に在るタイミングである。
ＭＩ２への初期値設定後に’ＩＩ”よジ゛Ｌ″に変化す
る出力ボートの出力を利用し、この出力ボートの出力、
をインバータ３８で反転し、ＡＮＤ回路３７に入力する
ものであり、本実施例によればＩｔＡＭ］２への初期値
が設定された後でないと、（Ｎ Ｍ Ｉ ） ｎ１ｆ−
ｒ−への入力が受入れられないことになり、前記誤動作
が防１Ｆできるものである。なお第１０図（ａ）（ｂ）
（Ｃ）（ｄ）は、それぞれ電源電圧（Ｖｃｃ ）、ＣＰ
ＵＩＩへのりセント信号、出力ボートの出ツバインバー
タ３７の出力を示している。まだ第１０図におけるタイ
ミング（Ｔ３）は、 Ｉ（、Ａ、Ｍ ｌ ２ヘノ初期値
設定終了タイミング（Ｔ２）後に出カポ・−１・出力が
°′Ｌ”に在るタイミングである。
なお、上記第１、第２の実施例は、いずれも電源投入時
の誤動作を防止する例であるが、ウォッチドッグタイマ
によりマイクロコア′、−ピユータの動作を監視し、マ
イクロコンビコータが異常状態になった場合にＣＰＵを
リセットする７ノキング制御装置においても、本発明が
適用できるものである。壕だ、ソフトウェアによりＣＰ
Ｕを自己診断して異常と判定された結果、プログラム
の始めに戻すノッキング制御装置においても本発明が適
用できるものである。
の誤動作を防止する例であるが、ウォッチドッグタイマ
によりマイクロコア′、−ピユータの動作を監視し、マ
イクロコンビコータが異常状態になった場合にＣＰＵを
リセットする７ノキング制御装置においても、本発明が
適用できるものである。壕だ、ソフトウェアによりＣＰ
Ｕを自己診断して異常と判定された結果、プログラム
の始めに戻すノッキング制御装置においても本発明が適
用できるものである。
発明の効果
本発明は上記のような構成であり、ソフトウェアにより
マスクできない外部割込端子への点火タイミング信号の
入力を禁止する禁止手段を設けているため、マイクロコ
ンピュータのり七ノド後でＩｔ Ａ、 Ｍへの初期値設
定終了前に点火タイミング信恋 号が入力されることなく、ＲＡＭへの初期値が設定され
る前に点火タイミング信号が入力されることによる誤動
作を防止できる利点を有するものである。
マスクできない外部割込端子への点火タイミング信号の
入力を禁止する禁止手段を設けているため、マイクロコ
ンピュータのり七ノド後でＩｔ Ａ、 Ｍへの初期値設
定終了前に点火タイミング信恋 号が入力されることなく、ＲＡＭへの初期値が設定され
る前に点火タイミング信号が入力されることによる誤動
作を防止できる利点を有するものである。
第１図は従来のノッキング制御装置のブロック図、第２
図は第１図におけるマイクロコンピュータを機能ブロッ
クで示す図、第３図は同装置の動作説明図、第４図は同
装置のタイミングチャート、第５図は同装置の初期値設
定ルーチンを示す図、第６図は本発明の一実施例におけ
るノンキング制御装置のブロック図、第７図は同装置の
タイミングチー）・−ト、第８図は本発明の他の実施例
のブロック図、第９図は同装置の初期値設定ルーチンを
示す図、第１０図は同装置のタイミングチャートである
。 １・・・７ノキングセンザ、２−’％域フィルタ、３−
・整流器、４ 積分Ｒ’ｆ、５・・アナログスイッチ回
路、６・・・比較器、７ ディジタルアナログ変換器、
８・・・マイクロコンピュータ、９・・・シフトレジス
タ、１０・・・入出力ボート、１１・・・中央処理装置
（ＣＰＵ）、１２・・・ランダムアクセスメモリ（ＩＬ
ＡＭ）、１３・・・リードオンリーメモリ（ＲＯＭ ）
、１４ ・リセット信号入力部、１５・ピックアップコ
イル、１６・・・波形整形回路、１７・・・インバータ
、１８・・増幅器、１９・・イグナイタ、２０・・電源
、２１・・・スタートスイッチ、２２ ・レギュレータ
、２３ ・抵抗、２４・・・コンデンサ、２５・・・ノ
ッキング判定レベル算出手段、２６・・・周期演算手段
、２７・・単位クランク角度時間演算手段、２８・・ノ
ックゲート信号発生手段、２９・・・ノイズゲート信号
発生手段、３０・・計数手段、３１・乗算手段、３２・
・・加算手段、３３・・ノッキング判定手段、３４・・
・遅角制御手段、３５・・・単安定マルチバイブレータ
（ＭＭ）、３６・・・論理積（人ＮＤ）回路、３７・論
理積（ＡＮＤ）回路、３８・インバータ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第３
図 ４図 第５図 第 ７ 図 ５ＶＩＯＩＪ 丁ｆ １２
図は第１図におけるマイクロコンピュータを機能ブロッ
クで示す図、第３図は同装置の動作説明図、第４図は同
装置のタイミングチャート、第５図は同装置の初期値設
定ルーチンを示す図、第６図は本発明の一実施例におけ
るノンキング制御装置のブロック図、第７図は同装置の
タイミングチー）・−ト、第８図は本発明の他の実施例
のブロック図、第９図は同装置の初期値設定ルーチンを
示す図、第１０図は同装置のタイミングチャートである
。 １・・・７ノキングセンザ、２−’％域フィルタ、３−
・整流器、４ 積分Ｒ’ｆ、５・・アナログスイッチ回
路、６・・・比較器、７ ディジタルアナログ変換器、
８・・・マイクロコンピュータ、９・・・シフトレジス
タ、１０・・・入出力ボート、１１・・・中央処理装置
（ＣＰＵ）、１２・・・ランダムアクセスメモリ（ＩＬ
ＡＭ）、１３・・・リードオンリーメモリ（ＲＯＭ ）
、１４ ・リセット信号入力部、１５・ピックアップコ
イル、１６・・・波形整形回路、１７・・・インバータ
、１８・・増幅器、１９・・イグナイタ、２０・・電源
、２１・・・スタートスイッチ、２２ ・レギュレータ
、２３ ・抵抗、２４・・・コンデンサ、２５・・・ノ
ッキング判定レベル算出手段、２６・・・周期演算手段
、２７・・単位クランク角度時間演算手段、２８・・ノ
ックゲート信号発生手段、２９・・・ノイズゲート信号
発生手段、３０・・計数手段、３１・乗算手段、３２・
・・加算手段、３３・・ノッキング判定手段、３４・・
・遅角制御手段、３５・・・単安定マルチバイブレータ
（ＭＭ）、３６・・・論理積（人ＮＤ）回路、３７・論
理積（ＡＮＤ）回路、３８・インバータ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第３
図 ４図 第５図 第 ７ 図 ５ＶＩＯＩＪ 丁ｆ １２
Claims (3)
- （１） ソフトウェアによシマスフできない外部割込端
子に入力される点火タイミング信号を、ノッキングの有
無、程度に応じて遅角制御するマイクロコンピュータと
、このマイクロコンピュータをリセットするり七ソト手
段と、上記マイクロコンピータかり七ノドされてから上
記マイクロコンピュータのランタン、アクセスメモリ（
ＲＡＭ）へ初期値が設定されるまでの期間、上記外部割
込端子への上記点火タイミング信号の入力を禁止する禁
止手段とを具備したノンキング制御装置。 - （２） マイクロコンピュータのリセット動作、に伴っ
て動作し、所定時間後に出力が反転する単安定マルヂバ
イプレークと、この単安定マルチバイブレータの出力と
点火タイミング信号とが入力される論理積（ＡＮＩ））
回路とで禁止手段を構成してなる’Ｉ’ｆ ｉ！′１“
請求の範囲第１項記載のノッキング制御装置。 - （３） マイクロコンピュータかり七ノドされ、ランダ
ムアクセスメモリへの初期値設定が終了した後に゛Ｌル
ベルに変化する出力ポートの出力を反転するインバータ
と、このインパークの出力と点火タイミング信号とが入
力される論理積（Ａ、 Ｎ ＋） ）回路とで禁止手段
を構成してなる特許請求の範囲第１項記載のノンキング
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58223669A JPS60116862A (ja) | 1983-11-28 | 1983-11-28 | ノッキング制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58223669A JPS60116862A (ja) | 1983-11-28 | 1983-11-28 | ノッキング制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60116862A true JPS60116862A (ja) | 1985-06-24 |
Family
ID=16801791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58223669A Pending JPS60116862A (ja) | 1983-11-28 | 1983-11-28 | ノッキング制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60116862A (ja) |
-
1983
- 1983-11-28 JP JP58223669A patent/JPS60116862A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0193896B1 (en) | Ignition timing control method and apparatus for an internal combustion engine having a plurality of cylinders | |
| JPS6314193B2 (ja) | ||
| GB2125889A (en) | Device for sensing knocking occurring in an internal combustion engine | |
| US4793310A (en) | Electronic ignition control apparatus including knocking control | |
| JPS60116862A (ja) | ノッキング制御装置 | |
| JPH0442610B2 (ja) | ||
| JPH0327057B2 (ja) | ||
| JPS61200379A (ja) | 内燃機関の点火時期制御装置 | |
| JPS6278480A (ja) | 内燃機関の点火時期制御装置 | |
| JPS63193242A (ja) | 制御装置の誤動作検出方法 | |
| JPH0718393B2 (ja) | 内燃機関の点火時期制御装置 | |
| JP2562959B2 (ja) | ノック制御方式 | |
| JP2562960B2 (ja) | ノック制御方式 | |
| JPS6029703Y2 (ja) | ノツキングセンサの異常検出装置 | |
| JPS6136754Y2 (ja) | ||
| JP3737004B2 (ja) | 内燃機関用ノック制御装置 | |
| JPH0534503B2 (ja) | ||
| JPS60243368A (ja) | 内燃機関の点火時期制御装置 | |
| JP2712610B2 (ja) | ノック制御装置 | |
| JPS61108873A (ja) | ノツキング制御装置 | |
| JPS59194080A (ja) | 点火信号の抽出方法および抽出装置 | |
| JPS60116865A (ja) | ノッキング制御装置 | |
| JPS60247057A (ja) | 内燃機関用点火時期制御装置 | |
| JPS6216365B2 (ja) | ||
| JP2507515B2 (ja) | 内燃機関の制御装置 |