JPS60117660A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPS60117660A JPS60117660A JP58224321A JP22432183A JPS60117660A JP S60117660 A JPS60117660 A JP S60117660A JP 58224321 A JP58224321 A JP 58224321A JP 22432183 A JP22432183 A JP 22432183A JP S60117660 A JPS60117660 A JP S60117660A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor memory
- polycrystalline
- conductive state
- polycrystalline silicon
- silicon layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
- H10B99/10—Memory cells having a cross-point geometry
Landscapes
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は半導体記憶装置に係り、特にいわゆるＢ工Ｏ（
Ｂｒｅａｋ ｄｏｗｎ工ｎ５ｕｌａｔｉｏｎ ｆｏｒＯ
ｏｎ４ｕｏｔｉｏｎ ）メモリを利用した半導体記憶装
置に関するものである。
Ｂｒｅａｋ ｄｏｗｎ工ｎ５ｕｌａｔｉｏｎ ｆｏｒＯ
ｏｎ４ｕｏｔｉｏｎ ）メモリを利用した半導体記憶装
置に関するものである。
技術の背景
各種半導体装置の中には使用者自身が必要とする情報を
書き込むことが可能なＦＲＯＭ（Ｐｒｏｇｒａｍａｂ）
ｅ Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ ） のように
、半導体製電内に設けられたメモリセル・マトリ、クス
内のワード線とビット梅との交点にまたがって挿入され
たアルミニウム（＊Ｚ）、ニクロム、多結晶シリコン等
よりなるヒユーズを切断する構成によって回路中の２点
を導通させる切換素子を具備するもの、及び多結晶シリ
コン層と該多結晶シリコン表面に形成された絶縁膜と、
該絶縁膜上に形成された電極層とからなり、該多結晶シ
リコン層と電極層との間に電圧を印加して該絶縁膜を絶
縁破壊することによって非導通状態から導通状態に変換
し得る切換素子（Ｂ工０メモリセル）を具備するもの等
がある。
書き込むことが可能なＦＲＯＭ（Ｐｒｏｇｒａｍａｂ）
ｅ Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ ） のように
、半導体製電内に設けられたメモリセル・マトリ、クス
内のワード線とビット梅との交点にまたがって挿入され
たアルミニウム（＊Ｚ）、ニクロム、多結晶シリコン等
よりなるヒユーズを切断する構成によって回路中の２点
を導通させる切換素子を具備するもの、及び多結晶シリ
コン層と該多結晶シリコン表面に形成された絶縁膜と、
該絶縁膜上に形成された電極層とからなり、該多結晶シ
リコン層と電極層との間に電圧を印加して該絶縁膜を絶
縁破壊することによって非導通状態から導通状態に変換
し得る切換素子（Ｂ工０メモリセル）を具備するもの等
がある。
上記２つの切換素子のうち後者の切換素子（Ｂ工０メモ
リセ／Ｉ／）はその構成が特に縦型に有利であり、また
上記のような絶縁破壊はピン状という非常に小さな面積
で行なわれるのでｉ％集積度化にも有利である。
リセ／Ｉ／）はその構成が特に縦型に有利であり、また
上記のような絶縁破壊はピン状という非常に小さな面積
で行なわれるのでｉ％集積度化にも有利である。
発明の目的
本発明は上記のＢ工０メモリを利用した、より高集積な
半導体記憶装置を提供することを目的とする。
半導体記憶装置を提供することを目的とする。
発明の構成
本発明の目的は多結晶又は非晶質シリコン層と絶縁膜と
を交互に形成した多層構造であって、前記少なくとも２
つの多結晶又は非晶質シリコン間に電圧を印加して前記
絶縁膜を絶縁破壊することにより非導通状態から導通状
態に変換し得る切換素子を具備してなることを特徴とす
る半導体記憶装置によって達成される。
を交互に形成した多層構造であって、前記少なくとも２
つの多結晶又は非晶質シリコン間に電圧を印加して前記
絶縁膜を絶縁破壊することにより非導通状態から導通状
態に変換し得る切換素子を具備してなることを特徴とす
る半導体記憶装置によって達成される。
発明の実施例
以下図面に基づいて本発明を説明する。
図は本発明の一実施例を示す要部断面図であって１はシ
リコン基板、２ａ、’２ｂ、２Ｑ、２（１゜２ｅは多結
晶シリコン層であり、３＆、５ｂ。
リコン基板、２ａ、’２ｂ、２Ｑ、２（１゜２ｅは多結
晶シリコン層であり、３＆、５ｂ。
３ｃ、３ｄは二酸化シリコン（Ｓ１０□）膜である。
なお上記二酸化シリコン膜３α、３ｂ等は上記多結晶シ
リコン層２ａ、２ｂ等の表面を酸化して得られたもので
その厚さは数百ないし１０００Ａと薄く絶縁耐力は単結
晶シリコンの酸化膜より著しく低い。本実施例に示すよ
うな構造では例えば２ｄと２ｅ間に電圧、例えば１０〜
２０Ｖ印加して、二酸化シリコン膜３ｄを容易に絶縁破
壊して２つの多結晶シリコン層２ｄと２ｅ間を導通状態
とすることが出来る。
リコン層２ａ、２ｂ等の表面を酸化して得られたもので
その厚さは数百ないし１０００Ａと薄く絶縁耐力は単結
晶シリコンの酸化膜より著しく低い。本実施例に示すよ
うな構造では例えば２ｄと２ｅ間に電圧、例えば１０〜
２０Ｖ印加して、二酸化シリコン膜３ｄを容易に絶縁破
壊して２つの多結晶シリコン層２ｄと２ｅ間を導通状態
とすることが出来る。
このような破壊又は非破壊に応じて１ビツトの記憶を行
うことが可能となる。
うことが可能となる。
本実施例では４層の二酸化シリコン膜がそれぞれ多結晶
シリコン層によってサンドイッチ状に構成されているの
で２４通りの情報（２４ビツト）が蓄積し得ることにな
る。勿論このように多結晶シリコン層−二酸化シリコン
膜−多結晶シリコン層の構成が多くなればなる程多くの
情報を１セルの中に蓄積し得ることになる。
シリコン層によってサンドイッチ状に構成されているの
で２４通りの情報（２４ビツト）が蓄積し得ることにな
る。勿論このように多結晶シリコン層−二酸化シリコン
膜−多結晶シリコン層の構成が多くなればなる程多くの
情報を１セルの中に蓄積し得ることになる。
発明の詳細
な説明した本発明の切換素子は半導体素子（チップ）内
に専有面積を必要とせず多層化構造なので高密度化、高
集積化が可能となる。
に専有面積を必要とせず多層化構造なので高密度化、高
集積化が可能となる。
図は本発明の一実施例を示す要部断面図である。
１・・・シリコン基板％ ２ａ、２ｂ、２Ｑｅ ２ｅＬ
Ｉ２ｅ・・・多結晶シリコン層、３ａ、３ｂ、３ｏ、３
ｄ・・・二酸化シリコン膜。 特許出願人 富士通株式会社 特許出願代理人 □ 弁理士 青 木 朗 弁理士西舘和之 弁理士内田幸男 弁理士山口昭之
Ｉ２ｅ・・・多結晶シリコン層、３ａ、３ｂ、３ｏ、３
ｄ・・・二酸化シリコン膜。 特許出願人 富士通株式会社 特許出願代理人 □ 弁理士 青 木 朗 弁理士西舘和之 弁理士内田幸男 弁理士山口昭之
Claims (1)
- １、 多結晶又は非晶質シリコン層と絶縁膜とを交互に
形成した多層構造であって、前記少なくとも２つの多結
晶又は非晶質シリコン間に電圧を印加して前記絶縁膜を
絶縁破壊することにより非導通状態から導通状態に変換
し得る切換素子を具備してなることを特徴とする半導体
記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58224321A JPS60117660A (ja) | 1983-11-30 | 1983-11-30 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58224321A JPS60117660A (ja) | 1983-11-30 | 1983-11-30 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60117660A true JPS60117660A (ja) | 1985-06-25 |
Family
ID=16811917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58224321A Pending JPS60117660A (ja) | 1983-11-30 | 1983-11-30 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60117660A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5581111A (en) * | 1993-07-07 | 1996-12-03 | Actel Corporation | Dielectric-polysilicon-dielectric antifuse for field programmable logic applications |
| WO2007032632A1 (en) * | 2005-09-13 | 2007-03-22 | Hanvision Co., Ltd. | Method of fabricating silicon/dielectric multi-layer semiconductor structures using layer transfer technology and also a three-dimensional multi-layer semiconductor device and stacked layer type image sensor using the same method, and a method of manufacturing a three-dimensional multi- layer semiconductor device and the st |
| JP2008258598A (ja) * | 2007-03-14 | 2008-10-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| US7872934B2 (en) | 2007-12-14 | 2011-01-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for writing data into memory |
| US7977145B2 (en) | 2005-09-13 | 2011-07-12 | Lumiense Photonics, Inc. | Method of fabricating silicon/dielectric multi-layer semiconductor structures using layer transfer technology and also a three-dimensional multi-layer semiconductor device and stacked layer type image sensor using the same method, and a method of manufacturing a three-dimensional multi-layer semiconductor device and the stack type image sensor |
| US8735885B2 (en) | 2007-12-14 | 2014-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Antifuse memory device |
| US10270321B2 (en) | 2014-05-13 | 2019-04-23 | Mitsuba Corporation | Electric motor |
-
1983
- 1983-11-30 JP JP58224321A patent/JPS60117660A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5581111A (en) * | 1993-07-07 | 1996-12-03 | Actel Corporation | Dielectric-polysilicon-dielectric antifuse for field programmable logic applications |
| WO2007032632A1 (en) * | 2005-09-13 | 2007-03-22 | Hanvision Co., Ltd. | Method of fabricating silicon/dielectric multi-layer semiconductor structures using layer transfer technology and also a three-dimensional multi-layer semiconductor device and stacked layer type image sensor using the same method, and a method of manufacturing a three-dimensional multi- layer semiconductor device and the st |
| US7977145B2 (en) | 2005-09-13 | 2011-07-12 | Lumiense Photonics, Inc. | Method of fabricating silicon/dielectric multi-layer semiconductor structures using layer transfer technology and also a three-dimensional multi-layer semiconductor device and stacked layer type image sensor using the same method, and a method of manufacturing a three-dimensional multi-layer semiconductor device and the stack type image sensor |
| JP2008258598A (ja) * | 2007-03-14 | 2008-10-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| US8981524B2 (en) | 2007-03-14 | 2015-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a plurality of antifuse memory cells |
| US9356030B2 (en) | 2007-03-14 | 2016-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device having antifuse with semiconductor and insulating films as intermediate layer |
| US7872934B2 (en) | 2007-12-14 | 2011-01-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for writing data into memory |
| US8735885B2 (en) | 2007-12-14 | 2014-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Antifuse memory device |
| US10270321B2 (en) | 2014-05-13 | 2019-04-23 | Mitsuba Corporation | Electric motor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2216055C2 (ru) | Постоянная память и постоянные запоминающие устройства | |
| TW321794B (ja) | ||
| TW538526B (en) | Semiconductor chip, semiconductor integrated circuit device using the same, and method of selecting semiconductor chip | |
| JP4718119B2 (ja) | Ｒｒａｍアレイの製造方法及びｒｒａｍ | |
| TW464868B (en) | Impedance control using fuses | |
| TW300331B (ja) | ||
| JP2535084B2 (ja) | 半導体装置の製造方法 | |
| US11469214B2 (en) | Stacked architecture for three-dimensional NAND | |
| KR900015339A (ko) | 전기적인 독출/기록동작이 가능한 불휘발성 반도체기억장치 및 그 정보독출방법 | |
| TW200305274A (en) | Memory structures | |
| HK91190A (en) | A semiconductor integrated circuit device and method of production thereof | |
| US4131906A (en) | Dynamic random access memory using MOS FETs and method for manufacturing same | |
| JPS60117660A (ja) | 半導体記憶装置 | |
| EP0183517B1 (en) | Semiconductor memory device wirings | |
| JPS62230043A (ja) | 半導体装置 | |
| JP7109795B2 (ja) | 半導体装置及びその製造方法 | |
| JPH046106B2 (ja) | ||
| US7915141B2 (en) | Deterministic generation of an integrated circuit identification number | |
| US6040614A (en) | Semiconductor integrated circuit including a capacitor and a fuse element | |
| TW541534B (en) | Static 2T-1C ferroelectric memory | |
| US4173819A (en) | Method of manufacturing a dynamic random access memory using MOS FETS | |
| KR100373361B1 (ko) | 유전체와 전극 사이에 산화장벽막을 갖는 캐패시터 형성 방법 | |
| JPH0715794B2 (ja) | 半導体メモリ装置 | |
| JPS61194867A (ja) | 半導体集積回路装置 | |
| JPS61156599A (ja) | 半導体装置 |