JPS6011847B2 - 中間周波増幅器 - Google Patents
中間周波増幅器Info
- Publication number
- JPS6011847B2 JPS6011847B2 JP11903577A JP11903577A JPS6011847B2 JP S6011847 B2 JPS6011847 B2 JP S6011847B2 JP 11903577 A JP11903577 A JP 11903577A JP 11903577 A JP11903577 A JP 11903577A JP S6011847 B2 JPS6011847 B2 JP S6011847B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- stage
- gain
- gain control
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明は、テレビジョン受像機の中間周波増幅器に関す
るものである。
るものである。
テレビジョン受像機の自動利得制御（以下ＡＧＣと略称
する）系は第１図のようなブロック図で示される。
する）系は第１図のようなブロック図で示される。
第１図でアンテナ１から入力された高周波テレビジョン
信号（以下ＲＦ信号と略称する）は、チューナ２によっ
て増幅され、かつ中間周波数信号（以下ＩＦ信号と略称
する）に変換され、中間周波増幅器（ＩＦ増幅器と略称
する）６で利得制御された後映像検波器７で検波され、
次段の映像増幅回路等へ出力端子８から出力される。一
方、ＩＦ増幅器６の利得制御電圧１０は、映像検波出力
をＡＧＣ検波回路９を介して作り出している。また、チ
ュ−ナ２にもＲＦ利得制御電圧１１をかけている。ここ
で、ＩＦ増幅器６は、利得減衰量及び帯城幅を確保する
ために利得制御増幅器を多段結合して構成されているが
、増幅器の雑音指数という点からみると一般に利得減衰
の増大に伴って雑音指数が悪化する。
信号（以下ＲＦ信号と略称する）は、チューナ２によっ
て増幅され、かつ中間周波数信号（以下ＩＦ信号と略称
する）に変換され、中間周波増幅器（ＩＦ増幅器と略称
する）６で利得制御された後映像検波器７で検波され、
次段の映像増幅回路等へ出力端子８から出力される。一
方、ＩＦ増幅器６の利得制御電圧１０は、映像検波出力
をＡＧＣ検波回路９を介して作り出している。また、チ
ュ−ナ２にもＲＦ利得制御電圧１１をかけている。ここ
で、ＩＦ増幅器６は、利得減衰量及び帯城幅を確保する
ために利得制御増幅器を多段結合して構成されているが
、増幅器の雑音指数という点からみると一般に利得減衰
の増大に伴って雑音指数が悪化する。
この雑音指数の悪化は初段を固定高利得にすることによ
り抑制できる。これは雑音指数がＦ，，Ｆ２なる２つの
増幅器を接続した場合、全体の雑音指数Ｆは初段の利得
をＧ，とするとＦ＝Ｆ・十毛；で表わされることでも示
される。
り抑制できる。これは雑音指数がＦ，，Ｆ２なる２つの
増幅器を接続した場合、全体の雑音指数Ｆは初段の利得
をＧ，とするとＦ＝Ｆ・十毛；で表わされることでも示
される。
しかし、ここで問題は、第２段の入力がもとのＧ，倍に
大きくなるので、大入力信号時に第２段以降でひずみを
生じやすくなる。つまり、増幅器全体としての最大許容
入力が低下することである。このように一般的に言って
、雑音指数と最大許容入力能力は、相反する性格のもの
であり、印増幅器の性能を決める上での問題点となって
いる。
大きくなるので、大入力信号時に第２段以降でひずみを
生じやすくなる。つまり、増幅器全体としての最大許容
入力が低下することである。このように一般的に言って
、雑音指数と最大許容入力能力は、相反する性格のもの
であり、印増幅器の性能を決める上での問題点となって
いる。
本発明の目的は、最大許容入力能力を確保し、かつ低雑
音の中間周波増幅器を提供するにある。
音の中間周波増幅器を提供するにある。
本発明による中間周波増幅回路は、初段および第２段を
差動増幅器で構成し、第２段の差敷対トランジスタのェ
ミツ夕電流は、亀流吸込みトランジスタをもってこれを
吸込み、これを変えて利得の制御をする。初段の差敷対
トランジスタのェミッタ電流は、互いに接続したェミッ
タと、アース間に挿入した抵抗、およびこれと並列に挿
入した抵抗と半導体スイッチの直列回路によって吸い込
む。
差動増幅器で構成し、第２段の差敷対トランジスタのェ
ミツ夕電流は、亀流吸込みトランジスタをもってこれを
吸込み、これを変えて利得の制御をする。初段の差敷対
トランジスタのェミッタ電流は、互いに接続したェミッ
タと、アース間に挿入した抵抗、およびこれと並列に挿
入した抵抗と半導体スイッチの直列回路によって吸い込
む。
上記半導体スイッチの開閉によって、初段差動増幅回路
の吸込み電流を２段階に切換えることにより、その利得
を高低２段階に切替える。
の吸込み電流を２段階に切換えることにより、その利得
を高低２段階に切替える。
これにより最大許容入力能力が問題となる大信号入力時
には、初段の利得を低利得に切替えることにより最大許
容入力を改善する。
には、初段の利得を低利得に切替えることにより最大許
容入力を改善する。
以下、図面に例示した実施例により本発明を具体的に説
明する。
明する。
第２図は本発明によるＩＦ増幅器の一実施例を示す回路
図で、３，４の２段の利得制御増幅器で構成した例であ
る。
図で、３，４の２段の利得制御増幅器で構成した例であ
る。
初段の増幅器３は各々のコレクタと電源３０間に負荷抵
抗１９，２０を接続し、互いにェミッタを接続したトラ
ンジスタ１３，１４による蓋勤増幅対からなり、これら
のベースに入力端子２８を接続する。また、トランジス
タ１３，１４の互いに接続したェミッタとアース間に抵
抗２４とトランジスタ１５を挿入し、このトランジスタ
１５のベースに利得制御電圧１０を抵抗２５，２６で分
割して加える。さらにこれらに並列に、トランジスタ１
３，１４のェミッタとアース間に抵抗２３を挿入する。
抗１９，２０を接続し、互いにェミッタを接続したトラ
ンジスタ１３，１４による蓋勤増幅対からなり、これら
のベースに入力端子２８を接続する。また、トランジス
タ１３，１４の互いに接続したェミッタとアース間に抵
抗２４とトランジスタ１５を挿入し、このトランジスタ
１５のベースに利得制御電圧１０を抵抗２５，２６で分
割して加える。さらにこれらに並列に、トランジスタ１
３，１４のェミッタとアース間に抵抗２３を挿入する。
第２段目の増幅器４は、各々のコレクタと電源間を負荷
抵抗２１，２２で結び、ェミッタを互いに接続したトラ
ンジスタ対１６，１７からなっている。トランジスタ１
６，１７のベースは初段の増幅器３のトランジスタ１３
，１４のコレクタと結び、さらにェミツタとアース間に
トランジスタ１８と抵抗２７を接続し、そのベースに制
御電圧１０を加える。ＩＦ出力は上記トランジスタ１６
，１７のコレクタから取り出す。第３図によって各段の
利得制御特性を説明する。
抵抗２１，２２で結び、ェミッタを互いに接続したトラ
ンジスタ対１６，１７からなっている。トランジスタ１
６，１７のベースは初段の増幅器３のトランジスタ１３
，１４のコレクタと結び、さらにェミツタとアース間に
トランジスタ１８と抵抗２７を接続し、そのベースに制
御電圧１０を加える。ＩＦ出力は上記トランジスタ１６
，１７のコレクタから取り出す。第３図によって各段の
利得制御特性を説明する。
第２段の増幅器４の利得制御特性はトランジスタ１８の
ベースにかかる利得制御電圧１０が変化することによっ
て吸込電流量を制御し、トランジスタ対１６，１７の相
互コンダクタンスｇｍさらに、第２段の増幅器４の利得
ｇｍＲＬ（ＲＬは抵抗２１，２２の値）を制御する。初
段の利得制御増幅器３の利得制御用吸込電流源の構成は
以下のようにする。
ベースにかかる利得制御電圧１０が変化することによっ
て吸込電流量を制御し、トランジスタ対１６，１７の相
互コンダクタンスｇｍさらに、第２段の増幅器４の利得
ｇｍＲＬ（ＲＬは抵抗２１，２２の値）を制御する。初
段の利得制御増幅器３の利得制御用吸込電流源の構成は
以下のようにする。
トランジスタ１３と１４のヱミツタ、アース間に抵抗２
３を接続すると共に、上記トランジスタ１３と１４のェ
ミツ外こ抵抗２４を接続し、この抵抗２４の他の一端を
トランジスタ１５のコレクタと結び、このトランジスタ
１５のェミツタを直接に接地する。そして、利得制御電
圧１０を抵抗２５，２６で分割してトランジスタ１５の
ベースに加える。この回路構成で利得制御電圧１０の硬
性は弱電界にＩＦ増幅器の利得を上げるような極性にす
る。
３を接続すると共に、上記トランジスタ１３と１４のェ
ミツ外こ抵抗２４を接続し、この抵抗２４の他の一端を
トランジスタ１５のコレクタと結び、このトランジスタ
１５のェミツタを直接に接地する。そして、利得制御電
圧１０を抵抗２５，２６で分割してトランジスタ１５の
ベースに加える。この回路構成で利得制御電圧１０の硬
性は弱電界にＩＦ増幅器の利得を上げるような極性にす
る。
電界が弱くなり利得制御電圧１０が上昇して、抵抗２６
の両端の電圧がトランジスタ１５のベース・ェミッタ間
電圧ｙｂｅを越えると、トランジスタ１５は導速く飽和
）し、初段利得制御増幅器３の利得制御電流は、抵抗２
４と抵抗２３とによって決まる。一方入力電界が強くな
り、利得制御電圧１０のレベルが下ってくると利得制御
増幅器４の利得は下ってくるが、初段の利得制御増幅器
３の利得はトランジスター５が導適している間一定であ
る。ここでさらに入力電界が強くなり、抵抗２６両端の
電圧がトランジスタ１５のＶ戊を下まわるようになると
、トランジスター５は遮断し、初段利得制御増幅器３の
利得は、抵抗２３のみによる吸込電流で決定される。こ
のように、初段利得制御増幅器３は抵抗２３，２４によ
って決まる高、低２つの利得をもち、この切替ポイント
は抵抗２５，２６で決定できる。上記の利得制御動作を
、第３図、第４図を用いてさらに詳細に説明する。
の両端の電圧がトランジスタ１５のベース・ェミッタ間
電圧ｙｂｅを越えると、トランジスタ１５は導速く飽和
）し、初段利得制御増幅器３の利得制御電流は、抵抗２
４と抵抗２３とによって決まる。一方入力電界が強くな
り、利得制御電圧１０のレベルが下ってくると利得制御
増幅器４の利得は下ってくるが、初段の利得制御増幅器
３の利得はトランジスター５が導適している間一定であ
る。ここでさらに入力電界が強くなり、抵抗２６両端の
電圧がトランジスタ１５のＶ戊を下まわるようになると
、トランジスター５は遮断し、初段利得制御増幅器３の
利得は、抵抗２３のみによる吸込電流で決定される。こ
のように、初段利得制御増幅器３は抵抗２３，２４によ
って決まる高、低２つの利得をもち、この切替ポイント
は抵抗２５，２６で決定できる。上記の利得制御動作を
、第３図、第４図を用いてさらに詳細に説明する。
第３図は初段のＡＧＣ電圧対利得を示すもので、抵抗２
６の両端の電位がＶ氏になるＡＧＣ電圧を境として、Ｇ
，．およびＧ，２の２つの高低の利得にステップ状に切
り換わる。第４図は、初段と第２段の入力電界に対する
利得特性を対比して示したもので、Ｇ，，○２が各々初
段と２段目の利得制御特性であり、Ｇ２の点線部は初段
の利得が一定に，．の場合の２段目の特性である。初段
の利得が切り換わる点では、そのＡＧＣ電圧対利得制御
の感度が第２段目の制御感度に比べて十分に高いから、
初段の利得が切り換わる領域では第２段目の利得は第４
図Ｇ２のようにほぼ一定を保つ。つまり、切換え領域で
は、第２段自利得制御増幅器の前に、制御感度のごく高
い初段利得制御増幅器が備わった形となり、入力信号の
増加に対し、この初段による利得制御が支配的となるの
である。ここで、初段の利得がＧ，．のまま一定の場合
にＡ点が最大許容入力の限界だとすると、本発明により
初段の利得が○，．からＧ，２にステップ状に低下した
ことにより、Ａ点がＡ′点に移動し、結局最大許容入力
能力は、その菱Ｇ，．‐Ｇ，２（船）だけ改善される。
６の両端の電位がＶ氏になるＡＧＣ電圧を境として、Ｇ
，．およびＧ，２の２つの高低の利得にステップ状に切
り換わる。第４図は、初段と第２段の入力電界に対する
利得特性を対比して示したもので、Ｇ，，○２が各々初
段と２段目の利得制御特性であり、Ｇ２の点線部は初段
の利得が一定に，．の場合の２段目の特性である。初段
の利得が切り換わる点では、そのＡＧＣ電圧対利得制御
の感度が第２段目の制御感度に比べて十分に高いから、
初段の利得が切り換わる領域では第２段目の利得は第４
図Ｇ２のようにほぼ一定を保つ。つまり、切換え領域で
は、第２段自利得制御増幅器の前に、制御感度のごく高
い初段利得制御増幅器が備わった形となり、入力信号の
増加に対し、この初段による利得制御が支配的となるの
である。ここで、初段の利得がＧ，．のまま一定の場合
にＡ点が最大許容入力の限界だとすると、本発明により
初段の利得が○，．からＧ，２にステップ状に低下した
ことにより、Ａ点がＡ′点に移動し、結局最大許容入力
能力は、その菱Ｇ，．‐Ｇ，２（船）だけ改善される。
この改善量は初段のオン、オフの切り換わりが急峻な程
大きい。その理由は、これが第５図Ｇ，に示すように緩
慢な切り換わりをすると、２段目でも利得制御がおこり
、第６図Ｇ２のような特性となり、最大許容能力の改善
量も第４図に比べて小さなものとなり、効果が減じてし
まうからである。なお本実施例において、第１と第２の
利得制御増幅器を緩衝増幅器を介して接続し、上記特性
を得ることも可能なのは言うまでもない。また本実施例
では、２段の利得制御増幅器による例を示したが、２段
目と同形式の利得制御増幅器を、２段目以降に接続した
ＩＦ増幅器としても、当然可能である。
大きい。その理由は、これが第５図Ｇ，に示すように緩
慢な切り換わりをすると、２段目でも利得制御がおこり
、第６図Ｇ２のような特性となり、最大許容能力の改善
量も第４図に比べて小さなものとなり、効果が減じてし
まうからである。なお本実施例において、第１と第２の
利得制御増幅器を緩衝増幅器を介して接続し、上記特性
を得ることも可能なのは言うまでもない。また本実施例
では、２段の利得制御増幅器による例を示したが、２段
目と同形式の利得制御増幅器を、２段目以降に接続した
ＩＦ増幅器としても、当然可能である。
第６図は、本発明によるＩＦ増幅器の他の実施例を示す
回路図で、第１図、第２図と同じものには同じ番号を記
している。
回路図で、第１図、第２図と同じものには同じ番号を記
している。
この回路で４，５は第２，３段自利得制御増幅器で、ト
ランジスタ４７，４８によるエミツタフオロワを介して
結ばれている。第２段目のヱミツタは抵抗３１，３２、
ダイオード４９，５０による利得制御素子で構成されて
いる。また、利得制御特性に直線性を持たせるためトラ
ンジスタ１８のェミツ夕抵抗２７に並列にダイオード５
１、抵抗３４の直列回路を接続している。第３段の増幅
器５も同様である。第２段の増幅器４の抵抗３３は、第
３段の増幅器５が最小利得になっても、第２段の増幅器
４にわずかに利得を持たせておくための抵抗である。第
６図で、それぞれの抵抗値が次の定数のもとでの実際の
特性を務げ、最大許容入力の改善量を示す。１９，２０
：２０００、２１，２２，４０，４１：６８００、２３
：１‐母ＫＱ、２４：１‐幻ＫＱ、２５：１‐釘ＫＱ、
２６：乳ＫＱ、２７，３７：４３０〇初段の増幅器３の
導通、遮断の切り換わり点は、抵抗２６の両端の電位が
０．７Ｖになるときで、このときの利得制御電圧１０は
１．１２Ｖ、初段の増幅器３の切換え前後の利得Ｇ，．
，○，２は各々２幻旧，１母Ｂ（但し入力端子２８のバ
イアス量は３．３Ｖ）で、これによる最大許容入力の改
善量は紅旧になる。
ランジスタ４７，４８によるエミツタフオロワを介して
結ばれている。第２段目のヱミツタは抵抗３１，３２、
ダイオード４９，５０による利得制御素子で構成されて
いる。また、利得制御特性に直線性を持たせるためトラ
ンジスタ１８のェミツ夕抵抗２７に並列にダイオード５
１、抵抗３４の直列回路を接続している。第３段の増幅
器５も同様である。第２段の増幅器４の抵抗３３は、第
３段の増幅器５が最小利得になっても、第２段の増幅器
４にわずかに利得を持たせておくための抵抗である。第
６図で、それぞれの抵抗値が次の定数のもとでの実際の
特性を務げ、最大許容入力の改善量を示す。１９，２０
：２０００、２１，２２，４０，４１：６８００、２３
：１‐母ＫＱ、２４：１‐幻ＫＱ、２５：１‐釘ＫＱ、
２６：乳ＫＱ、２７，３７：４３０〇初段の増幅器３の
導通、遮断の切り換わり点は、抵抗２６の両端の電位が
０．７Ｖになるときで、このときの利得制御電圧１０は
１．１２Ｖ、初段の増幅器３の切換え前後の利得Ｇ，．
，○，２は各々２幻旧，１母Ｂ（但し入力端子２８のバ
イアス量は３．３Ｖ）で、これによる最大許容入力の改
善量は紅旧になる。
前述のように本発明によれば、初段の利得を入力信号の
大きさによって、高低２段にステップ状に切り換えるこ
とで、最大許容入力能力を確保し、かつ低雑音のＩＦ増
幅器を実現することができる。
大きさによって、高低２段にステップ状に切り換えるこ
とで、最大許容入力能力を確保し、かつ低雑音のＩＦ増
幅器を実現することができる。
またその回路構成は集積化にも通したものである。
第１図はテレビジョン受像機の自動利得制御系を示すブ
ロック図、第２図は本発明の一実施例を示す回路図、第
３図は第２図の動作を説明する、初段増幅器のＡＧＣ電
圧対利得制御特性、第４図及び第５図はそれぞれ第２図
の動作を説明する、ｍ増幅器の入力電界対利得特性、第
６図は本発明の他の実施例を示す回路図である。 ３：初段利得制御増幅器、４：第２段利得制御増幅器、
５：第３段〜第ｎ段利得制御増幅器、６：ｍ増幅器、１
０：び利得制御電圧、１３，１４：差動増幅対トランジ
スタ、１５：スイッチング用トランジスタ、１６，１７
：差動増幅対トランジスタ、１８：定電流源用トランジ
スタ。 オ４図オ５図 オ，図 グ２図 オ３図 オ０図
ロック図、第２図は本発明の一実施例を示す回路図、第
３図は第２図の動作を説明する、初段増幅器のＡＧＣ電
圧対利得制御特性、第４図及び第５図はそれぞれ第２図
の動作を説明する、ｍ増幅器の入力電界対利得特性、第
６図は本発明の他の実施例を示す回路図である。 ３：初段利得制御増幅器、４：第２段利得制御増幅器、
５：第３段〜第ｎ段利得制御増幅器、６：ｍ増幅器、１
０：び利得制御電圧、１３，１４：差動増幅対トランジ
スタ、１５：スイッチング用トランジスタ、１６，１７
：差動増幅対トランジスタ、１８：定電流源用トランジ
スタ。 オ４図オ５図 オ，図 グ２図 オ３図 オ０図
Claims (1)
- １ 高利得状態と低利得状態とに利得が切替えられる第
１の増幅器と、単独で用いられたとき利得制御信号の連
続的変化に応じて利得が連続的に変化される第２の増幅
器と、第１の増幅器の出力を第２の増幅器に入力する信
号供給手段と、第２の増幅器の高利得側では高利得状態
となり第２の増幅器の低利得側では低利得状態となるよ
うに第１の増幅器の利得を切替える切替手段とからなる
ことを特徴とする中間周波増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11903577A JPS6011847B2 (ja) | 1977-10-05 | 1977-10-05 | 中間周波増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11903577A JPS6011847B2 (ja) | 1977-10-05 | 1977-10-05 | 中間周波増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5452962A JPS5452962A (en) | 1979-04-25 |
| JPS6011847B2 true JPS6011847B2 (ja) | 1985-03-28 |
Family
ID=14751342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11903577A Expired JPS6011847B2 (ja) | 1977-10-05 | 1977-10-05 | 中間周波増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6011847B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5813719U (ja) * | 1981-07-20 | 1983-01-28 | 三洋電機株式会社 | 可変利得制御回路 |
| JPS596626A (ja) * | 1982-07-02 | 1984-01-13 | Nippon Telegr & Teleph Corp <Ntt> | 半導体論理回路 |
-
1977
- 1977-10-05 JP JP11903577A patent/JPS6011847B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5452962A (en) | 1979-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2198002A (en) | Switchable mode amplifier for wide dynamic range | |
| US3891934A (en) | Transistor amplifier with impedance matching transformer | |
| US4041409A (en) | Automatic gain control circuit | |
| US4366450A (en) | Automatic gain control circuit | |
| US4088963A (en) | Gain control circuit | |
| US3723895A (en) | Amplifier of controllable gain | |
| US3538448A (en) | Gain controlled amplifier | |
| US3628166A (en) | Wide-band amplifier | |
| US2898411A (en) | Gain control circuit for semiconductor amplifiers | |
| US4209714A (en) | Logarithmic amplifier | |
| US4345214A (en) | Variable emitter degeneration gain-controlled amplifier | |
| JP2719251B2 (ja) | 主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路 | |
| US3731216A (en) | Automatic gain control circuit | |
| USRE30781E (en) | Logarithmic amplifier | |
| US3015076A (en) | Automatic gain control systems | |
| JP3093687B2 (ja) | 利得可変増幅回路 | |
| JP2790095B2 (ja) | サンプルホールド回路 | |
| US3873932A (en) | Gain control circuit having variable impedance to determine circuit gain and to control minimum gain | |
| US3416094A (en) | Automatic gain control system | |
| US4435684A (en) | Video amplifier mute circuit | |
| US6037838A (en) | Amplifier with programmable gain and input linearity usable in high-frequency lines | |
| KR100651623B1 (ko) | 비선형 신호 프로세서 | |
| JP2515821B2 (ja) | 制御増幅器 | |
| JP3834422B2 (ja) | 可変利得増幅器 | |
| JP2975460B2 (ja) | 対数圧縮型差動増幅回路 |