JPS6011927A - １０進乗算装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はループ・アダーによりｈ分オλと中間積の加算
を行う１ｏ進乗算装置に係り、釉にループ・アダーにキ
ャリ・セーブ・アダーを用いることによりループ加算を
高速化した１０進乗算製置に関するものである。

〔発明の背景〕

一般に、２進化１０進数で表わされる被乗数に同じく２
進化１０進数で表わされる乗数を乗算して２進化ＩＯ進
数で表わされる最終積をめる場合、第１図に示す様に、
乗数の所定処理ｒｌＪ毎に被乗数に乗詩、を行ってル個
の部分４７ｆをめ、これらの部分８ｔ１〜ｒＬを加算し
て最終積を得る方式が用いられる。

第１図の如き演算を行５　Ｉｏ進乗算装置の従来のオｄ
成例を第２図に示す、、第２図において、例えば乗数レ
ジスタ１に格納されている乗数と被乗数レジスタ２に格
納されている被乗数の乗算は、以下の通りである。１０
進部分積演算器４が起動されると、被乗数レジスタ２に
格納されている被乗数と乗数レジスタｌＫ格納されてい
る乗数の下位から所定処理ｔｉｊ分だけ切出し、最初の
１０進部分積演算が行われ、この最初のｌＯ進部分積が
部分積レジスタ６に格納される。これと同時に中間積レ
ジスタ５に初期状態としてゼロが格納され、さらに乗数
レジスタｌに格納されている乗数は、切出されたデータ
申分だけシフタ３により右シフトされて１１）び乗数し
・シフタ１に格納される１、Ｖ（に中間４Ｊ□（レジス
タ５に格納されている初期値ゼロとｔＸｌ１分植レジス
し６に格納されているｊ１ン初の１０２ｉｊ曹）１＞分
４Ｗが１０　、ｉｆ；ユルーブ・アダー７で加３゛ψ、
さｔＬ、ｌド初の用進中間ｆ？ｉが中間積レジスタ５に
転送格納される。このＦＪ（，１０進ループ・アダー７
の出方は、シフタ８（（より乗数の所定処Ｊｊｌ　１１
３分たけ右シフトされて中間４ｊｔレジスタ５に格納さ
れる。同時に、１（ノ進ノＩ・−グ・アダー７からの出
方の下位乗数所定処ｉ！ｌｊ巾のデータ、即ち１０進最
終積の最下位乗数所定処理ＩＪの１ｆｆＨま乗数レジス
タＪの上位乗数所定処理中位置に転送格納される。以下
同様の処理を乗数の有効桁すべてについて繰返すことに
より、乗数有効桁１１Ｊ分の１゜進最終積の下位部分が
乗数レジスタｌに左詰めにまり、用進最終積の上位部分
が最終演訂ザイクルで１０進ループ・アダー７の出力と
じてまった後、被乗数レジスタ２に転送格納される。

以上の様にして、２進化１０進数で表わされる被乗数と
同じ（２進化ｉｏ進数で表わされる乗数を乗算して、２
進化ｌＯ進数で表わされる積をめることができるが、上
記１０進乗算を高速化する一手段として、ｌＯ進ループ
・アダー７の高速化がある。

ｉｏ進ループ・アダーは一般に第３図に示す如き構成を
とり、その動作は以下の通りである。加算に先立ち、ま
ず入力Ａが６加算回路９１　＋　９ｔ＋’・・・により
２進化１０進数−桁（２は任詠桁を表わしている）毎に
６加算され（Ａ買このＡ′と他の入力Ｂが２進アダー１
（＋７　、１０ｚ＋、・・・により２進加算される（Ｒ
）。

この２進加算の際、２進化１０進数−桁からキャリが生
じなかった場合（第１ケースと称す）、Ｒから６減算回
路１１４　、ｌｌｊ＋１・・・により２進化１０進数−
桁毎に６減算され、キャリが生じた場合（第２ケースと
称す）、Ｒの値そのものを１０進ループ・アダーの出力
（Ｒ′）とする様に６減算補正回路１４　＋　１２ｔ　
＋　１が制御される。第４図（ａ）に上記第１ケースの
例を示し、第４図（ｂ）に上記第２ケースの例を示す。

以上の様にして、２つの２進化１０進数を入力して２進
加算・し、２進化１０進数の相をめることができるが、
２進加算の際、最下位ビットから最上位ビットまでキャ
リが仏前するのな待って次の演算サイク、ルを開始しｌ
Ｉければならず、方式的に高速化に限界がある。

一方、２進乗算装置におけるループ・アダーを高速化す
る加算方式として、第５図に示す如き構成がある。これ
は、乗算の途中で生１゛るキャリはそのまま保留し、乗
数の有効桁すべてについての加算が終了してから最後に
キャリ伝播処理を行う算は以下の通りである。２進部分
槓演７Ｅ器１３が起動されると、被乗数レジスタ２に格
納されている被乗数と乗数レジスタ１に格納されている
乗数の下位から所定処理申分だけ切出し、最初の２進部
分積演算が行われ、最初の部分積が部分積レジスタ１６
　、１７に格納される。一般［２進部分績演算器１３に
もキャリ・セーブ・アダーが用いられ、第５図では部分
積もサム（部分和）と保留キャリの形でそれぞれ部分積
サム・レジスタ１６および部分積キャリ・レジスタ１７
に格納される。これと同時罠中間積サム・レジスタ１４
および中間積キャリ・レジスタ１５に初期状態としてゼ
ロが格納され、乗数レジスタ１に格納され゛〔いる乗数
は、必要な１Ｊのデータが切出されるとシック３罠より
処理データｒｌｊ分だけ右シフトされて再び乗数レジス
タ１に格納される。中間積サム・レジスタ１４および中
間積キャリ・レジスタ１５に格納されている初期値ゼロ
と部分積サム・レジスタ１６と部分積キャリ・レジスタ
１７に格納されている最初の中間積が、乙の破線ブロッ
クで示す２段のキャリ・セーブ・アダー１８および２１
でキャリ保留加算され、最初の中間積のサムとキャリが
それぞれ中間積サム・レジスタ１４および中間績キャリ
・レジスタ１５に転送格納される。この時、キャリ・セ
ーブ・アダーのキャリ出力が次段のアダーに転送される
場合には桁合せのために１ビツト左シフト回路１９　、
２０および四により１ピ°゛ツｉ左シフトされる。又、
キャリ・セーブ・アダー２１のす人出力およθ１ビット
左シフト回路２２の出力は、シフタ冴およびｂにより乗
数のＤ［定処理データｒｆ」だけ右シフトさＩして、そ
れぞれ中間積サム・レジスタ１４および中間積キャリ・
レジスタ１５に格納される。キャリ・セーブ・アク−２
１のサム出力および１ビツト左シフト回路２２出力の下
位乗数所定処理１１」のデータ、ｊｊｌｌち最終積の１
１１下位乗数Ｐｊ１定処理１〕のサムおよびキャリはス
ピル・アダーかに入力され２進加ｎ、される。スピル・
アダー２６の出力、即ち最終積の最下位帳数Ｆａｒ定処
理１１Ｊの値は乗数レジスタ１の上位乗数Ｒｒ定処理ｒ
１位置に転送格納される。

以下同様の処理を乗数の有効桁ずべてについて繰返し、
乗数有効桁ｒｌＪの最終積の下位部分が乗数レジスタ１
に左詰めにまり、最終積の上位部りが最終演算サイクル
でキャリ・セーブ・アダー２１のす人出力およびキャリ
・セーブ・アダー７．１の・＼。

ヤリ出力を左１ピツトシフトした１ビツト左シフト回路
Ｕの出力に、それぞれサムどキャリの形でまる。最終績
の上位部分のサムとキャリはフル・アダー２７に入力さ
れ２進加算される。フル・アダー２７の出力、即ち最終
積の上位部分の値は被乗数レジスタ２に転送格納される
。

以上の様にして、２進数の乗数と同じ（２進数の被乗数
を乗算して２進数の積をめること力ｔできる。この際、
第５図に示す如くキャリ・セーフ゛・アダー１８および
２１が１段ないしは２段のゲート段数で構成可能１よこ
と、さらに加算の中途でアダーの最下位ビットから最上
位ビットへのキャリ伝播完了を待つ必要がないことから
、品速なルーフ。

・アダーが構成できる。しかし、２進数と異なり２進化
工ＩＪ進数は１桁を表示するのに４ピツト巾を使用する
が、数値としてはＯかも９までのみを取り扱うため、演
算の結果、ｉｏ進法表現を越える２進値（１０１０）２
〜（１１１１）２がサム出力およびキャリ出力に現れる
２進数用キヤリ・セーブ・アダーをそのまま１０進乗算
に適用することはできない゛とｔ１５欠点力纂ある。

〔発明の目的〕

本発明の目的は、ｌＯ進乗′Ｒ，を部分積演算と演算し
た部分積と中間積のループ加算（繰返し加算）で行う際
、ループアダーとしてキャリ・セーブ・アダーを用いて
ｌＯ進ルーズ加計、をｉｔ５速に行うことが可能な１０
進来算装置を提供することにある。

〔発明の概要〕

本発明のｌＯ′ａ乗算装置の特徴とするどころは、２進
化ｌＯ進数の被乗数と同じ（２進化１０進数の３１と数
を乗算するのに被乗数に苅しＪり１定処理１１３毎の乗
数を演算して２進化１０進数の部分積をめ、初朗状態の
中間積の１０進１桁毎あるいは最初の部分積の１０進１
桁毎に６加算して演算を始め、被乗数に対し乗数を所定
処理中毎に乗算してめた部分積とそれ以前にサムとキャ
リの形で１４）られている中間積を、キャリ、セーブ、
アダーを用いて加睨、して当該所定処理中乗算までの中
間績をサムとキャリの形でめておき、乗数の有効桁すべ
ての４４７を該演算サイクルを繰返すことにより行った
のし最終積のサムとキャリな２進フル・アダーを用いて
加算し、その結果工０進１桁毎にキャリを生じた場合に
は数値を最終積のｌＯＯ１２４’ｒ７の値とし、キャリ
を生じなかった場合には数値から６を減することにより
最終積の１０進１桁の値とする１０進乗算装ｆｆｆｉｔ
　において、３人カキヤリ・セーブ・アダーの２人力な
サムおよびキャリの形で表わされている中間積の入力と
して用い、他の１人力ヲ１０通部分積の入力として用い
る共に、該キャリ・セーブ・アダーと次段のアダーの間
に該キャリ°セーブ°アダーのＩＯ進１桁毎のサム出力
およびキャリ出力の値から、これらを全加算し１０進１
桁毎のキャリ発生の有熱により６減算補正した時に正し
い２進化１０進数の中間積あるいは最終積が得られるた
めのサム出力補正および上位４・ｎへの桁上げ補正の要
否およびその補正量をＭｉＪ定する）′１ｊ定回路とそ
の判定結果により該サノ、出力を補正するサム出力″？
ｉ＋ｉ正回路および次段上位４ｆｉの１０進部分積人力
を補正する桁上げ補正回路を設けて１０進キヤリ・セー
ブ・アダー・ユニットを構成し、該１０進キヤリ・セー
ブ・アダー・ユニットを単数個あるいは複数個組会わせ
て重速動作可能な１０進ループ・アダーを構成したこと
である。

〔発明の実施例〕

本発明の詳細な説明ずろ前に、まず本発明の動作原理を
第６図及び第７図により説明する。

第６図はキャリ・セーブ・アゲ−を使った１、０走ルー
プ加算器と１０通ループ加Ｆミの繰返しにより最終積を
める方式の動作概念説明図である。１’Ｉ’。

〜ＰＰ３はそれぞれ演算ザイクルブσの１０進部分積、
Ｐは１０進最終積、Ｓｌへ８３およびＣｌ−０３はそれ
ぞれ演算サイクル毎のキャリ・セーブ・アダーのサム出
力およびキャリ出力、Ｓ′□〜Ｓ’３．ｄ、〜Ｃ／ｌお
よびｐ　ｐ’、〜Ｐ　Ｐ’３はそｉｔそれ桁上げ補正後
のサム、ビット位置合わせ後のキャリおよび桁上げ補正
後の１０進部分積である。ループ加算は、６加ｎ補正回
路路により初期設定として１０進１桁４Ｕに６を加算し
て１始され、サムとキャリの形で保持されている中間積
と他の演算手段でめられたｌＯ進部分Ａ」′（ＰＰが３
人カキヤリ・セーブ・アダー（Ｃ３Ａ）２９でキャリ・
セーブ加算され、キャリ・セーブ・アダー２９の１０進
１桁毎に、サム出力補正回路３１と１０進上位桁補正回
路３２により、例えばそれぞれ後述の第８図および第９
図に示す如きある１０進１桁のサム出力Ｓとキャリ出力
Ｃの値から決定されるサム出力への補正および該１０進
桁の上位桁への補正を施すことにより、桁上げ補正後の
サムｄと、ビット位置合わせ後、即ちシフト回路間によ
る１ビツト左シフト後のキャリＣ′とを加算した場合に
正しい中間積を示す様にして、最初の中間積とｌＯ進部
分積の１０進加算が行われる。桁上げ補正後のサムＳ′
とビット位置合わせ後のキャリｄは、次サイクルでキャ
リ・セーブ・・アダー四に入力される時には、シフタ３
３，３４により乗数の処理１１分だけ右にシフトされる
。該処理を１演算サイクルとし、乗数の有効桁数に対応
した１０進部分積ＰＰＯ数分の演算サイクルをハさ返し
、最終積をめていく。

第５図ではｌＯ進部分積が２つ即ちｌＯ進部分積ＰＰ、
および１０進部分ＰＰ２を１０進加算する場合が示され
ており、第２サイクル即ち最終の乗数有効桁についての
演算サイクルでのＩＯ進部分状のループ加算の結果、キ
ャリ・セーブ・アダー四のサム出力Ｓ２とビット位置合
わせ後のキャリＣ；とで１０進桁上げを２ないし、は３
だけ保留している場合の桁上げ補正を、第３サイクル（
最終サイクル）にてゼロの値を持つ１０進部分積１）Ｐ
、とキャリ・セーブ加算することにより完結し、最終積
のサムＳ′３とキャリＣ′３を企進うル・アダー３５で
２スイ（ヨ全加算し、該２進全加算の結果、１０進１桁
毎にキャリが発生した場合ｔこは加算結果の値そのもの
を１０進最終イＩ（Ｐ。

ｌＯ進１桁の値とし、キャリが発生し１ｆかった場合に
は６減算補正回路３６により加１７．’結果の値から６
を減じて１０進最終値Ｐの１０巡１桁の値として、正し
い最終積が得られる様に＠υ、が行われろ。上記キャリ
・セーブ・アダーのサム出力とビット位置合わせ後のキ
ャリとで１０進桁上げを０〜３だけ保留しうろことにつ
いては後述する。

第７図はキャリ・セーブ・アゲ−出力の加算表であり、
１０進１桁巾のキャリ・セーブ・アダーのサム出力Ｓと
キャリ出力Ｃおよびビット位置を合わせるためにキャリ
出力Ｃを１ビツト左シフトしたキャリＣを入力条件とし
、サム出力ＳとキャリＣ′を加算した時に結果となるべ
き１０進数値が示されている。（Ｓ）１ｏおよび（Ｃ’
）、ｏは、それぞれサム出力ＳおよびキャリＣ′の１０
進数表現である。ループ・アダーに対する初期設定とし
て１０進１桁毎に（６）、ｏを加算して演算を行うため
、キャリ・セーブ・アダーのサム出力とキャリ出力から
加算結果として得るべき１０進数値は、（Ｓ）、。＋（
Ｃ’）１ｏ−＜ａ＞、。でめられている。例えばある１
０進１桁に対するキャリ・セーブ・アダーのサム出力Ｓ
およびキャリ出力ＣがそれぞれＳ＝″６”、Ｃ＝”３”
である場合、Ｃ′は該ｉｏ進桁の下位桁のＣの値が３′
０”〜ｕ　７７１か（ｔ　８　ＩＩ〜ｔｌＦ”であるか
によりそれぞれＣ′＝”６″かＣ′＝″′７″となり、
下位桁のＣの値が８″〜６％　Ｆ　＃であるときＫは、
（Ｓ）□。−ト（Ｃ’）、。−（６）、。二″′６″′
十″７″−″′６″′二“７″である。

第６図に示した如きの演ｎ方式では、キャリ・セーブ・
アダーのサム出力Ｓ１キヤリ出力ＣおよびキャリＣ′は
それぞれ１６進数表現で°゛０′″〜ＩＩＦ”のの値を
とり得、サムとキャリな２進フル・アダーで加算し、ｌ
Ｏ進進相桁毎キャリが発生した場合は該１０進桁の値そ
のものを結果とし、キャリが発生しなかった場合は該１
（］進桁の値から６″を減じたものを結果とする１０進
数演算方式（以降斤に１０進数演算方式と記す）を適用
した場合に正しい値、即ち、第７図に示した如ぎ１０進
数値を１１Ｉるために、サムＳ、キャリＣおよびキャリ
Ｃ′の値により、−リムＳおよび該１０進桁の上位桁に
対しコ１殉当な補正な行う必要がある。

第７図の加算表は、１０進桁上げの蝕およびキャリ・セ
ーブ・アダーのサム出力Ｓ１キヤリ出力Ｃおよびキャリ
Ｃ′の値の条件により、Ａ、　−Ｉの９部分に分割され
、それぞれの部分にヌ］シて適当な１０進桁上げ補正を
以下の様に行う。

Ａ部分は、サムＳおよびキャリＣ′の値が０″くＳ十Ｃ
七′５″なる条件を満足１−る部分であるが、初期設定
として１０進１桁毎に６加算して演３Ｔを行うため発生
しない条件あり、またキャリ・セーブ・アダーと該第７
図の加詩８表の１０進桁上げ＋ｉｉｉ埋を満足する桁上
げ補正回路から構成される第６図の如き演算方式におい
て、最終績のサムとキャリ、例えばＳ′３とＣ′ｌの値
が”　０　”りＳ’３＋Ｃ１り“５“なる条件を満足す
るためには、演算の初期設定として１０進１桁毎に６加
算せずに演算を開始しなければならないことが説明でき
、該第７図の加算表において、”　０　”　＜Ｓ　十Ｃ
’＜”　５　”なる条件を満足するサムＳとキャリＣ′
の組合せは生じない。

Ｂ部分は、サムＳおよびキャリＣ′の値が”　６　”　
＜Ｓ＋Ｃ’く”Ｆ”で、かつ、上位桁へのキャリ発生な
しなる条件を満足する部分である。従って、Ｂ部分はｌ
ＯＯ数演算方式をそのまま適用できる部分であり、Ｓと
Ｃ′が２進全加η４された後、６減算補正が施される。

例えば、Ｓ　−Ｉｔ　６　ＩＩ　、　Ｃ’−ＩＩ　７”
の場合、Ｓ　＋　ｄ　−”　６　”　＝　”　６　”　
＋　”　７　”　−”　６　”　＝　”　７　”　トｊ
’ｘ　ル。

従って、Ｂ部分についてはキャリ・セーブ加算後のサム
出力ＳおよびｌＯＯ上位桁に対する１０進桁上げ補正は
不要である。

Ｃ部分は、サムＳおよびキャリＣ′の値が°’　１０　
”くＳ＋Ｃ’＜”１９＃となり、Ｚ　ｉｆ社全加算によ
りＳとＣ′で１だけ保留しているキャリを上位桁に伝播
し、該１０進桁の結果がそのまま加算結果の１０進数値
を表わすことのできる部分である。従って、Ｃ部分は１
０進数演算方式をそのままコ白用できる部分であり、キ
ャリ・セーブ加算後のサム出力ＳおよびＪＯＯ上位桁に
対するＩＯ進桁上げ補正は不要である。

例えば、Ｓ二”Ｉ　Ａ　＃　、　Ｃ’＝＝　ＩＩ　ｐ　
７１の場合、Ｓ　−１−Ｃ’−’　Ａ　”十″′Ｆ”＝
″′１９”となる。

Ｄ部分は、キャリ・セーブ・アゲ−のキャリ出力Ｃをビ
ット位置合わせのために１ヒツト左シフトしてキャリＣ
′をめる際、今ヤリＣの値がキャリ・セーブ加算結果の
１０進上位桁への伝播キーＹ　Ｉ７を発生しない値であ
ること、即ち、”’　０　”　りＣ＜”７″、かつ、サ
ムＳおよびキャリＣ′のイ直か’ＩＡ”くＳ十Ｃ’＜　
”　Ｉ　Ｅ　”なる条件を満足する部分である。Ｄ部分
では、２進全加算によりＳとＣでキャリを２だけ保留し
ており、その内の１については１０進数演算方式を適用
することによりｌＯ進進上位桁上キャリ伝播するため、
これについてはＳとＣとで保留したままとし、他の１に
ついてはＳとＣを２進全加ｎした場合の結果がｕ　Ａ　
＃〜ｔｔ　Ｅ　＋＋という２進化１０進数表示を越えた
表現となるため、これを１０”〜ＩＩ　１４７１とする
ための１０進桁上げ補正を行う。Ｄ部分に対するＩＯ進
桁上げ補正は、キャリ・セーブ・アダーのサム出力Ｓの
該１０進桁に（１６）、ｏを法とする（６）１迦算を行
い、かつ該１０進桁の上位桁に１加算することにより行
う。例えば、５＝ｔｌ　Ｂ　ｐｌ、Ｃ＝゛６”、Ｃ′＝
“Ｄ″の場合、１０進桁上げ補正後のサムをＳ′とし、
該ｌＯ進桁の上位桁へ１加算することを１０″を加算す
ることで表わすと、ｓ’−ｓ＋“６＃（ｍｏｄ１６　）
　＝　”　Ｅ　”　−１−”　６”（ｍｏｄ１６　）　
＝　”　４　”、従ってＳ′＋　Ｃ’　＋　”　１０″
＝”４”＋”Ｄ”＋”ｔｏ”＝”２１”となる。

８〜１部分では、キャリ・セーブ・アダーのキャリ出力
Ｃの値が′８”くＣ＜ＦＩＩであるため、キャリ出力Ｃ
をビット位置合わせのために１ビツト左シフトしてキヤ
・すＣ′をめる際に、該１０進桁の上位桁に明らかなキ
ャリ伝播が行われる。即ち、１０”、ＩＣＣ’く”ＩＦ
”となり、これとサム出力Ｓに対して１０進演算方式を
適用して正しいｌＯ進数を得るため、サム出力Ｓの該１
０進桁に（１６）１ｏを法とする６加算を行う。例えば
、ｓ＝”ｏ”、Ｃ＝　ｔｔ　８ｙ＋、Ｃ′＝”ｉｏ’″
の場合、１０ａ桁上げ補正後のサムなＳ′とすると、Ｓ
’＝　Ｓ　＋”　６　”　（ｍｏｄｌｉｉ）＝”　０　
”＋　”６″’　（ｍｏｄ１６）＝“′６″、従って、
演４Ｉは　Ｓ　＋Ｃ−”６”二″′６”＋”　１０　”
　−”　６”＝“’　Ｉ　Ｏ”　となる。

Ｅ部分は、上記の如くキャリＣで政１０進桁の上位桁に
明らか１よキャリ伝播が生じる即ち、ＩＩ　８　ＩＴり
Ｃ＜”　Ｆ　”で、かつ、サムＳおよびキャリＣ′の値
がパｌＯ”＜Ｓ　＋　Ｃ’り”　１９　”なる条件を満
足する部分である。Ｅ部分では、」二記の如きキャリＣ
での明らかなキャリ伝播に起因したリム出力Ｓに対する
１０進桁上げ補正、即ち、サムＳの該１（Ｊａ桁に（１
６）１゜を法とする（６）、ｏ加算を行う。例えば、Ｓ
　＝　”　４　”　。

Ｃ−”Ａ”、Ｃ’＝”１５”の場合、１（）進桁上げ補
正後のサムＳ′は、Ｓ’＝Ｓ＋”６”　（ｍｏｄ１６）
＝”４”＋”６”（ｍｏｄ１６　）　＝　”　Ａ”、従
って、演ａはＳ’十Ｃ’−”　６　”　＝Ｉｔ　Ａ　＃
　＋　ＩＩ　１５７１　１“６　”：”　１９　”どな
る。

Ｆ部分は、キャリＣで該１０　；ａ　４’ｉ７の上位桁
に明らかなキャリ伝播が生じる即ち、“’　８　”　＜
　Ｃ＜”　Ｆ　”で、かつ、サムＳおよびキャリＣ′の
値が°’ＩＡ”＜。

ｓ＋ｃく”２３”で、カッ、サムＳ　カ”　０　”Ｓ、
Ｓｐ”　９　”なる条件を満足する部分である。Ｆ部分
では、キャリＣで該１（Ｊ進桁の上位桁へ明らかに伝播
するキヤリが１と、Ｓとｄで保留しているキャリが１だ
けある。キャリＣ′での該ｌＯ進桁の上位桁への明らか
ＩＬキャリ伝播に対する１０遥桁上げ補正は、前記の始
くサムＳの該１０進桁に（１６）□０を法とする（（＋
）１゜加算を行い、ＳとＣで保留しているキャリについ
ては、上記の如くサムＳに対してキャリＣでの該１０進
桁の上位桁への明らかなキャリ伝播に対する１０進桁上
げ補正を行った後のサムの値とキャリＣについて１０進
数演算方式を適用すれば、該１０進桁の上位桁ヘキャリ
が伝播するため、これについてはＳ′とＣ′とで保留し
たままとする。従って、Ｆ部分に対する１０進桁上げ補
正は、キャリ・セーブ・アダーのサム出力Ｓの該ｌＯ進
桁に（１６）、。を法とする（６）、ｏ７ＪＩ１３ｔを
行う。例えば、Ｓ＝”８”、Ｃ＝”Ｄ”Ｃ’＝”ＩＢ’
″の場合、ｌＯ進桁上げ補正後のサムＳは、Ｓ’−８＋
”　６　”　（ｍｏｄ１６）＝＝”　８　”＋”　６　
”　（ｍａｄ□６）＝”Ｅ”、従って、演算はｓ’＋　
Ｃ”ｌ＝　”　Ｅ　’　十”　Ｉ　Ｌ（”＝”２９”と
なる。

Ｇ部分は、キャリＣを該ｉｏ進桁の上位桁に明らかなキ
ャリ伝播が生：じる即ち、′８”くＣく＠Ｆ″で、かつ
、サムＳおよびキャリＣ′の値が１人”くＳ＋Ｃ’＜”
　２３”で、かつ、サムＳが°’　Ａ　”　りＳ　＜　
”　Ｆ　”　７．Ｃる糸件を満足する部分である。Ｇ　
ｔｌｉ分では、キャリＣ′で該１０進桁の上位桁へ明ら
かに伝播するキャリが１と、ＳとＣ′で保留しているキ
ャリが１だけある。キャリＣ′での該１０進桁の上もＬ
桁への明らかなキャリ伝播に対する１０進桁上げ補正は
、前記の如（サムＳの該１０進桁に（１６）、。を法と
する（６）、。加算を行い、ＳとＣ′で保留しているキ
ャリについては、゛上記つ如（サムＳに対してキャリＣ
′での該１０進桁の上位桁への明らかなキャリ伝４１１
〜に対する１０進桁上げ補正を行った後の一リームの値
とキャリＣについて１０進２ａ演鉢方式を、＋１４用し
て正しい１０赴数値を得るために、上記サムの値に（１
６）、ｏを法とする（６）、ｏ加算を行い、かつ、該１
０　、ｉｌｕ桁の上位桁に１加３’／することにより行
う。従って、Ｇｔｆｌ、１分に対ず句１０進桁上げ補正
は、キャリ・セーブ・アダーのサム出力Ｓの該１０進桁
に（１６）、ｏを法とする（１２）、ｏ加Ω。

を行い、かつ、該１０進桁の上位桁に１７Ｊ［＋　７４
を行う。

例エバ、Ｓ二″′Ｂ”、Ｃ＝”８”、Ｃ’＝４”１１’
のｉｆＪ合、１０遥桁上げ補正後のサムをＳ′とし、該
ｌＯ巡桁の上位桁へ１加算することを°’　ｉ　ｏ　”
を加算、することで表わずと、Ｓ’＝　Ｓ　＋”Ｃ”　
（＋ｎｏｄ１６）＝”　Ｂ”ゼＣ″’（ｍｏｄ１６　）
　＝　”　？　”、従って、演算はＳ’＋　Ｃ’ｔ＋−
”’　１０　”　−パ６”＝ｔ′７”十′１１″ｌ　＋
−１０ＩＩ　’ｔ　６１１　＝″’２２”となる。

Ｉ（部分は、キャリＣ′を該１０進桁の上位桁に明らか
なキャリ伝播が生゛じる即ち、８”＜Ｃ＜”Ｆ″゛で、
かつ、サムＳおよびキーｒ　９　Ｃ’の値が６２４”く
Ｓ　十Ｃ’＜”　２　Ｊ）　”なる条件を満足する部分
である。■（部分では、キャリＣ′で該１０進桁の上位
桁へ明らかに伝ｒｉｉ？するキャリが１と、ＳとＣで保
留しているキャリが２だけある。キャリＣ′での該１０
Ｊ桁の上位桁への明らかなキーＹ　ＩＪ伝播に対する１
０進桁上げ補正は、前記の如くサムＳの該１０進桁に（
１６）、ｏを法とする（６）１ｏ加ｎを行い、ＳとＣ′
で保留し℃いる２のキャリの内、１については、１０進
数演７１方式を適用することにより１０進−に位桁ヘキ
ャリが伝播するため、これについてばＳとｄで保留した
ままとし、他の１については、上記サムの値に（１６）
１゜を法とする（６）１゜加算を行い、かつ、該１０進
桁の上位桁に１加算することにより行う。従って、Ｈｔ
ｒｂ分に対する１０進桁上げ補正は、キャリ・セーブ・
アダーのサム出力Ｓの該１ｏ進桁に（１６）　１０を法
とする（１２）、ｏ加算を行い、がっ、該１ｏ進桁の上
位桁に１加箕を行う。例えば、Ｓ＝”ｌ）”、Ｃ，＝“
Ｂ　ｎ　、　Ｃ’＝″゛１７”の場合、１０進桁上げ補
正後のサムをＳ′とし、該１０進桁の上位桁へ１加算す
ることを’　１０　”を加算することで表わすと、Ｓ’
＝　Ｓ　−１−”　Ｃ”（ｍｏｄ１６）−”Ｄ”十”Ｃ
”（ｒｎｏｄｅ１６）＝”　９　”Ａｉ（−って、ｉｉ
’ｔ　Ｊ’Ｓ、はｓ’＋Ｃ′十へ１０　”　＝　”　９
　”　＋　”　１７　”　−１−”　１゜ＰＩ　＝＝：
　ＩＩ　３　ｏＩＩとなる。

１部分は、キャリＣ′を該１０進桁の上位桁に明１ろか
なキャリ伝播が生じる即ち　Ｉｔ　８１″りｃ　＜”　
Ｆ　”で、かつ、サムＳおよびキャリＣ′の値がＳ＋Ｃ
’＝″２Ｅ”なる条件を満足する部分である。１部分で
は、キャリＣ′で該１０進桁の上（Ｍ、桁へ明らかに伝
播するキャリが１と、ＳとＣ′で保留しているキャリが
３だけである。キャリｃでの該１０進桁の上位桁への明
らかなキャリ伝播に対する１０進桁上げ補正は、前記の
如くサムＳの該１ｏ進桁に（１６）、。を法とする（６
）□。加算を行い、ＳとＣ′で保留している３のキャリ
の内、１については、１０進数演算方式を適用すること
によりｌＯ推進上位桁へャリが伝播するため、これにつ
いてはＳとＣ′で保留したままとし、他の２については
、上記サムの値に（１６）１゜を法とする（１２）Ｉ１
１加算を行い、かつ、該１０進桁の上位桁に２加算を行
う。従って、工部分に対する１０進桁げ補正は、キャリ
・セーブ・アダーのサム出力Ｓの該ｌＯ進桁に（１６）
、。を法とする（１８）、。加算を行い、かつ、該１０
進桁の上位桁に２加算を行う。例えば、Ｓ＝”Ｆ”ＩＣ
＝”Ｆ”ｌｃ’＝”ＩＦ”（７）場合、ｌＯ進桁上げ補
正後のサムなＳとし、該ｌＯ進桁の上位桁へ２加算する
ことを”２０”を加Ｊｉ−することで表わすと、Ｓ’＝
Ｓ＋”１２”（ｍｏｄ１６）＝”Ｆ　”＋　”　１２　
”　（ｍｏｄ１６）＝″１＃、従って、演算はＳ’十Ｃ
’＋”２０”＝”ｌ”十′’ＩＦ”十′′２０ｎ＝“４
０”となる。

上記第７図の加算表のＡ〜工部分における１０進桁上げ
補正をまとめると以下の様になる。

Ａ部分はＳとＣ′の組合せが生じない部分である。

Ｂ部分とＣ部分では補正は不安である。Ｄ部分では、サ
ムＳに（１６）１゜を法とした（６）１ｏ加算を行（・
、かつ、該１０進桁の上位桁へ１加詩、を行う。Ｅ　Ｂ
ＩＳ分とＦ部分では、サムＳに（１６）、ｏを法とした
（　６　）　、ｏ加算を行う。０部分とＨａｒｔ分では
、サムＳに（１１；）、。

を法とした（１２）１ｏ加：ｊ未を行い、かつ、ＷＲ１
０；＋１３桁の上位桁へ１加算を行う。１部分では、−
リームＳに（１６）、ｏを法とした（１８）、ｏ加算を
行い、かつ、該用進桁の上位桁へ２加算を行う。

ところで、１部分およびＪｌ　＋？ｌ１分の１　ｆｉｔ
〜に含まれるＳとＣ′の担合せは生じ７ｊいことが６）
コ明でき、特に１部分の補正については考風する必り２
かない。

又、Ｃ部分、Ｄ部分、Ｆ部分およＵ　Ｈ部分に含まれる
ＳとＣ′の組合せに対し℃土Ｈ＋、　Ｋｌ　ｊｌｆｉ桁
−ヒげ補正を行い、１０進数演算方式を適用した場合、
補正後のサムＳ′とキャリＣ′との２進全加算において
該１０進桁の上位桁へのキャリ伝播が生じる。従って、
Ｃ部分およびＦ部分では上記キャリ伝播が発生ずること
をあらかじめ検出し、強制的にキャリ伝播のためのＩＯ
進桁上げ補正を行っても良い。即ち、Ｃ部分ではサム出
力Ｋ（１６）、ｏを法とした（６　）　、ｏ）ＪＩＪ　
４１−を行い、かつ該１０進桁の上位桁に１加算を行っ
ても良く、Ｆ部分ではサム出力に（１６）□。を法とし
た（１２）＞ｏ加算を行い、かつ該１０通桁の上位桁に
１加算を行っても良い。

上記原］！ＵＫ基づい、て、第７図の加算表におけるＡ
〜工部分におけるサム出力および該１０進桁の上位桁に
対する１０進桁上げ補正な洒足し、キャリ・セーブ・ア
ダーを用いたｌＯ進ループ加訂器を実現するのに使用す
るｌＯ進桁上げ補正表および該補正を実現するＩＯ進桁
上げ補正回路の一実施例を第８図、第９図および第１０
図に示す。

第８図はキャリ・セーブ・アダーのサム出力に対する１
０進桁上げ補正表の一例、第９図は該１０進桁の上位桁
に対する１０進桁上げｔｆｉｉ正表の一例である。第８
図の表の補正量およびその補正条件は、（“Ａ”くＳく
“Ｆ″）・（’４”くＣ≦パフ”）＋（”０”（Ｓく“
′３”）・（”ｓ”くｃ＜”　Ｆ”）＋（′０”くＳく
”９＃）・Ｃ”８くＣ＜；、Ｂ”）＝１のとぎ、サム出
力Ｓに６加Ｈ−（ｍｏｄ１６）の補正を行い、（”Ａ”
くＳく”Ｆ”）−（”８　”＜Ｃ（”１””　）＋Ｃ″
４”＜、、Ｓ＜、”Ｆ”）・（”Ｃ”くＣくＦ”）＝１
のとき、サム出力Ｓに１２加算（ｍｏｄ１６）の補正を
行い、その他のときは補正を行わンヨい。

又、第９図の表の補正」ｉおよびその補正東ｆ′ロゴ２
、（”’Ａ”くＳ＜“′Ｆ”）・（”　４　”＜Ｃ＜、
”　Ｆ　”　）＋（”　４　”＜Ｓく”Ｆ”）・（“’
ｃ”くｃく’“Ｆ”　）−１のとき、該当】（）進桁の
上位桁に１加算の補正をイＪい、その他のとぎは補正を
１］わない。

第１０図は、第８図および第９１２１に２」＜シた補止
をｆＲ足１−る１０進−桁（４ビット）毎の１０．１ｌ
ｌｊ桁上げ補正回路を用いたＩＯ進キャリ・士−プ・ア
ダー・ユニットの一部を示している。ムニ１４１１の１
０進−桁＋ｌＪの構成単位（１，（ｌ進第（ｄ＋１）桁
）は右側の構成単位（１０進第ｄ桁）の１０進上位桁で
ある。キャリ・セーブ・アダーの一部・入出力に対−Ｊ
る補正（：Ｉｌ、］］Ｕｉロ、−′桁に、キャリ・セー
ブ・アダー２９のサム出力Ｓおよびキャリ出力Ｃの値を
人力とする補正量判定回路３７の４４１定結果にもとづ
き、−リム出力補正回路３１により、Ｌ（（”Ａ”く８
区”　Ｆ　”　）かつ（”　４　”Ｓ、　Ｃく７”））
もしくは（（”　０　”＜Ｓ：Ｌ　”　３　”　）かつ
（″ン３″くＣく”　Ｆ”月もしくはｆ（”０”くＳ亙
°′９′″）かつ（”　ａ　”＜ｃり”ｎ　”月〕が成
立する場合は、サムＳ、に１６を法とする６加算した値
を補正後のサムＳとし、［：（（”Ａ”くＳく”Ｆ”）
かつ（”８”くＣく”Ｆ″′））もＬ　＜　は（（”４
”くＳく”Ｆ”）　かつ（”Ｃ”＜Ｃ＜”Ｆ”　）　）
　）が成立する場合は、サムＳに１６を法とする１２加
算した値を補正後のサムＳとし、該２条件が不成立の場
合にはサムＳの値そのものを補正後のサムＳとして選択
して行う。該１０進桁の上位桁への１加算補正は、次段
キャリ・セーブ・アダーの１０進部分積人力ＰＰに対し
て行い、サムＳおよびキャリＣを入力とする上記補正ｆ
ｔ判定回路３７０刊定結果にもとづき、ＩＯ進上位桁補
正回路３２により、（（（”Ａ”くＳ＜、”Ｆ”）かつ
（４”くＣく“’Ｆ”））もしくは（（”４’″＜Ｓ＜
”Ｆ”）かつ（Ｃ”＜Ｃ＜”　Ｆ　’″月〕成立する場
合は、該１０進桁の上位桁次段キャリ・セーブ・アダー
のＩＯ進部分積入力ＰＰに１加算した値を補正後のｌＯ
進部分槙人力ＰＰ’とし、上記条件が不成立の場合には
、１０進部分積入力ＰＰそのものを補正後のｌＯ進部分
積入力ＰＰ’として選択して行う。キャリ・セーブ・ア
ダーのキャリ出力Ｃは、次段キャリ・セーブ・アダーも
しくは最終積のサムとキャリを２進加算する２進フル・
アダーへ入力する際には、ビット位ｆｉｒ（＠’わせの
ために１ビット左シフト回路加によりＪビット左シント
され、次段キャリ人力Ｃ′となえ・・ 例えば、Ｓ二Ｉ＋　０１１　、　Ｃ−ＩＨ８″′のり信
、リーム出力に対する補正榮件のうち＋（”　０　”＜
Ｓ＜”　３　”　）がっ（°′８”（：、Ｃ〈”ｋ”’
月が成立するため、補正後のサムＳ′にはサムＳに１６
を法としたＧ加Ｉ）、シた値を選択し、該ｌＯ進桁の」
二位桁の次段キャリ・セーブ・アダーの１０進部分槓１
’Ｐ’には、前記袖正負〕件が不成立であるため、１０
進部分ｙ、３　ｐ　１−＋の値そのものをＭ択する。即
ち、Ｓ’＝　Ｓ　＋”　６　”　（ｍｏｄｌ＋３）＝　
”　０　”十”　６　”　（ｒｎｏｄ　１６　）　＝”
　６”、Ｃ′＝″’　１０　”もしくは（′＝（（１、
ｊｌ、上位桁のＰＦ５はＩ’　ｐ’−１）　ｉ’となる
。−１：だ、Ｓ二゛Ｉ　４７＋　、　Ｃ−ＣＩＨの場合
、サム出力に対する補正条件のうち（（”　４　”（Ｓ
＜”’）”’）かっ（”Ｃ１１匁ＣＩＩ　Ｆ″′月か成
立するため、補正後のサムＳ′にはサムＳに１６を法と
した１２加４？、シた値をｙＸ択１−１同様に該１０進
桁の上位桁に対する補正は（（”　４　”＜Ｓ＜“”Ｆ
”）かつげＣ″＜、Ｃ（、”　Ｆ　”月が成立するため
、該１０進桁の上位桁の次段キャリ・セーブ・アダーの
１０通部分積人力ＰＰＫは用進部分稙入力ＰＰ罠１力Ｉ
］算した値を沼沢する。即ち、Ｓ＝Ｓ十″Ｃ”　（ｍｏ
ｄ１６）　−”　４　”　−１−”　Ｃ”　（ｍｏｄ１
６）　−”　０　”、ｃ’＝　”　１　ｓ　”もしくは
Ｃ′＝゛１９″、上位桁のＰＦ５はＰ　Ｐ’＝Ｐ　Ｐ＋
　”　１　”ととなる。

第１１図、第１２図およびａ′口１３図は、第７図の加
算表のＡ〜１部分におけるサム出力および該１ｔＪ進桁
の上位桁に対する１０進桁上げ補正を溝足し、キャリ・
セーブ・アダーを用いた１０　進ループ加算器を突現す
るのに使用するｉｔ）　；ｉ１４工桁上げ補正量および
該補止を大男する１０進桁上げ補正回路の仲の実施例で
ある。

第１１図はキャリ・セーブ・アダーｔリサム出力に対す
る】０進桁上げ補正表の他の例である。第ｎ図における
補正量およびその補正条件は２段階に分かれる。第１の
補正では、（８°°へ’Ｃ（”Ｊ、ＩＩＩ〕＝１のとき
、キャリ・セーブ・アダーのサム出力Ｓに（ｊ加算（ｍ
ｏｄ　１６　）　Ｌ、その他のときにはイ１ｈ止亡ず、
このす人出力Ｓを第１補正した値をＳ′とし、キャリ・
セーブ・アダーのキャリ出力Ｃを１ピツ）・’）’Ｅシ
フトした値をＣ′とする。第２の補正では、（”ＡＩ＋
くＳぐＦ“戸じ、８−＜Ｃ＜”ｐ”、＞＋（”Δ”＜Ｓ
’＜“Ｉ・’　”　）・（ｑ午１）ユ１のとき、Ｓ′に
６加鼻し、その凹のとぎには補正しない。こ〜で、 Ｇ’　−ｇ′Ｏ＋　ｐ二・ｇ（＋にゴｐ（・ｇ；斗に・
ｐ；・ｐ：・ｇ（、／ｇ＝ｓｉ・ｃ’、に＝ｏ〜３）、 ｐ’−ｓ′＋ｃ′（ｊ＝ｏ〜２） １　」　」 である。曵〜ｓＷおよびｃ二〜弓はそれぞれ１０進−Ｈ
ｊ巾のＳ′およびＣ′のビット表現であり、ｓミおよび
ｃ工が最上位ビットでありＳ≦およびＣ′３が最下位ビ
ットである。Ｃ′はＳ′とＣ′を２進全加ｊ）シた時に
キャリが発生する条件である。

第１２図は該当】０進桁の上位桁に対する１０進桁上げ
補正表の他の例である。第１２図における補正量および
その補正条ｒトは、（”Ａ”　＜ｍｓ＜”Ｆ”　）・（
８”くＣく”Ｆ”　）　＋（”Ａ”　りＳ’＜”Ｆ”　
）・（Ｇ’＝１）＝１のとき、該１０進桁の上位桁に１
　／Ｊｌｌ　ｎ　Ｉ−１その他のときには補正しない。

Ｓ′、Ｃ′、Ｇ′は前記定義と同様である。

第１３図は第１１図および第１２図に示した補正を満足
する】０進−桁（４ビツト）毎の１０進桁上げ補正回路
を用いた】０進キヤリ・セーブ・アダー・ユニットの他
の実施例の一部を示している。左側の１０進−桁巾の構
成単位（１０進第（ｄ＋１）桁）は右側の構成単位（１
０進第ｄ桁）の１０進上位桁である。

キャリ・セーブ・アダーのす人出力に対する補正は、１
０進−桁毎に、まずキャリ・セーブ・アダー２９のキャ
リ出力Ｃの値を人力とする第１の補正量判定回路４７０
判定結果にもとづき、第１？ム出力補正回路４８により
、（”８”くＣ（”Ｆ”）が成立する場合は、サム５Ｋ
１６を法とする６加算した値を第１の補正後のサムＳ′
とし、上記条件が不成立の場合には、サムＳの値そのも
のを第１の補正後のサムＳ′として選択することにより
、第１の補正を完結する。次に、キャリ・セーブ・アダ
ーのサム出力Ｓ、キャリ出力Ｃ１第１の補正後のリーム
Ｓ′およびシフト回路３０による１ビツト左シフト後の
キャリＣ′を入力とする第２の補正ｉ？判定回路４９の
ｉｌ定結果にもとづき、第２サム出力曲正回路５０によ
り、〔（（Ａ″’くＳ＜、Ｆ″）かつ（”８”＜ｃ＜“
１・”’））もしくは（（”Ａ”＜Ｓ′りＦ″）かつ（
（−ｉ’＝１）））が成立する場合は、第１の補正後の
サムＳ′に１６を法とする６加算した値を第２の補正後
のサムＳ“とし、上記条（４・が不成立の場合には第１
の補正後のサムδのイ（θ、そのものを第２の補正後の
サムＳ“として選択する。

該］００進の上位桁への１加Ｊ′（、補止は、次段キャ
リ・セーブ・アダーの１０進部分積入力ｐｐに対して行
い、サム出力Ｓ、キャリ出力Ｃ，第１の前止後とづき、
１０進上位桁補正回路３２により、（（（“ＡＩＩくＳ
くＦ”）かつ（６８”＜Ｃり”Ｆ″月もしくは（（”Ａ
”＜Ｓ′＜”Ｆ″）かつ（Ｇ’−１））　）が成立る場
合は、該１０進桁の上位桁の次段キャリ・セーブ・アダ
ーの１０通部分積入力ｐｐに１加算した１直を補正後の
」０進部分積入力ｐｐ’とし、上記条件が不成立の場合
には、１０進部分積入力ｐｐそのものを補正後の１０進
部分績入力ｐｐ’として選択して行う。

例えば、Ｓ二″Ａ”、Ｃ＝　？＋３１１の場合、サム出
力Ｓに対する第１の補正条件（８”くＣ＜”ル゛）が不
成立であるため、第１の補正後のサムＳ’＝Ｓ−”Ａ”
、同１寺にＣ′二″６”もしくはＣ′＝”７″となるた
め、ぎどＣ′を一２進全加算した場合、該ｊＯ進桁から
上位桁ヘキャリが伝播し、（Ｇ’＝１）が成立する。従
って、第２の補正条件のうち（（″へ′″（Ｓ′＜”）
”’　）かつ＜　ａ／＝１月が成立するため、第２の補
正後のサムＳ“には第１の補正後のサムＳ′に１６を法
とした６加算した値を選択し、同時に該ｊＯ進桁の上位
桁の次段キャリ・セーブ・アダーのｌＯ進部分積ｐｐ′
には、前記補正条件のうち（じＡ“＜Ｓ′＜１）ｎ）か
つ（Ｇ’＝　１月が成立するため、］Ｏａ部分積部分積
入力値に１加算した値を選択する。即ち、Ｓ′：Ｓ′十
”６゛′（ｍＯｄ１６）＝“°Ａ′′＋”６″（ｍｏｄ
　１．６　）　＝“０”、ｃ／　＝ｎ　６　＋”もしく
はＣ′＝６７”、上位桁のｐｐ’は、ｐｐ’＝　ｐｐ　
十ｉと１よる。また、５−ｎ８ＴＴ、Ｃ＝”Ｅ”の場合
、す入出力に対する第１の補正条件（８”くＣくＦ”）
が成立し、ち０１の（■ｌｉ正後のサムＳ′は、Ｓ′二
５−１−　”６”　（ｍｏｄ１６　）　＝″８”＋”６
”（ｍｏｄ１５）：＝’Ｔ”、同時にＣ’＝”ｃ”もし
くはＣ’＝”Ｌｌ”　となるため、Ｓ′とＣ′を２進全
加ａ６シた場合、該】０進桁から上位桁ヘキャリが伝拾
し、（Ｇ’−１）が成立する。従って、第２の補正条件
のうら（（”Ａ”　〈Ｓ’り”Ｆ”　）かつ（Ｇ’−１
月が成立するＩ′こめ、第２の補正後のサムＳＨには第
１の補正後のサムＳ′に１６を法とした６加算した値を
選択する。同時に該１０進桁の上位桁の次段キャリ・セ
ーブ・アダーの１０進部分積入力ｐｐ’には、前記補正
条件の５ら（（”Ａ”　＜Ｓ′＜“Ｆ″）かつ（Ｇ’＝
１）ｌが成立−づ−るため、１０進部分積入力ｐｐの値
に１加亦した１１■をｙＢ択Ｊ゛る。即ち、Ｓ”二Ｓ／
十″６”（ｍｏｄ　１Ｇ　）　＝　””ｌ′十″（５”
　（ｒｎｏｄ　１６　）　”＝　”４”、Ｃ′＝”ＣＪ
ＴもしくはＣ′＝”１ア°、上位桁のｐｐ’はＩ）　ｐ
’　−ｐｐ＋１となる。

上記補正演算は第１および第２の補正により、サム５Ｋ
１６を法とした】２加算し、上位桁のＪＯ進部公債入力
ｐｐに１加算する補正が行われたことを示している。こ
れは第１１図および第１２図のサム出力および１０進上
位桁への１０進桁上げ補正を満足していると同一時に、
第７図の加算法におけるＡ−Ｉ部分におけるサム出力お
よび該ｊＯ進桁の上位桁に対するＪＯ進桁上げ補正を満
足する補正回路をキャリ・セーブ・アダーに付加するこ
とにより、回路構成に依存せずに１０進キヤリ・セーブ
・アダー・ユニットを構成できることを示すものである
。

第１４図は、第１０図に示したＩｌｌ進キャリ・セーブ
・アダーユニットを用いて構成した１０進乗算装置の一
実施例である。第１４図に１６いて、乗数レジスタｌに
格納されている２進化１０進数の乗数と被乗数レジスタ
２に格納されている２進化ｌＯ進数の被乗数の乗算は以
下の辿りである。

】０進部分績演詐器４６が起動されると、被乗数レジス
タ２に格納されている被乗数と乗数レジスタｌに格納さ
れている乗数の下位から所定処理申分だけ切出して、最
初の１０進部分積演算が行われ、最初の１０進部分積が
められる。ここでは、一度の１０進部分積演算により；
Ｊ＞られ／）部分イテ〔が２数ＤＨ−ｈよびＤＬに分割
されて、そ、Ｒそれ部分（１゛（レジスタ１６および１
７にイ６納される実施国が示されている。これと同時に
、中間ＦＮ−９ム・レジスタ１４および中間績キャリ・
レジスタ１５にｔ２υＪＩＩＪ状態としてゼロが格納さ
れ、又、乗数レジスタ１にイ？５稍されている乗数は切
出さ２ｔだデーｒｔ１分だけシフタ３により右シフトさ
れ、１与び乗数レジスタ１に格納される。中間積サム・
レジスタ１４によび中間積キャリ・レジスタ１５に格納
されている初期値ゼロと部分績レジスタ１６に格納され
“〔いる」０走冒小う）イｉ’ｔ　ＩＪ　Ｉｆが、キャ
リ・セーブ・アダー２９によりキーＶり保−イイ加ｎさ
れる際、２８３図に示した如き２３Ｉ？’、　／ＩＩ＋
　３°１−器を用いて２進化１０進数で表わされた２数
乞加Ｊ′口〜止し２い２進化１０進数の相をめるための
方式に基つぎ、初期値ゼロが格納されている中間ＡＪｌ
サム・レジスタ１４の出力に１０進−桁ｔσに６加Ｊ’
７−する様に６加詩。

回路路が制御される。１加算佃正回路４５は７７１Ｓ分
積レジスタ１６の出力をそのままキへ２す・セーブ・ア
ダー加の入力とする様に制御される。キャリ・セ蛍判定
回路３７０判定結果により、キャリ・セーブ・アダー２
９のサム出力および部分積レジスタ１７に格納されてい
る１０進部分積ＤＬに対して、そｎぞれサム出力補正回
路３１および１０進上位桁補正回路３２でＪＯ進−桁毎
Ｋｉｏ進桁上げ補正を行う。キャリ・セーブ・アダーの
キャリ出力はビット位置合わせのため１ビツト左シフト
回路Ｉにより１ビツト左シフトされる。サム出力補正回
路３１により１０進桁上げ補正されたサム、１ビツト左
シフト回路３０により１ビツト左シフトされたキャリお
よび】０進上位桁への桁上げ補正を加えられたｊＯ進部
分積はキャリ・セーブ・アダー３８でキャリ保留加算さ
れ、結果がサムとキャリの形で１）↓られる。上記サム
出力とキャリ出力の値を人力とする補正量判定回路４工
の判定結果により、キャリ・セーブ・アダー３８果レジ
スタ４２に格納され、次演算サイクルにおいてキャリ・
セーブ・アダー四の１０進部分積Ｄ　Ｉ−１人力にて、
１０進上位桁へ１加７「１−る様にｊ７１１＋ｉ袖正回
路４補正制御する。キャリ・セーフ　アダー３８のキャ
リ出力はビット位１１（台わ・仕のためのｊビット左シ
フト回路３９で１ビツト左ジノ１されイ）、リーム出力
補正回ｊ！＊　４０で】０進桁上げ補止されたリムお」
、び１ビツト左シフト回路３９で１ピットノ１〕７ノト
されたキャリは、シフタ３３およ０：３４により、Ｉｆ
ｉ：ｄの１５「定処Ｊ里データ巾だけ右シフトされて、
それぞＪ＋、中間積サム・レジスタ】４４６よび中間積
キャリ・レジスタ１５に格納される。サム出カイ１１目
１−回ｊ’ｉｉ　４ｔｌの出力および１ビツト左シフト
回路３０の出力の（；位、’！’：　ＩＱ。

所定処理１１）のデータ、Ｉｊｌｊら、最終積の最ド位
乗数所定処理１１］のサムＡ６よびキャリば、ＩＣＩ　
ｄスピルアダー４３に人力され、２進全加−ｔｙｒ、さ
イしたｆを、ｔｏ　ｊＩＬ−桁毎に、上位桁にキャリ伝
１ｉ１ｉ　Ｌ　７こ場、１は加１．結果そのｆ：、まを
Ｊ使小冬イ責の川越−打ｊの１代と（−１へ゛＝ヤ９１
尺播しなかった場合は６減ｌｌｉ、補正回：１’ｔＳ　
４４　Ｋ　Ｊ、り加算結果から６減オγした値を最終積
（１月０進−−１’ｉ’ｊの値とする６減ｉｔ補正が施
され請求まった最１ｔそＡＲの最下位乗数所定処理中の
値が乗数レジスタ１の上ＩＳ′Ｉ乗数所定処理中位置に
転送格納される。

以下同様の処理を乗数の有効桁すべてについて繰返し、
乗数有効桁ｒＩＪの最終積の下位部分が乗数レジスタ１
に左詰めにまり、最終積り上位部分が最終の乗数有効桁
についての演算サイクルでキ組合せによっては、前記第
７図の加ＩＴ表において示した如く、該」Ｏ進相の上位
桁への１加算桶正を必要とする場合がある。したがって
、上記の如く３１！数の有効桁すべてについて処理を繰
返した後、さらに乗数の有効桁の上位のゼロを用いて１
演昇サイクルだけ上記演算処理を繰返すことにより、該
ｊＯ進進相上位桁への１／ＪＩＪ　ｔ−：補正が完結さ
れる。

上記の如（してまった最終積のサムとキーヤリ、即ち、
す入出力補正回路４０の出力と１ビツト左シフト回路３
９の出力を２進フル・アダー３５で２進全加算した後、
１０進−桁毎に、上位桁にキャリ伝播した場合は加界結
果そのままを最終積の１０進−桁の値とし、キャリ伝播
しなかった場合は６減算抽正回路３６により加算結果か
ら６減７７：　Ｌ　７こ旭を最終積の」Ｏ進−桁の値と
する６減算抽正が施される。

求まった最終積の上位部分の値は彼乗数しンスタ２に転
送格納される。

以上の様にして、２進化１０進数の乗数と同じく２進化
１０進数の被乗数を、キャリ・セーブ・アダーと１０進
桁上げ補正回路から１．Ｃる１０進ギー？　ＩＪ・セー
ブ・アダー・ユニットを用いて構成したｊＯ進乗算装置
により１０進乗算して２進化川進数の積をめることがで
きる。

第１５図は、第１３図に示したＪ、０進ギヤリ・セーブ
・アダー・ユニットを用いて（１：ｊ成した１０進ルー
プ・アダーの部分を示している。該ＪＯ進ループ・アダ
ーを用いても、第１４図に示したと同様の処理を行うこ
とにより、２進化］０進数の乗数と２進化１０進数の被
乗数をＪＯ進乗算して２進化１０：Ｍ数の積をめること
ができる。全体の動作は第１４図と同様であるので、説
明は省略する。

以上の本発明実施例の１０進乗算装置では、第１４図に
おいて示した如く、１０進ループ・アダーでサムとキャ
リの形でまった最終積をそのまま２進フル・アダーで加
算した後、１０進−桁毎に上位桁にキャリを伝播したか
否かにより６減算補正を行い、正しい２進化１０進数の
積がまる様に、乗数の有効桁すべてについて演ｎ、処理
を繰返した後にさらに乗数の有効桁の上位のゼロを用い
て１サイクルだけ演算を繰返−ｒことにより、上位桁へ
の１加算補正が完結する様に制御されている。

第１６図は本発明の１０進乗界装置直の他の実施例を示
したもので、上ｉ己の目的で来３Ｔの有効桁の上位のゼ
ロを用いて行う最終演遭：ザイクルを不要とするために
、最終積のサムおよびキャリの他に１０進−桁毎に１加
ｎ：補正回路５５の出力を３人力構成の２進フル・アダ
ー５４に入力し、１０進−桁毎に、乗数の最上位・１〕
効桁についての演算の結果、該１０進桁の上位桁への１
加′ｎ補正が必要な場合は、３人力２進フル・アダー５
４にて上位桁への１加算補正を完結させたものである。

〔発明の効果〕

以上説明した如く、不発ＩＪＩＪによれば、２７Ｉａ５
に１７を高速に行うのに用いられるキャリ・セーブ・ア
ダー罠比較的少ないハードウェア量で実現でさる１０進
桁上げ補正回路を付加−「ることにより川・１ヘキヤリ
・セーブ・アダー・ユニットを構成し、こ扛を用いて１
０進乗算装置ｆｔ、のｊＯ進ルーグ・アダーを構成する
ことにより、４０進乗算ループ・アダーが２進乗算ルー
プ・アダーと同等の性能で動作できるという効果がある
。具体的には、従来のＪＵ通乗〕ｔ−装置に比べ、ルー
プ性能で約４計の＋ニーｆｉ速化が構成できる。

−ｆ、　タ、本発明のｊＯ進乗算装置百は、２通のキＰ
　１．トセーブ・アダーを基本と１．１０　、＋４桁上
げ１１ｉｊ止回路を付加して実現しているため、本発明
の装置のルー　フ・アダーをわずかフ工制御の変更によ
り、そのまま２進乗算と１０進乗界で共用できるという
効果もある。

【図面の簡単な説明】

第１図は被乗数に対して乗数を乗孟フーする処理を説明
する説明図、第２図は従来のＪＯ進乗算装置の構成図、
第３図はｊＯ進アダーの構成図、第４図は第３図の動作
説明図、−第５図はキャリ・セーブ・アダーから４Ｎ成
される高速２進乗算装置の構成図、第６図は本発明の１
０進乗算装置の！）Φ作４！を急回、第７図は本発明の
用進悄上げ補正を説明する加算表の図、第８図はキャリ
・セーブ・アダーのサム出力に対する１０進桁上げ補正
表の一例を示す図、第９図は１０進上位桁に対するＪＯ
進進相げ補正表の一例な示す図、第１０図は本発明で用
いるキヤ、す・セー　フ・アダーと１０進桁上げ補正回
路から成る】０進ギヤリ・セーブ・アダー・ユニットの
一実施例を示す図、第１１図はキャリ・ヒープ・アダー
のサム出力に対する１０進桁上げ補正表の他の例を示す
図、第１２図は１０進上位桁に対する】０進桁上げ補正
表の他の例を示す図、第１３図はキャリ・セーブ・アダ
ーと１０進桁上げ・ｔｍｍ開回路ら成るＪＯ進キャリ、
セーブ・アダー・ユニットの他の実施例を示す図、第１
４図は第１０図の１０進キヤリ・セーブ・アダー・ユニ
ットから構成される本発明のｌＯ進乗算装置の全体構成
図、第１５図は第１３図の」０進キヤリ・セーブ・アダ
ー・ユニットから構成される本発明の１゜進乗算装置の
１０進ループ・アダー１４１１の構成図、第１６図は本
発明の１ｏ進乗：ｉｖＸ装匝の他の実施例の構成図であ
る。 ■・・・乗数レジスタ、２・・・＄未載しジＸり、３・
・・シフタ、１４・・・中間積サム・レジスタ、１５・
・・中間積キャリ・レジスタ、　１６、ｌ’７・・・部
分積レジスタ、あ・・・６加算補正回路、２９．３）３
・・キャリ・セーブ・アダー、刃、３９・・・ｌビット
左ジット回路１．３１．４０・・・サム出力補正回路、
３２．４５・・１ｏ進上位桁袖正回路、３３．３４・・
・シフタ、３５．５４・・・フル・アダー、３６．４４
・・・６減算補止ＩＬ！回路、３７．４１・・・補正裁
判定回路、４２・・・補正量判定結果レジスク、４３・
・・１０進スピル・アダー、４６・・・１ｏ進部分稙６
互算器、４７．５１・・・第１補正量判定回路、４８．
５２・・・第■サム出力補正回路、４９．５３・・・第
２　？＋ｕ止斌Ｔ（」定貼路、５０・・・第２サム出力
葡正Ｉ！！回路。 代理人弁理土　鈴　木　誠 第１図 第２図 第３図 第５図 第１５図 ｙ千１ ６ ２１４− ５５ ≦斗

Claims (1)

1. 【特許請求の範囲】 （１）２進化１０進数の被乗数に対して同じく２進化１
   ０進数の乗数を乗算するに当たり、上記被乗数に対し所
   定処理中の乗数を乗算してめた最初の部分積のｌＯ進１
   桁毎あるいは初期状態の中間積のｌＯ進１桁毎［６加算
   して演算を始め、上記被乗数に対し乗数を所定処理巾毎
   に乗算してめた部分積と当該所定処理中乗算以前にサム
   とキャリの形で得られている前中間積の加算を、ループ
   ・アダーにより乗数の有効桁について繰り返し行った後
   、最終積のサムとキャリな２進フル・アダーを用いて加
   算し、その結果１０進１桁毎にキャリを生じた場合には
   該値を最終積の１０進１桁の値とし、キャリを生じなか
   った場合には該値から６を減することにより最終積の１
   ０進１桁の値とするｌＯ進乗算装置において、上記サム
   とキャリの形で表わされている中間積と１０進部分積と
   を入力して、当該所定処理中乗算までの中間積をサムと
   キャリの形でめておくキャリ・セーブ・アダーと、該キ
   ャリ・セーブ°アダーの１０進１桁毎のサム出力および
   キャリ出力の値から、これらを全加Ｒして１ｏ進１桁毎
   のキャリ発生の有無により、６減３？：　：ｔｉｌｉ正
   した時に正しい２進化１０進数の中間積あるいは最終積
   が得られるためのサム出力補正および上位↑イｉへの桁
   上げ補正の要否を判定する判定回路と、該判定回路の判
   定結果により上記サム出力を補正するサム出力補正回路
   および次段上位桁のｌｔＪ進部分Ｊｅｔ人カを補正する
   桁上げ補正回路とにより１ｏ７１キヤリ・セーブ・アダ
   ー・ユニットを４７４成し、該１０　Ｑキャリ・セーブ
   ・′アダー・ユニットを単数個あるいは複数個組合わせ
   て１υ進ループ・アダーを１１４成したことを特徴とす
   るｉｏ進乗算装ぎＣ３ （２１前記１０　進キャリ・セーブ・アター・ユニット
   の判定回路と補正回路部分は、キャリ・セーブ・アダー
   のＩＯ進１桁ｌ〕のサム出力およびキャリ出力を入力と
   するデータ判定回路を備えると共に、該キャリ・セーブ
   ・アダーの１０進１桁＋ｌｊのサム出ヵに１６を法とす
   る６加算回路および１６を法とする１２加算回路と、上
   記判定回路の判定結果に基づいて上記キャリ・セーブ・
   アダーのｔｏ迦１桁巾のサム出力そのものあるいは上記
   ６加算回路出方あるいは上記１２加算回路出カのいずれ
   かを選択する第１の選択回路と、次段キャリ・セーブ・
   アダーの１０進１桁＋１３の１０進部分積入力に設けた
   １加算回路と、上記判定回路の判定結果忙基づいて１ｏ
   進部分積そのものあるいは上記１加算回路出カのいずれ
   かを選択する第２の選択回路とを有することを特徴とす
   る特許請求の範囲第１項記載の１０進乗算装置。 （３）前記】０進キヤリ・セーブ・アダー・ユニットの
   判定回路と補正回路部分は、キャリ・セーブ・アダーの
   １０進１桁巾のキャリ出力を入力とする第１のデータ判
   定回路と、キャリ・セーブ・アダーの１０進１桁巾のサ
   ム出力に１６を法とするｉｌの６加算回路と、該第１の
   判定回路の判定結果に基づいて上記キャリ・セーブ・ア
   ダーのｌｏ進１桁巾のサム出力そのものあるいは上記第
   １の６加算回路出力のいずれかを選択する第１の選択回
   路と、上記キャリ・セーブ・アダーの１０進１桁１１７
   のサム出力およびキャリ出力と上記第１の選択回路出方
   と上記キャリ・セーブ・アダーのキャリ出力をｌビット
   左シフトした出力を入力と１−るａｒ＋　２のデータ判
   定回路と、上記第１の選択回路出力に１６を法とする第
   ２の６加算回路と該第２の４４１定回路の判定結果に基
   づいて上記第１の選択回路出方そのものあるいは第２の
   ６加算回路出カのいずＪしかを選択する第２の選択回路
   と、次段キャリ・セーブ・アダーの１０進１桁巾の用進
   部分槓入カに設けたｌ加算回路と、上記第２の判足回程
   １の１９Ｊ定結果に基づいてｌＯ進部分積そのものある
   いは上記１加算回路出力のいずれかを選択する第３の選
   択回路とを有することを特徴とする特許請求の範囲第１
   項記載の１０進乗算装置。