JPS60124731A

JPS60124731A - 乗算装置

Info

Publication number: JPS60124731A
Application number: JP23325183A
Authority: JP
Inventors: Kazuo Haruta; 晴田　和夫
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: NTT Inc
Priority date: 1983-12-09
Filing date: 1983-12-09
Publication date: 1985-07-03

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は乗算装置に関し、詳しくは、除算のよ　′うに
上位桁から逐次演算結果をめることが可能な演算の結果
を乗数としてさらに乗算を行い、この乗算結果を用いて
さらに次の演算を行うような場合に好適な乗算装置に関
する。

〔従来技術〕

従来の乗算装置は次の二つの方式に大別される。

（１）乗数、被乗数がいずれも全桁完全に揃った後、演
算を開始する。

（２）被乗数は全桁完全に揃え、乗数は最下位桁から逐
次供給し、乗数が１桁供給される毎に乗算を行い、最下
位桁から逐次乗算結果を出力する。

しかし、これらのいずれの方式においても、除算のよう
に上位桁から逐次演算結果をめることが可能な演算の演
算結果を乗算としてさらに乗算を行うような場合、たと
え乗数が上位桁から逐次供給されても、乗数が全桁完全
に揃うまで乗算結果を出力できないという欠点があった
。

〔発明の目的〕

本発明の目的は、上位桁から逐次供給される乗数による
乗算をすみやかに開始し、乗算結果をすみやかに上位桁
から逐次出力する乗算装置を提供することにある。

〔発明の概要〕

本発明の要点は、被乗数を予め全桁供給し、乗数は最上
位桁から逐次１桁ずつ供給し、乗数を１桁供給する毎に
、桁上げを保存した乗算を行い、演算結果を上位桁から
逐次出力するものである。

〔発明の実施例〕

第１図は本発明の実施例であって、■、２は信号入力端
子、３，４は信号出力端子、５は被乗数レジスタ、６は
乗算１桁レジスタ、７は乗算レジスタ、８は乗算器であ
る。本実施例では、乗数、被乗数をいずれも（ｎ＋１）
ピッ１−の２進数とし、乗数が最」二位桁ビットから〕
ビットずつ供゛給される場合について説明する。

被乗数をＡ２乗数をＢとして、それぞれ以下のように表
わす。

Ａ＝Ａ、、　Ｘ２’″＋Δｎ−＋　Ｘ、　２”−１＋−
・＝＋ｔｓ、、Ｘ２＋Ａｏ　（１）Ｂ＝Ｂｎｘ２’　＋
Ｂ、−、Ｘ２°−１＋・叩・十Ｂ、Ｘ２＋Ｂｏ　（２）
まず、（１）式に示す被乗数Ａを入力端子１から入力し
、被乗数レジスタ５にセットする。レジスタ６．７はリ
セットしておく。次に、（２）式に示す乗数Ｂの最上位
桁ビットＢ。を入力端子２に与え、レジスタ５とレジス
タ７の内容とともに乗算器８に入力する。以下、レジス
タ７の内容をＣで表わすが、現時点ではりセラ１〜され
ているため、Ｃ＝０である。

レジスタ５には被乗数Ａがセラ１−されており、乗算器
８にはＡ、Ｂ、（現時点でｉ　＝　ｎ　）、Ｃ（現時点
でＯ）が入力される。乗算器８では、次式％式％（：３）（但し、Ｘｌ、＋２１　ｘｏ＋、は”　ｏ　”または”
　１　”の値をとり、■、はｒｒ　０７４　、　ＬＬ　
Ｉ　＋＋、または２の値をとる）を満足するＸ１１＋２
１ｘ、、＋＋　Ｉ　ＹＪ　（Ｊ　＝　Ｏ！　１　。

２、・・・ｎ　）をめ、Ｘ２、＋２の値を出力端子３か
ら出力し、Ｘ　ｎ　＋　’の値をレジスタ６にセラ１−
する。

出力端子４にはレジスタ６の内容が出力されるが、はじ
めはレジスタ６がレセッ１−されているため零か出力さ
れる。ＹＪは乗算器８から２ピツ１へで出力され、１桁
左シフ１−シてレジスタ７にセットされる。したがって
、Ｃの値は次式のようになる。

Ｃ＝Ｙｌ、ｘ２”＋２＋Ｙｎ−１Ｘ２’十・・・・・・
Ｙ、Ｘ２２＋Ｙ、、Ｘ２　（／Ｉ）以下、同様に、入力
端子２に乗数Ｂを上位桁から１桁入力する毎に、乗算器
８にレジスタ５の被乗数Ａ、レジスタ７の値Ｃ１乗算Ｂ
、（ｉ＝ｎ−１、ｎ−２，・・・・・２，１．、Ｏ）を
入力し、（３）式にしたかってＸ２、＋２＋　Ｘ＋、＋
＋　＋　ＸＪ　（Ｊ　＝　Ｏｒ　１　＋２、・・・＋　
ｎ）をめ、逐次、出力端子３，４から演算結果を一］二
位桁から２ビツトで出力する。

第２判に乗算器８を構成する加算器の部分の詳細図を示
す。乗算器８には（３）式で示した部分積Ａ　Ｘ　Ｂ　
、の値を生成する演Ｗ’ＡＮも含まれるが、この演算器
は、＋３．＝１のとき、Ａを出力し、Ｂ。

二〇のとき零を出力するもので、容易に構成できること
ば明らかであることから、実現手段については省略する
。第２図において、９は最」二位桁加算部、１０は１桁
加算部であり、加算部１０は各桁に対応して（ｎ　＋　
１．　）個装置されている。１１〜１５は全加算器、１
６〜３０は信号人力線、３１〜４２は信号出力線である
。

各桁対応の加算部１０の信号人力線２］、２４゜２７．
３０には、部分積ＡＸＢ、の値を生成する演算器（図示
せず）の出力が入力され、また、最上位桁加算部９およ
び最下位桁を除く各桁対応の加算部１０の信号人力線１
６，１．７．］　９，２０゜２２．２３，２５．２６に
は、　（４）式で示されるＣの値がレジスタ７から入力
され、最下位桁の加算部の信号入力線２８．２９には零
が入力される。

各桁対応の全加算器１２，１３，１．４．１５での加算
結果、それぞれ、和の値は信号出力線３４゜３６．３９
．４１から出力され、桁」ユげの値は信−吐出力線１８
，３５，３７，３８．／１０から出力される。なお、最
下位桁に対する桁上げは、常に零が信号出力線４２から
出力される。

各桁対応の加算部１０における信号出力線３４゜３５．
３６，３７，３９，４０，４１．４２の値が（３）式の
Ｙ、に相当し、　乗算レジスタ７に入力される。（３）
式のＸｎ（−ｚの値は最上位桁加算部９における全加算
器１１の桁上げの値に相当し、信号出力線３１から出力
される。信号出力線３１は第１図の出力端子３に接続さ
れるもめである。また、　（３）式のＸ　ｎ　）　＋の
値は全加戸器】１の値に相当し、信号出力端子２から出
力される。信号出力線３２は第１図の乗算１桁レジスタ
６に接続さｔシるものである。このため、第１図の信号
出力端子３と４かｌら出力さＪしる値は同じ次元での係
数となる。

なお、第１図の乗算レジスタ７に保持された値は、１桁
左シフ１−シて、加算器に入力する必要があり、信号入
力線１６．１７，１９．２’０，２２゜２３．２５．２
６に入力される。したがって、信号入力線２８．２９に
は零を入力する必要がある。

また、演算結果は信号出力端子３，４から２ピツｌ〜ず
つ出力されるため、最終的には出力された２データをさ
らに加算して演算結果を得る必要がある。しかし、ここ
で得た乗算結果を乗数としてさらに乗算を行うような場
合、２ビツトの乗数に対して乗算可能な乗算装置を次の
乗算に使用することによって、次の乗算も早期に開始で
き、高速化が図れる。なお、この乗算装置は、逐次供給
される乗数２ビツトが（０，０）のとき被乗数を零倍、
ＣＤ、１）又は（］、Ｏ）のとき被乗数を１倍、（■、
１）のとき被乗数を２倍して、部分積をめ第２図の加算
器に入力するように構成することで実現できる。

また、ここでは１桁が２進数の場合について示したが、
一般に１桁がｍ進数の場合も同様に実現できることは明
らかである。

［発明の効果〕以上説明したように１本発明によれば被乗数が予め与え
られ、乗数が上位桁から逐次供給される場合、各データ
が全桁揃うのを待つことなく乗算が開始できるから、除
算のように上位桁から逐次演算結果を出力することが容
易な演算の結果をさらに乗算する場合等に本乗算装置を
使用することで、従来の乗算装置より高速に積を算出て
き、さらに次の演算を行う場合、早期に次の演算を開始
できる利点である。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図は第１図に
おける乗算器内の加算器部分の構成例を示す図である。１．２・・信号入力端子、３，４・・・信号出力端子、
　５・・・被乗数レジスタ、　６・・・乗算１桁レジス
タ、７・・・乗算レジスタ、８・・乗算器、９・・・最
上位桁加算部、１０・・・１桁加算部、１１〜１５・・
・全加算器。代理人弁理士　鈴　木　誠、。１１　□ 第１「２１第２図

Claims

【特許請求の範囲】

（１）予め全桁供給されている被乗数に最」二位相から
１桁ずつ逐次供給される乗数を乗じて、乗算結果を」二
位相から逐次出力する乗算装置であって。前記全桁分の被乗数を保持する手段と、演算の中間結果
を保持する手段と、前記最上位桁から１桁ずつ供給され
る乗数と前記保持されている被乗数との部分積をめると
共に、前記部分積がめられる毎に、該部分積と前記保持
されている中間結果に対して桁上げ保存加算を行い、桁
上げを加えない和と指」―げの値を夫々求め、前記和と
桁上げの最」二位相の値を出力し、前記和と桁上げの最
上位桁を除いた値を前記演算の中間結果を保持する手段
に逐次供給する手段とを有することを特徴とする乗算装
置。