JPS60124738A - 情報処理装置の初期設定および診断制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明゛は、情報処理装置の初期設定および診断制御方
式に関する。

〔従来技術の説明〕

従来の情報処理装置においては、主記憶装置の初期設定
を、たとえばオールゼロクリア動作させる場合などは、
動作を高速に保持するために、情報処理装置内にある決
められた容量単位にメモリを高速にクリアするメモリス
キャン機能を設けて、外部のサービスプロセッサなどに
よりこのメモリスキャン機能を使って実施していた。こ
のため、通常のデータ処理時には用いない機能であるに
もかかわらず、初期設定動作の高速化のために情報処理
装置内部に設けなくてはならないため、ハードウェア量
の増加をまねき、装置自身の信頼性を低重させる場合が
あるなどの欠点があった。

また主記憶装置の診断時は、サービスプロセッサから通
常のメモリライトまたはリードコマンドを実行させ、所
望のデータパターンがセントできるかどうかなどを確認
することにより診断を実施していた。このため最近のよ
うにメモリ素子の集積度が向上し、主記憶装置として２
５６ＭＢ〜２ＧＭＢのような大容量主記憶装置が出現す
ると、従来のようなサービスプロセッサから実施させる
診断では多大な診断時間を要することになり、システム
の初期立上げ時間が長（なる欠点があり、さらに、主記
憶装置の障害修理確認時の診断時間が大きくなり、ＭＴ
ＴＲ（ＭＥＡＮ　ＴＩＭＥ　ＴＯＲＥＰ＾ＩＲＥ＞が大
きくなる欠点があった。

〔発明の目的〕

本発明は、前記欠点を解決し、ハードウェア量を増加す
ることが少な（、主記憶装置の初期設定および診断を高
速に実施することができ、情報処理装置の立上げ時間お
よび主記憶装置のＭ　Ｔ　Ｔ　Ｒが短くかつ信頼性の高
い情報処理装置の初期設定および診断制御方式を提供す
ることを目的とする。

〔発明の特徴〕

本発明は、情報処理装置本来のデータ処理時に用いられ
る命令バッファに主記憶装置の初期設定および診断を実
施するプログラムを主記憶装置以外の外部記憶装置（例
えば、サービスプロセッサが用いているディスク装置）
からロードして、主記憶装置から命令語を読出す必要が
ないように、命令バッファにロートされた命令語のみを
用いて、主記憶装置の初期設定および診断を実施するよ
うに構成され、ハードウェア量の増加を防ぎ、信頼性を
高くして、かつ主記憶装置の初期設定および診断を高速
に実施できるようにして情報処理装置の立上げ時間およ
び主記憶装置のＭＴＴＲを短かくするように構成された
ことを特徴とする６すなわち、本発明は、主記憶装置と
、この主記憶装置より読出された複数の命令語を格納す
る命令へソファと、この命令バッファのアドレスを保持
するアドレスレジスタと、前記命令バッファから読出さ
れた命令語を保持する命令レジスタと、この命令レジス
タに保持されている命令語のオペ　。

レーションコードを解読するためのデコーダと、前記命
令バッファに格納された命令の取出し開始を指示する命
令開始指示手段とを備え、この命令開始指示手段により
命令取出し開始指示が送出されると、前記命令バッファ
より前記アドレスレジスタに従って前記命令レジスタに
命令を読出し、前記デコーダにより命令を解読して順次
命令を実行するように構成された情報処理装置の初期設
定および診断制御方式において、前記主記憶装置の初期
設定動作および診断動作を実施するための複数の命令語
をあらかじめ記憶させておく外部記憶装置と、前記命令
バッファに前記外部記憶装置に記憶された複数の命令語
を格納する格納制御手段とを備え、この格納制御手段に
より前記バッファに格納された複数の命令語をあらかじ
め設定される前記アドレスレジスタの内容に従い前記命
令開始指示手段により実行するように構成されたごとを
特徴とする。

〔実施例による説明〕

本発明の実施例について図面を参照して説明する。第１
図は本発明一実施例情報処理装置の初期設定および診断
制御方式のブロック構成図である。

第１図において、主記憶装置１から主記憶装置リードデ
ータ信号１１が選択回路２に接続され、選択回路２の出
力は、命令バッファ３に接続される。

命令バッファ３の出力は命令レジスタ４に接続される。

命令レジスタ４のオペレーションコードばデコーダ５に
より解読されて演算制御回路６に接続される。また、命
令レジスタ４のオペランドアドレスは演算制御回路６に
接続される。演算制御回路６内には汎用レジスタ７２０
０〜７３２７が含まれる。

主記憶装置１から初期命令コードが選択回路８に接続さ
れ、選択回路８の出力は初期命令コードレジスタ９に接
続される。初期命令コードレジスタ９の出力は、選択回
路１０に接続される。また、演算制御回路６から生成ア
ドレス信号β２が、選択回路１０に接続される。選択回
路１０の出力はアドレスレジスタ１１に接続され、アド
レスレジスタ１１の出力は、選択回路１２に接続される
。選択回路１２の出力は命令バッファアドレスアレイ１
３に接続され、命令バッファアドレスアレイ１３から命
令バッファアドレス信号β３が命令バッファ３に接続さ
れ、メモリリクエストアドレス信号１４がメモリリクエ
スト制御回路１４に接続される。演算制御回路６から主
記憶装置アクセス信号！！、５がメモリリクエスト制御
回路１４と命令バッファキャンセル無効制御回路１５と
に接続され、命令スタート指示信号β６が命令取出し制
御回路１６に接続される。メモリリクエスト制御回路１
４がら主記憶アドレス信号７！７、主記憶ライトデータ
信号Ｉ２８およびリクエスト信号β９が主記憶装置１に
接続される。主記憶装置１からリプライ信号！ＩＯがメ
モリリクエスト制御回路１４に接続される。また、メモ
リリクエスト制御回路１４からアドレスアレイ制御信号
β１１が、命令バッファアドレスアレイ１３に接続され
、リフニストエンド信号１１２が、命令取出し制御回路
１６に接続される。命令バッファキャンセル無効制御回
路１５から命令バッファキャンセル無効制御信号ｚｉ３
が命令バソファアドレスア少伺３に接続される。命令取
出し制御回路１６から命令開始指示信号／１４が、選択
回路１ｏとアドレスレジスタ１１とに接続される。

ここに本発明の特徴とするところは、この情報処理装置
内にサービスプロセッサ２ｏと、このサー　。

ビスプロセッサ２０にデータバスＩ！、２ｏを介して接
続された外部記憶装置２１とを設け、サービスプロセッ
サ２０から命令バッファデータ信号６２１が選択回路２
に接続され、初期命令コードデータ信号β２２が選択回
路８に接続され、命令バッファアドレスアレイデータ信
号β２３が選択回路１２に接続され、選択回路制御信号
１２４が選択回路２．８．１２に接続され、命令バッフ
ァキャンセル無効信号ｊ２２５が、命令バッファキャン
セル無効制御回路１５に接続され、また、主記憶装置初
期化信号β２６が、命令取出し制御回路１６に接続され
、命令バッファ３に主記憶装置１以外の外部記憶装置２
１より主記憶装置１の初期設定動作および診断動作を実
行させる複数の命令語を格納し、この命令語をアドレス
レジスタ１１の内容に従い命令取出し制御回路１６によ
り実行することにある。すなわち、この情報処理装置は
、主記憶装置１と、この主記憶装置１から読出された複
数の命令語を選択回路２を通して格納する命令バッファ
３と、前記命令バッファ３のアドレスを保持するアドレ
スレジスタ１１と、前記命令バッファ３から読出された
命令語を保持する命令レジスタ４とを備える。さらに、
前記命令レジスタ４に保持されている命令語のオペレー
ションコードを解読するだめのデコーダ５と、前記命令
レジスタ４に格納されたオペランドの指定を用いて、次
に実行すべき命令語のアドレスを計算し、汎用レジスタ
７２００〜７３２Ｔ　（１２８個）を用いてオペランド
レジスタの指定に従い解読された命令を実行する演算制
御回路６とを備える。さらに、初期命令コードを格納す
る初期命令コードレジスタ９と、アドレスレジスタ１１
のアドレスに従い命令取出しを制御する命令取出し制御
回路１６と、アドレスレジスタ１１で指示されたアドレ
スの内容が命令バッファ３に格納されているかどうかを
チェックする命令バッファアドレスアレイ１３と、主記
憶装置１へのリクエストを制御するメモリリクエスト制
御回路１４とを備える。さらに、選択回路８．１０．１
２と、演算制御回路６での演算終了時法の命令スタート
を命令取出し制御回路Ｉ６に指示する命令スタート指示
信号７！６と、演算制御回路６で生成された次に実行す
べき命令語のアドレスをアドレスレジスタ１１に供給す
るための生成アドレス信号１２と、主記憶装置１へのア
クセス動作時に、演算制御回路６で指定された汎用レジ
スタ７２００〜７３２７からメモリリクエスト制御回路
１４へリードまたはライトの指示、ライト時のデータお
よびメモリアドレスを供給する主記憶装置アクセス信号
β５とを備える。さらに、アドレスレジスタ１１で指示
されたアドレスが命令バッファ３に存在するときは命令
バッファアドレスアレイ１３の判定により命令バッファ
３にアドレスを供給する命令バッファアドレス信号１３
と、アドレスレジスタ１１で指示されたアドレスが命令
バッファ３に存在しないときは命令バッファアドレスア
レイ１３の判定により、アドレスをメモリリフニスト制
御回路Ｉ４に供給するメモリリフニストアドレス信号β
→と、メモリリクエスト制御回路１４がら主記１．α装
置１ヘアクセスするとき用いられるリクエスト信号７＋
９と、主記憶ライトデータ信号１８と、主記憶装置アド
レス信号β７と、主記憶装置１がらの続出しデータを命
令バッファ３へ格納するのに用いられる主記↑、ａリー
ドデータ信号Ｉ！１と、主記憶装置１へのアクセス完了
をメモリリクエスト制御回路Ｉ４に通知するリプライ信
号β１ｏと、メモリリクエスト制御回路１４から命令バ
ッファアドレスアレイ１３ヘアドレスアレイを有効化す
るアドレスアレイ制御信号Ｉ１１＋と、命令取出し制御
回路１６へメモリアクセスの終了を通知するリフニスト
エンド信号β１２と、命令へソファキャンセル無効制御
回路Ｉ５から６令バツフアアドレスアレイ１３への命令
バッファキャンセル無効制御信号！１３と、命令取出し
制御回路１６からアドレスレジスタ１１に初期命令コー
ドレジスフ９の内容を移送し、アドレスレジスタ１１の
内容に従って命令の取出し動作を指示する命令開始指示
信号ｊｌ！１４とを備える。さらに、本発明の特徴の情
報処理装置の初期設定および診断制御部分であるところ
、すなわち、プロセッサ２０とあらかじめ情報処理装置
の初期設定動作および診断動作を実施するための命令語
を記憶しておくサービスプロセッサ２０の外部記憶装置
２１と、データバスＡ２０と、外部記憶装置２Ｉより命
令バッファ３、初期命令コードレジスタ９および命令バ
ッファアドレスアレイ１３へ、それぞれデータを供給す
るための命令バッファデーク信号２２１と、初期命令コ
ードデータ信号ｆｆ１２２と命令バッファアドレスアレ
イデータ信号β２３と、選択回路２．８．１２の制御を
する選択回路制御信号β２．と、命令バッファキャンセ
ル無効制御回路１５に命令バッフアキ中ンセルの無効を
通知する命令バッファキャンセル無効信号２５と、サー
ビスプロセッサ２０から命令取出し制御回路１６へ主記
憶装置１の初期設定および診断を開始する指示を与える
主記憶装置初期化信号Ａ２Ｇとを備える。

このように構成された情報処理装置の初期設定および診
断制御方式の動作について説明する。

第１図において通常動作中は、あるプロセスをディスバ
ソチサされると、この情報処理装置では、初期命令コー
ドレジスタ９に初期命令コードが選択回路８を通して主
記憶装置１より格納されている。命令取出し制御回路１
６より、命令開始指示信号ρ１４により命令取出し処理
の開始が指示されると、初期命令コードレジスタ９より
選択回路１ｏを通して、アドレスレジスタ１１に初期命
令コードがロードされる。処理の開始時は、命令バッフ
ァ３は、何もロードされていないので、命令バッファア
ドレスアレイ１３は、メモリリクエストアドレス信号ｐ
４を用いてメモリリフニスト制御回路１４に、メモリに
対する論理アドレスを与えて、リード要求を行う。メモ
リリクエスト制御回路１４ば、論理アドレスを実アドレ
スに変換して、主記憶アドレス信号ｐ７を出力するとと
もに、リクエスト信ｐ９を用いて、メモリリード要求を
行う。

このメモリリード要求により主記憶装置１より、主記憶
リードデータ信号β１にデータが読出されて選択回路２
を通じて、命令へソファ３に命令バッファ３の容量分の
データが格納される。

命令バッファ３に命令バッファ３の容量分のデータが格
納されると主記憶装置１からリプライ信号ｊ２１０がメ
モリリクエスト制御回路１４にもどり、これにより命令
取出し制御回路１６へはリフニストエンド信号β１２に
より通知される。

また同時にアドレスアレイ制御信号ｎ１１により、命令
バッファアドレスアレイ１３に対してメモリリクエスト
制御回路１４よりアドレスアレイの有効化が行われる。

命令取出し制御回路１６は、リクエストエンド信号β１
２により、メモリアクセスの終了を通知されると、命令
開始指示信号β１４により命令の取出しを指示する。

命令バッファアドレスアレイ１３では、命令バッファ３
に命令が存在することを確認すると、アドレスレジスタ
１１の指示に従い、命令バッファ３より命令を読出し命
令レジスタ４に格納する。

命令レジスタ４に格納された命令のオペレーションコー
Ｆはデコーダ５により解読され、演算制御回路６に動作
を指示する。

演算制御回路６はその指示に従い命令を実行するととも
に、次に実行すべき命令のアドレスを生成して、生成ア
ドレス信号１２を用いてアドレスレジスタ１１にアドレ
スを格納する。

このとき、演算制御回路６は、命令スタート指示信号β
６により、命令取出し制御回路１６に、アドレスレジス
タ１１の内容に従って命令の取出しを制御するように指
示する。命令取出し制御回路１６は、命令開始指示信号
７！１４を用いて、アドレスレジスタ１１の内容に従い
命令の取出しを制御し、命令バッファアドレスアレイ１
３の判定により命令バッファ３に命令が存在すれば、命
令バッファ３より命令を命令レジスタ４に格納し、処理
を続ける。

命令のオペレーションコードを解読し、命令が主記憶装
置１に対するライト命令のときは、演算制御回路６は、
命令スタート指示信号βＧは出さずに、主記憶アクセス
信号１５を用いて、ライドリクエスト、ライトアドレス
およびライトデータをメモリリクエスト制御回路１４に
指示する。指示されたメモリリクエスト制御回路１４は
、主記憶アドレス信号β７に指示されたライ１−アドレ
スを実アドレスに変換した後に出力し、主記憶ライ（−
データ信号１８に指示されたライトデータを出力して、
リクエスト信号β３を用いて主記憶装置１にライドリク
エスト指示をする。

このときアドレスレジスタＩＩには、次に実行すべき命
令のアドレスが演算制御回路６により格納される。また
ライト命令時には、演算制御回路６は主記憶アクセス信
号β５を用いて、命令バッファアドレスアレイ１３に通
知し、命令バッファアドレスアレイＩ３ば、ライトされ
るアドレスの命令が命令バッファ３に存在するときは、
このアドレスを無効化しておく。すなわち、このアドレ
スをアクセスされたときは、主記憶装置１より再度デー
タを読出ずよう処置しておく。

ライト命令の完了がリプライ信号β１ｏにより、主記憶
装置１より、メモリリクエスト制御回路１４に通知され
ると、リクエストエンド信号β１２により、命令取出し
制御回路１６に指示されて、命令取出し制御回路１６は
、命令開始指示信号ｆｆ１４により、アドレスレジスタ
１１の内容から命令取出しを開始するよう制御するよう
指示し、ライト命令の次に実行すべき命令のアドレスか
ら処理が続けられる。

次に本発明の情報処理装置の初期設定動作および診断動
作時の処理を説明する。第２図はメモリ初期化プログラ
ムのフローチャート。第３図はメモリ診断プログラムの
フローチャート。第４図はメモリ初期化プログラムのコ
ーディングを示す図。

第５図はメモリ診断プログラムのコーディングを示す図
である。第２図〜第５図において、ＧＲｉハＹ几用レジ
しク７、ＳＶＰばセービスプロセノサ２０、（ＧＲｉ）
はＧＲｉで修飾されるメモリの内容を示す。いま、第２
図〜第５図に例としてあげられたような、メモリ初期設
定プログラムおよびメモリ診断プログラムが複数の命令
語にアセンブルされてサービスプロセッサ２０の外部記
憶装置２１に記憶されている。

主記憶装置１の初期設定時または診断時に、サービスプ
ロセッサ２０ば、外部記憶装置２１よりデータバス／２
０を介して、複数の命令語にアセンブルされたメモリ初
期設定プログラムまたはメモリ診断プログラムを読出し
、選択回路制御信号β２４を用いて、選択回路２を切替
え、命令バッファデータ信号［２１を用いて命令バッフ
ァ３に格納する。

次に、サービスプロセッサ２０は、選択回路制御信号β
２４を用いて、選択回路８．１２を切替え、初期命令コ
ードデータ信号β２２および命令バッファアドレスアレ
イデータ信号ｌ１２３を用いて、それぞれ、初期命令コ
ードレジスタ９の初期命令コードセントおよび命令バッ
ファアドレスアレイ１３の有効化を実施する。

また、サービスプロセソ−’ｌｌ−２０は、命令バッフ
ァキャンセル無効信号４２５を用い、命令バッファキャ
ンセル無効制御回路１５にメモリライト命令による命令
バッファキャンセルを無効にする指示を出してから主記
憶装置初期化信号β２６を用いて、命令取出し制御回路
１６に命令の取出し指示を与える。

指示を受けた命令取出し制御回路１６は、命令開始指示
信号β１４により、命令取出し処理の開始を指示して、
初期命令コードレジスフ９より、選択回路１０を通して
アドレスレジスタ１１に初期命令コードをロードして命
令取出しを開始する。この場合、あらかじめ命令バッフ
ァ３には、サービスプロセッサ２０により、複数の命令
語（メモリ初期設定プログラムまたはメモリ診断プログ
ラム）がロードされており、命令バッファアレイ１３の
有効化もなされているため、命令バッファアレイ１３は
、アドレスレジスタ１１により指示されたアドレスの命
令が命令バッファ３にあると判定し、命令バッファ３よ
り命令を命令レジスタ４に読出し、命令の処理が直ちに
開始される。命令の実施中メモリのライト命令があって
も、命令パンファキャンセル無効制御回路１５により、
命令バッファ３の内容は有効であるので一度ロードされ
た命令バッファの内容が無効になることはない。それ以
外は通常動作中の処理と同様命令の処理が実施され、メ
モリ初期設定プログラムおよびメモリ診断プログラムが
主記憶装置から命令語を読出すことな〈実施される。

〔発明の効果〕

本発明は、以上説明したように、外部記憶装置とプロセ
ッサとを設け、命令バッファにあらかじめ外部記憶装置
より主記憶装置の初期設定および診断を実施させるプロ
グラムをロードしておき、命令バッファからの命令取出
し実行を指示することにより、主記憶装置を用いずに高
速に主記憶装置の初期設定および診断が可能となりハー
ドウェア量の増加が少なく、信頼性を高め、情報処理装
置の立上げ時間および主記憶装置のＭ　Ｔ　Ｔ　Ｒを短
くできる優れた効果がある。

【図面の簡単な説明】

第１図は本発明一実施例情報処理装置の初期設定および
診断制御方式のブロック構成図。 第２図はその初期設定プログラムのフローチャー１−０ 第３図はその診断プログラムのフローチャート。 第４図はその初期設定プログラムのコーディングを示す
図。 第５図はその診断プログラムのコーディングを示す図。 １・・・主記憶装置、２．８．１０．１２・・・選択回
路、３・・・命令バッファ、４・・・命令レジスタ、５
・・・デコーダ、６・・・演算制御回路、７・・・汎用
レジスタ、９・・・初期命令コードレジスタ、１１・・
・アドレスレジスタ、１３・・・命令バッファアドレス
アレイ、１４・・・メモリリクエスト制御回路、１５・
・・命令へソファキャンセル無効制御回路、１６・・・
命令取出し制御回路、２０・・・サービスプロセッサ、
２Ｉ・・・外部記憶装置、β工・・・主記憶リードデー
タ信号、Ｉ２・・・生成アドレス信号、β３・・・命令
バッファアドレス信号、β１・・・メモリリクエストア
ドレス信号、１５・・・主記憶アクセス信号、Ｉ６・・
・命令スタート指示信号、２了・・・主記憶アドレス信
号、Ｉ２８・・・主記憶ライトデータ信号、Ｉ１９・・
・リクエスト信号、１１ｏ・・・リプライ信号、β１１
・・・アドレスアレイ制御信号、７！１２・・・リクエ
ストエンド信号、４１３・・・命令バッファキャンセル
無効制御信号、６１４・・・命令開始指示信号、Ｉ！、
２ｏ・・・データバス、７！２１・・・命令バンファデ
ーク信号、１２２・・・初期命令コードデータ信号、β
２３・・・命令バッファアドレスアレイデータ信号、β
２４・・・選択回路制御信号、７！２５・・・命令バッ
ファキャンセル無効信号、！！２Ｇ・・・主記憶装置初
期化信号。 特許出願人　日本電気株式会社　− 代理人　弁理士　井　出　直　孝 泥２［２ ；￥１３　ロ 兄５（２１

Claims (1)

【特許請求の範囲】
1. （１）主記憶装置と、 この主記憶装置より読出された複数の命令語を格納する
   命令バッファと、 この命令バッファのアドレスを保持するアドレスレジス
   タと、 前記命令バッファから読出された命令語を保持する命令
   レジスタと、 この命令レジスタに保持されている命令語のオペレーシ
   ョンコードを解読するデコーダと、前記命令バッファに
   格納された命令の取出し開始を指示する命令開始指示手
   段と を備え、 この命令開始指示手段により命令取出し開始指示が送出
   されると、前記命令バッファより前記アドレスレジスタ
   に従って前記命令レジスタに命令を読出し、前記デコー
   ダにより命令を解読して順次命令を実行するように構成
   された情報処理装置の初期設定および診断制御方式にお
   いて、前記主記憶装置の初期設定動作および診断動作を
   実施するための複数の命令語をあらかじめ記憶させてお
   く外部記憶装置と、 前記命令バッファに前記外部記憶装置に記憶された複数
   の命令語を格納する格納制御手段とを備え、 この格納制御手段により前記バッファに格納された複数
   の命令語をあらかじめ設定される前記アドレスレジスタ
   の内容に従い前記命令開始指示手段により実行するよう
   に構成されたことを特徴とする情報処理装置の初期設定
   および診断制御方式。