JPS6012804A - 安定正弦波発生器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、正弦波発生器に関し、更に詳細にはデジタル
手段による周波数及び振幅の安定した正弦波の発生に関
する。

制御分野に用いられる装置の多くは、非常に精度の高い
周波数及び振幅を有する基準波形の発生を必要とする。

正弦波発生器により発生される出力信号は周波数あるい
は振幅のドリフトを受け易く、精密測定に用いられた場
合には誤った制御信号により装置の動作に影響が出るこ
とがある。精度の高い正弦発生器は構造が非常に複雑で
コストが高くなる傾向がある。

本発明は、デジタル技術を用いて周波数及び振幅が正確
に制御できる、構成が比較的簡単で低廉な正弦波発生器
を提供する。

本発明はまた、互いに位相が正確に制御できる２または
それ以上の正確な正弦波が必要な装置に利用できる。

従って、本発明の安定正弦波発生器は、安定なりロック
パルス発生源と、前記クロックパルスに応答してカウン
トしたパルスを示す出力を発生するカウンタ手段と、所
定パターンのバイナリ・デジットを蓄積するための複数
の記憶場所を有し前記カウンタ手段に接続され前記クロ
ックパルスによる前記カウンタ手段の歩進に応答して連
続する記憶場所に記憶されているバイナリ・デジットを
出力するメモリ手段と、前記クロックパルスに応答して
前記メモリ手段から読み出したバイナリ・デジットをサ
ンプルしそのバイナリ・デジットのパターンを対応する
パルス波形に変換する手段と、前記パルス波形を受信し
ろ波してその基本周波数正弦波を発生するフィルタ手段
とより成ることを特徴とする。

発生器は水晶発振器のような超安定源からクロックパル
スを提供する手段を含む。バイナリカウンタは、クロッ
クパルスに応答しそのカウントに応じた出力を発生する
。ＲＯＭのようなメモリ手段は、バイナリ・デジットの
所定パターンを前記カウント手段によりアドレス可能な
複数の記憶場所へ蓄積しそれから読み出す働きをする。

読み出したバイナリやデジットをサンプルする手段は、
クロックパルスの制御の下に、そのパターンを対応する
パルス波形へ変換し、その波形がフィルタを通過すると
基本周波数正弦波が得られる。

以下、添付図面を参照して、本発明の実施例を詳細に説
明する。

非常に精度の高い比較的低い周波数の正弦波信号を必要
とする装置には種々のものがあるが、本発明装置は第１
図に示す典型的な制御装置に利用できる。被制御対象１
０の位置は位置制御回路あるいは装置１２により正確に
制御されるが、位置制御回路は被制御対象１０に正確な
コマンドを与えるためにその正確な位置を知る必要があ
る。従って位置センサがかかる位置信号を発生すべく被
制御対象に作動的に関連せしめられるが、第１図の例で
はかかる機能は線形可変差動変圧器（ＬＶＤｒ）１４に
より達成される。

第１図の基本的な構成は種々の制御装置を代表的に表わ
したものである。その−例として、ＬＶＤＴ装置が広く
用いられているタービン／）３．電機の分野では、蒸気
のような作動流体の流量が１または２以上の弁で制御さ
れ、その弁の正確な位置が正確な制御を行なうために必
要とされる。

典型的なＬＶＤＴ装置１４を第２図において詳細に示す
。かかる装置は、基本的には、磁性材料で構成した中心
コア２１とそのコアに捲回した一次巻線Ｐ及び２つの二
次巻線Ｓ１及びＳ２より成るＬＶＤＴ２０を含む。゛コ
ア２２は制御される弁のような可動部材に機械的に結合
され、３つの巻線に関して矢印の方向に運動することが
可能である。ＬＶＤＴ励起回路２４は一次巻線Ｐへ比較
的低い周波数の正弦波励起信号を与え、装置のかかる構
成により二次１巻線Ｓ１及びＳ２へ誘導された電圧はコ
アがその中心位置にある時は大きさは等しいが方向が逆
となる。二次電圧が送られる復調回路２６は二次信号を
比較して弁の位置を示す位置信号を発生し、この信号は
制御／あるいは表示のための用いられる。

コア２２はその機械的結合のため弁が動作すると変位し
て、二次巻線Ｓｌ及びＳ２により得られる二次信号に不
平衡状態を生せしめる。信号不平衡の大きさはコア２２
の相対的位置に関係があり従って制御される弁の相対位
置の関数であって、その位置信号の精度はＬＶＤＴ励起
回路２４により得られる正弦波励起信号の安定性に直接
関係がある。第３図は、安定した周波数及び振幅を有す
る励起正弦波信号を与えＬＶＤＴ励起回路として働く正
弦波発生器を示す。

第３図の正弦波発生器はデジタル技術を使用し、アドレ
ス可能な複数の記憶場所にバイナリ・デジット（ｌまた
は０）を蓄積するメモリ手段を含む。この働きをするに
適当なメモリ手段の一例としてはプログラム可能な読み
出し専用メモリ（ＦＲＯＭ）３０のような読み出し専用
メモリ（ＲＯＭ）があり、その種々の記憶場所はカウン
タ３２の出力ビツトパターンによりアドレスされる。

カウンタ３２は、水晶発振器３４である非常に安定した
高周波数信号源から得られる入力パルスによりインクリ
メントされる０周波数が所望の目的に比較して高すぎる
場合には、分周カウンタ３６を用いてもよい。３４のよ
うな水晶発振器の水晶は比較的安く、所望の比較的高い
周波数の信号を発生するように製作されており、その精
度は典型的には２０年間使用する間１００万分の２０で
ある。

分周カウンタ３６の出力はクロックパルスであり、そめ
パルスはカウンタ３２だけでなくシンクロナイザ４０へ
も送られる。シンクロナイザ４０はまたライン４２上で
ＦＲＯＭ３０の出力を受信する。シンクロナイザ４゜は
、ライン４６上の入力クロックパルスを介してライン４
２上の久方をサンプルしそれを出力ライン４４上におい
てボールドするＤ型フリップフロップであってもよい。

カウンタ３２及びシンクロナイザ４ｏが共に入力クロ７
クパルスの圧方向変位時に作動されると仮定すると、イ
ンバータ４８を設けてシンクロナイザ４ｏがＦＲＯＭの
特定の記憶場所がアドレスされた後に限り（かかるアド
レス時ではなく）そのＦＲＯＭの出方を読み取るように
する。

以下において説明するように、ある特定の所定ビットパ
ターンがＦＲＯＭ３０へ蓄積されている。−例として、
ＰＲ’０Ｍ３０がＩＫＸ４　ＦＲＯＭであると仮定しよ
う。これは、ＦＲＯＭがワード長４ビットの１０００個
のデジタルワードを記憶できることを意味する。第３図
の実施例では、所定のビットパターン蓄積のために各デ
ジタルワードの中の唯１つのビット記憶場所が利用され
る。たとえば１０２４のデジタルワードの各々の最初の
ビット記憶場所を−まとめにして用いてそのビットパタ
ーンを蓄積する。

１０２４個のアドレス可能な記憶場所があるため、カウ
ンタ３２としては、その１０個の出力ラインがそれぞれ
１０個のＦＲＯＭ入力ＡＯ〜Ａ９へ接続されたバイナリ
カウンタを用いる。かくして、周知の態様で、カウンタ
３２のバイナリ出力はクロックパルスが受信される度毎
に変化して、ＦＲＯＭ３０に連続的に蓄積されているバ
イナリビットをアドレスしその読み出しを行なう。

シンクロナイザ４０は、ＦＲＯＭ３０から出力されたビ
ットを、ＦＲＯＭからの１または０の値が安定した時ラ
イン４６上のクロックパルスにより決定される正確な時
点において読み出しを行なう。従ってライン４４上のシ
ンクロナイザ出力は、ＦＲＯＭ３０に蓄積されたｌと０
のビットパターンから得られる連続したパルス波形であ
る。

ライン４４上の連続するパルス波形は、所望の正弦波出
力を得るためのものであるが、典型的なシンクロナイザ
の出力電圧レベルは変化することがある。その変化は僅
かなものであるが、それが正弦波出力信号の振幅に影響
を与え、前述したように周波数及び振幅の両方において
非常に安定であることが必要とされる正弦波出力信号の
振幅に影響を与えることがある。従って、振幅を安定さ
せるためにレベルシフト回路５０を設ける。ライン４４
上のパルス波形が高いレベルにある時は、非常に正確な
基準電圧５２により決定されるｍ　１　（１）　電圧レ
ベルシフトする。ライン４４上のパルス波形が低いレベ
ルにある時は、アース電位のような第２の電圧レベルに
シフトしそのレベルに維持する。レベルシフト回路５０
のライン５４上のパルス波形はキャノくシタ５８により
その直流成分を除去して／くンドパスフィルタ５８へ送
られ、その出力ライン６０上にＬＶＤＴ２０を励起する
ため所望の正弦波が得られる。

動作について説明するにつき、−例として１０００ヘル
ツの低い周波数の正弦波が所望され、ＦＲＯＭ３０が１
０２４ビツトの記憶容量を持つと仮定する。第４Ａ図を
参照して、波形７０は周期Ｔの方形波を示す、１０００
ヘルツの信号では周期Ｔは１ミリ秒に等しい、波形７０
をフーリエ解析すると、それがある特定の振幅と１００
０ヘルツの周波数を有する基本正弦波と、振幅が連続的
に減少する複数の奇数高調波より成ることがわかる。か
くして、周知のように、波形７０が中心周波数１０００
ヘルツのバンドパスフィルタに送ると、その出力にはｔ
ｏｏｏヘルツの正弦波信号が得られる。第３高調波のう
ちいくらかがバンドパスフィルタを通過するため、正弦
波は完全に滑らかでなく問題のリップルが重畳されてい
る。

その第３高調波（及び他の少数倍高調波）の影響を減少
するために、第４Ａ図の波形７０はその波形の９０°セ
グメントに毎に１つまたは２以上の“ノツチ″を含むよ
うに変形することが知られている。即ち、その波形は周
期的な位置において、以前に高いレベルにあったところ
は短い所定時間周期の間低いレベルに、また低いレベル
にあったところは短い所定時間周期の間高いレベルへ、
第４Ａ図のノツチを含んだ波形７０′により示されるよ
うに変形される。

例えば、１０００ヘルツの正弦波が所望され、１０２４
の記憶場所を有するＦＲＯＭが利用できるものと仮定す
る。ＮがＦＲＯＭの記憶場所数であり、ｆｓが正弦波の
基本周波数であり、ｆｃがクロック周波数であるとする
と、Ｎｆｓ＝ｆｃとなることが証明できる。以上の関係
より、この例の場合はｆｃは１．０２４メガヘルツと決
まる。第４Ｂ図に示したのと多少似たノツチ付きの方形
波がＦＲＯＭ３０へ記憶されている。更に詳しく言うと
、９０°のセグメント毎に９個のノツチを有する基本的
な方形波が選択され、それは１０２４のデ、イスクリー
トな高いあるいは低いイｆ１へ分解されて、その各々の
値が１あるいは０として１０２４個のアドレスｏｆ能な
ＦＲＯＭ記憶場所の１つに記憶されている。１あるいは
０のビット値及びそれらに対応する記憶場所を第５図に
おいて１６進コードで示した。該図において、最上部は
最初の９０°の記憶場所を示し、残りの横列はそれぞれ
それに続＜９０’のセグメントを表わした。

その表示を詳細に検討すると、鷺れは最初の半分では９
０°を中心としてまた次の半分では２７０６を中心とし
て対称であることがわかる。更に、θ〜１８０°の最初
の半分は１８０〜３６０°の後半部分と鏡像関係にある
。記憶場所の１００は９０°に、２００は１８００に、
３００は２７０°にそして０００は０あるいは３６０°
に対応する。

０００から始まるＦＲＯＭの連続する記憶位置には、１
２のバイナリ“Ｉ　ＩＴが記憶されている。続いて、記
憶場所００Ｃから始まって１０（Ｉの連続する“０”が
記憶されている。その後、記憶場所０１６から始まって
１３個の連続する“ｌ”が蓄積され、さらに０２３に始
まって９個の“０”が記憶されている。パターンは９０
°へ到達するまでｌが順次増え０が順次減るように続き
、その後記憶場所２００へ至るまでその反対のパターン
が続く。

かくして、分周回路３６から負方向のクロックパルスが
受信される度毎にカウンタ３２はＰＲＯＭの記憶場所を
次々にインクリメントし、正方向のパルスが得られる度
毎にシンクロナイザ４０はそのアドレスされた記憶場所
の内容をライン４４へ送って連続的なパルス波形を発生
させ、そのパルス波形の電圧レベルがシフトされる。第
６Ａ図の波形８０は、０ポルトの低いレベルと、変化し
ないｌＯポルトの高いレベルとの間を変化するライン５
４上の波形を表わす、キャパシタ５８によるレベルシフ
ト及びバンドパスフィルタ５６によるろ波を受けた後に
おいて、ライン６０上に得られる正弦波出力を第６Ｂ図
の波形８２で示す。ＦＲＯＭ３０の内容は対応するｌサ
イクルの正弦波へ変換され、そのプロセスは連続的に繰
返されて、その結果周波数だけでなく振幅の点において
も超安定的な連続する正弦波が得られる。

第７図は第３図のＦＲＯＭ３０の記憶場所を示す。１０
２４個のワードがあり、各ワードはＢｌ−Ｂ４の４つの
ビットより成って、第３図の実施例では１０２４個のワ
ードの各々の唯１個のビット位置がノツチ付きの方形波
の対応ビットパターン蓄積のために利用されることがわ
かる。カウンタ３２により１０２４個のワードを次々に
アドレスすると、記憶場所Ｂ１の１または０の蓄積ビッ
トが出力０１へ次々に出力される。

第８図は、Ｎ個のワードを有するＦＲＯＭの更に一般的
なケースを示し、その各ワードはビット記憶場所Ｂｌ”
Ｂｎに蓄積されるｎ個のビットより成る。出力Ｏ１〜Ｏ
ｎは、特定のワードがアドレスされた時Ｂ１〜Ｂｎにそ
れぞれ蓄積されたビットを送るために設けられている。

第３図のように１つのビット記憶場所と１つの出力を用
いるか、あるいは２つあるいはそれ以上のビット記憶場
所とそれらに対応する出力を用いて１つまたは２以上の
正弦波を発生するようにしてもよい。多数のビット記憶
場所を用いて単一の正弦波を発生する方法については、
波形ビットパターンの最初の半分をビット位置Ｂｌへ蓄
積し、第２の半分をビット位置Ｂ２へ記憶してもよい。

スイッチを設けてＯｌの出力をシンクロナイザへ送り、
全ての記憶場所がアドレスされると０２の出力をシンク
ロナイザヘスイッチする。このようにして、１つの波形
を表わすビット位置の数を２倍にして精度を向上させる
か、あるいは同じ精度を得るためにより小型のＦＲＯＭ
を利用することも可能である。　多数の正弦波を発生す
る方法については、特定の正弦波のビットパターンをビ
ット位置Ｂ１へ蓄積し、同一のビットパターンを１また
は２以上の他のビット位置へ、しかしながら第１のパタ
ーンに関して所定のワード数だけずらして記憶させるこ
ともできる。このようにすると２またはそれ以上の同一
の正弦波が発生され、それらはそれぞれ同一の周波数を
有するが位相において互いに異なる。

かかる装置の一例を第９図に示す。

第９図の構成は、ＦＲＯＭへ更に２つの出力０２及び０
３を加え、プライム符号及びダブルプライム符号で示す
ようにシンクロナイザ、レベルシフト回路及びフィルタ
より成る信号処理チャネルを更に２つふやした点を除い
て第３図のものと同一である。ＦＲＯＭ３゜０へ情報が
如何に蓄積されるかに依存して、バンドパスフィルタ５
６．５６　’　５６　”は、互いに何ら特定の位相関係
を有さすそれぞれ異なる仕事に用いられる３つの１００
ヘルツの正弦波を発生することができる。あるいは、前
述したように、正弦波が互いにある所定の位相関係を有
するようにビットパターンを蓄積することもできる。

更に別の構成では、２つの出力に互いに９０°位相が異
なる正弦波が得られるように用いて、同−位相及び直角
位相信号処理装置に広く用いられる正弦及び余弦波を提
供するこトモ可能で１６．１０２４Ｘ４　ＰＲＯＭ（７
）特定の例では、正弦波のビットノくターンは第１のワ
ードから始めてビット位置Ｂ１へ蓄積される。同一ビッ
トパターンを２５６番目のワード位置から始めて（それ
からひとまわりし２５５番目の位置で終わる）ビー／　
）位置Ｂ２へ蓄積する。

従って、ＦＲＯＭのようなデジタルメモリ手段にビット
パターンを蓄積し、そのビット記憶場所の内容を非常に
正確なりロック周波数パルスにより読み出して、その同
一の正確なりロック周波数制御の下に、連続するノくル
ス波形へ変換することにより、そのピットノくターンか
ら正弦波を得ることができる正弦波発生器について説明
した。ノくルス波形に何らかの所望されない電圧レベル
変動が生じた場合、それはその電圧レベルを非常な正確
な電圧レベルヘシフトすることにより除去され、その後
ろ波されて基本の周波数が得られる。

蓄積したビットパターンはノツチ付き方形波を表わし、
基本周波数に近い奇数高調波の影響が減少し、バンドパ
スフィルタの構成要素の任意のものに僅かな変化が生じ
ても所望される基本周波数信号には認識できる影響が生
じないようにされる。

使用するメモリ装置の大きさに依存して、ｌまたは２以
上の、更に別の周波数及び振幅の安定した正弦波を得る
ことができ、またそれらの間に所定の位相関係を持たせ
ることも可能である。

【図面の簡単な説明】

第１図は、典型的な制御装置のブロック図である。 第２図は、位置センサの一例を示すブロック図である。 第３図は、本発明の一実施例のブロック図である。 第４Ａ図は基本的な方形波信号を示し、第４Ｂ図はその
信号の１つの変形例を示す。 第５図は、第３図のＦＲＯＭの種々のアドレスにおける
バイナリ情報の蓄積を説明する図である。 第６Ａ図及び６Ｂ図は、第３図の回路の２つの異なる点
における波形を示す。 第７図及び８図は、ＦＲＯＭにおけるバイナリ情報の蓄
積及び読み出しを説明するための図である。 第９図は、互いに特定の位相関係を有する複数の信号を
得るための本発明の他の実施例を示すブロック図である
。 １０・・・・被制御対象 １２・・・・位置制御回路 １４、２５・・・ΦＬＶＤＴ ２４・・・・ＬＶＤＴ励起回路 ２６・・・・復調回路 ３２・・・・カウンタ ３４・・・・水晶発振器 ４０．４０　’　、　４０″・・・・シンクロナイザ５
０．５０　’　、　５０”・・・・レベルシフト回路５
２．５２　’　、　５２”・・・・基準電圧回路５８．
５６　’　、　５Ｂ”・拳壷拳バンドパスフィルりＦＩ
Ｇ、　４ ＦＩＧ、７　ＦＩＧ、　８

Claims (1)

1. 【特許請求の範囲】 ■、安定なりロックパルス発生源と、前記クロックパル
   スに応答してカウントしたパルスを示す出力を発生する
   カウンタ手段と、所定パターンのバイナリ・デジットを
   蓄積するための複数の記憶場所を有し前記カウンタ手段
   に接続され前記クロックパルスによる前記カウンタ手段
   の歩進に応答して連続する記憶場所に記憶されているバ
   イナリ拳デジットを出力するメモリ手段と、前記クロッ
   クパルスに応答して前記メモリ手段から読み出したバイ
   ナリ・デジットをサンプルしそのバイナリ番デジットの
   パターンを対応するパルス波形に変換する手段と、前記
   パルス波形を受信しろ波してその基本周波数正弦波を発
   生するフィルタ手段とより成ることを特徴とする安定正
   弦波発生器。 ２、前記メモリ手段には少なくとも１つの他の所定パタ
   ーンのバイナリ・デジットが蓄積され、更に前記クロッ
   クパルスに応答して前記他のパターンのバイナリ拳デジ
   ットをサンプルしそれに対応するパルス波形へ変換する
   別の手段と、前記後者のパルス波形を受信しろ波してそ
   の基本周波数正弦波成分を発生する別のフィルタ手段と
   を具備して成ることを特徴とする前記第１項記載の正弦
   波発生器。 ３、前記所定パターンのバイナリ・デジットは、それら
   により発生される正弦波が互いに所定の位相関係を持つ
   ように選択されていることを特徴とする前記第２項記載
   の正弦波発生器。 ４、前記正弦波のうち２つのものの間の前記位相関係は
   互いに９０°離れた関係であり、そのため正弦波と余弦
   波が得られることを特徴とする第３項記載の正弦波発生
   器。 ５、バイナリやデジットをサンプルする前記手段は少な
   くとも第１及び第２の入力ラインと出力ラインとを有す
   るシンクロナイザを含み、前記第１の入力ラインは前記
   メモリ手段のバイナリ・デジット出力を受信するよう接
   続され、前記第２の入力ラインは前記クロックパルスを
   受信して前記第１の入力ライン上のバイナリ・デジット
   の値を前記出力ラインへ伝達するよう接続され、前記出
   力ラインは安定な基準電圧源に接続されて前記出力ライ
   ン上の電圧を所定の１１１より高い時は前記基準電圧の
   （ｌ／ｉヘシフトすることを特徴とする前記第１〜４項
   のうち任意の１項に記載した正弦波発生器。 ５Ｇ、前゛記安定なりロックパルス源は高周波数水晶発
   振器を含むことを特徴とする前記第１〜５項のうち任意
   の１項に記載した正弦発生器。 ７、前記水晶発振器にはその高周波出力を所定の低い周
   波数へ減少するよう接続された分周回路が設けられてい
   ることを特徴とする前記第６項記載の正弦波発生器。 ８、前記所定の低周波数はｆｃ、アドレス可能な記憶場
   所数はＮ、ｆｓ＝ｆｃ／Ｎ、ｆｓは所望の正弦波信号の
   周波数であることを特徴とする前記第７項記載の正弦波
   発生器。 ９、前記メモリ手段から読み出されたバイナリ・デジッ
   トはそれが蓄積されていた記憶場所がアドレスされた後
   であってそのアドレス時ではない時にのみサンプルされ
   るように働く回路手段を共備して成る前記第１〜８ダ１
   のうち任意のｌ　ＪＪ目と記載にした１１５弦発生器。 １０、前記メモリ手段は各々が前記カウンタ手段の特定
   の出力カウントによりアドレス可能な複数のマルチビッ
   ト・ワードの記憶場所を含むＲＯＭであり、前記ＲＯＭ
   はまたアドレスされるワードの前記ビットの各々に対し
   て別個の出力を有することを有することを特徴とする前
   記第１〜９項のうち任意の１項に記載した正弦波発生器
   。 １１、前記所定パターンのバイナリ・デジットは前記複
   数のワードの唯１つのビット記憶場所へ蓄積され、その
   ビット記憶場所に関連する出力だけが前記サンプル手段
   へ出力されることを特徴とする前記第１θ項記載の正弦
   波発生器。 １２、正弦波を発生するための所定のパターンが前記ビ
   ット記憶場所の２以上の場所に記憶され、複数の所定パ
   ターンが前記ビット記憶場所のそれぞれの１つに記憶さ
   れ、複数の対応出力が複数の正弦波を発生するために用
   いられることを特徴とする前記＄１０または１１項記載
   の正弦波発生器。