JPS60128549A - バックアップ電源用コンデンサ付不揮発性ｒａｍ - Google Patents
バックアップ電源用コンデンサ付不揮発性ｒａｍInfo
- Publication number
- JPS60128549A JPS60128549A JP58237575A JP23757583A JPS60128549A JP S60128549 A JPS60128549 A JP S60128549A JP 58237575 A JP58237575 A JP 58237575A JP 23757583 A JP23757583 A JP 23757583A JP S60128549 A JPS60128549 A JP S60128549A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- electronic circuit
- supply voltage
- internal electronic
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operations
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1441—Resetting or repowering
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ＲＡＭと、電気的に書換可能な不揮発性メモ
リを組み合わせた不揮発性ＲＡＭに関するものである。
リを組み合わせた不揮発性ＲＡＭに関するものである。
従来の不揮発性ＲＡＭは、ＲＡＭ領域内のデータを不揮
発性メモリ領域に転送する場合に、転送を指令する制御
信号を制御端子に印加して行なうため、電源電圧降下や
瞬時の停電等のような電源異常時に、ＲＡＭ、ｌｉ域内
のデータを保膿すべく不揮発性メモリ領域に転送したい
場合、チンフ゛外部に電源電圧の異常を検知して、転送
制御信号を発生させる回路を必要とするうえ、転送を完
了するまでの１０１間、不揮発性ＲＡＭの内部電子回路
に、正しく転送が行なえる電力を供給し続けなければな
らず、これらのことを実際に実現することは、難しいと
いう欠点があった。
発性メモリ領域に転送する場合に、転送を指令する制御
信号を制御端子に印加して行なうため、電源電圧降下や
瞬時の停電等のような電源異常時に、ＲＡＭ、ｌｉ域内
のデータを保膿すべく不揮発性メモリ領域に転送したい
場合、チンフ゛外部に電源電圧の異常を検知して、転送
制御信号を発生させる回路を必要とするうえ、転送を完
了するまでの１０１間、不揮発性ＲＡＭの内部電子回路
に、正しく転送が行なえる電力を供給し続けなければな
らず、これらのことを実際に実現することは、難しいと
いう欠点があった。
本発明は、これらの欠点を解決するため、チンツブに内
蔵されたＭＱＳ）ランジスタにより構成される複数のス
イッチ及び電源電圧の変化を検知する回路と、チップに
外付けされたコンデンサにより電源電圧があらかじめ定
められた一定のレベルまで降下するのを検出して、自動
的にＲＡＭ領域内のデータを不揮発性メモ’Ｊ ｔＡ域
へ転送するもので、従来難しかったｔｔｉ異常時のメモ
リ内容の保獲が簡単に行なネるもので、以下図面に基づ
いて本発明の詳細な説明する。
蔵されたＭＱＳ）ランジスタにより構成される複数のス
イッチ及び電源電圧の変化を検知する回路と、チップに
外付けされたコンデンサにより電源電圧があらかじめ定
められた一定のレベルまで降下するのを検出して、自動
的にＲＡＭ領域内のデータを不揮発性メモ’Ｊ ｔＡ域
へ転送するもので、従来難しかったｔｔｉ異常時のメモ
リ内容の保獲が簡単に行なネるもので、以下図面に基づ
いて本発明の詳細な説明する。
第１図は、本発明の実施例であって、１は電源端子、２
はＲＡＭと不揮発性メモリ及び、それらの周辺回路から
成る内部電子回路３は外付コンデンサ端子であり、ｓｗ
ａは電源端子１と外付コンデンサ端子５間に接続された
ＭＯ８Ｉ−ランジスタによるスイッチ、ｓｗｂは内部電
子回路２と外付コンデンサ端子５間に接続されたＭＱＳ
）ランジスタによるスイッチ、ｓｗｃは電源端子１と
内部電子回路２間に接続されたＭＯＳトランジスタによ
るスイッチであり、以上三つのスイッチｓｗａ、 ｓｗ
ｂとｓｗｃとを電源電圧の変化に応じて制御することに
より、ＲＡＭ領域のデータを不揮発性メモリ領域へ転送
する。
はＲＡＭと不揮発性メモリ及び、それらの周辺回路から
成る内部電子回路３は外付コンデンサ端子であり、ｓｗ
ａは電源端子１と外付コンデンサ端子５間に接続された
ＭＯ８Ｉ−ランジスタによるスイッチ、ｓｗｂは内部電
子回路２と外付コンデンサ端子５間に接続されたＭＱＳ
）ランジスタによるスイッチ、ｓｗｃは電源端子１と
内部電子回路２間に接続されたＭＯＳトランジスタによ
るスイッチであり、以上三つのスイッチｓｗａ、 ｓｗ
ｂとｓｗｃとを電源電圧の変化に応じて制御することに
より、ＲＡＭ領域のデータを不揮発性メモリ領域へ転送
する。
第２図は、電源電圧の変化に対しての３つのスイッチｓ
ｗａ、 ｓｗｂとθｗｅとの動作状態を示すものであシ
、まず電源を投入するとスイッチ８ｗｅがオンし、内部
電子回路２へ電源を供給すると共に、内部電子回路２＃
′ｉａ）らかじめ決められた初期状態に設定される。次
に電源電圧が上昇し電圧値Ｂｉｌを越えるとスイッチｅ
ｗａ がオンし、外付したコンデンサ４へ電荷を送９元
電を開始させる。さらに電の電圧が上昇し、正常に動作
する電圧に達すると通常のＲＡＭ動作が可能となシ、こ
の通常動作中に外付コンデンサへの光電を完了する。そ
の後、′ＦＰＬ源電圧が降下し電圧値Ｅｉ１よシ低くな
った時点で、スイッチｓｗａｉＪ−オフし、コンデンサ
に貯えた電荷を逃がさない様にする。さらに、電源電圧
が降下し電圧値Ｅｉ２より低くなった時点で、スイッチ
ＳＷＣがオフすると共にスイッチｓｗｂがオンし、コン
デンサに貯えた電荷によって内部電子回路２はＲＡ ｙ
ｔ Ｍ域２ａから不揮発性メモリ２ｂへのデータの転送
を行なう。このデータの転送は、内部電子回路自身がメ
モリに要求されるタイミングパルスを発生し完了する。
ｗａ、 ｓｗｂとθｗｅとの動作状態を示すものであシ
、まず電源を投入するとスイッチ８ｗｅがオンし、内部
電子回路２へ電源を供給すると共に、内部電子回路２＃
′ｉａ）らかじめ決められた初期状態に設定される。次
に電源電圧が上昇し電圧値Ｂｉｌを越えるとスイッチｅ
ｗａ がオンし、外付したコンデンサ４へ電荷を送９元
電を開始させる。さらに電の電圧が上昇し、正常に動作
する電圧に達すると通常のＲＡＭ動作が可能となシ、こ
の通常動作中に外付コンデンサへの光電を完了する。そ
の後、′ＦＰＬ源電圧が降下し電圧値Ｅｉ１よシ低くな
った時点で、スイッチｓｗａｉＪ−オフし、コンデンサ
に貯えた電荷を逃がさない様にする。さらに、電源電圧
が降下し電圧値Ｅｉ２より低くなった時点で、スイッチ
ＳＷＣがオフすると共にスイッチｓｗｂがオンし、コン
デンサに貯えた電荷によって内部電子回路２はＲＡ ｙ
ｔ Ｍ域２ａから不揮発性メモリ２ｂへのデータの転送
を行なう。このデータの転送は、内部電子回路自身がメ
モリに要求されるタイミングパルスを発生し完了する。
転送が終了するとスイッチＳＷＣは、再びオンする。
かくして、側らかの原因で電源電圧が降下した場合、外
部に何ら電子回路を付加せず、コンデンサ端子６に規定
の容量のコンデンサを接続するだけで、自動的ＫＲＡＭ
領域から不揮発性メモリ領域へのデータ転送が行なわれ
、メモリの内容を消失することが防げるという利点があ
る。
部に何ら電子回路を付加せず、コンデンサ端子６に規定
の容量のコンデンサを接続するだけで、自動的ＫＲＡＭ
領域から不揮発性メモリ領域へのデータ転送が行なわれ
、メモリの内容を消失することが防げるという利点があ
る。
また、何らかの都合で、オートストアを行ないたくない
場合如おいては、オートストアを禁止する制御端子（図
示せず）を有しておｌ）シ、この制御端子を電源電圧の
二値電位のいずれが一方に固定しておくことにより、オ
ートストア動作を有さない不揮発性ＲＡＭと容易に置き
換え可能であるという利点がある。
場合如おいては、オートストアを禁止する制御端子（図
示せず）を有しておｌ）シ、この制御端子を電源電圧の
二値電位のいずれが一方に固定しておくことにより、オ
ートストア動作を有さない不揮発性ＲＡＭと容易に置き
換え可能であるという利点がある。
さらに第１図に示した内部電子回路及びスイッチの接続
構成においては、通常のＲＡＭ動作時は内部電子回路２
は、電源端子１がらスイッチθｗｅを導通させて電流を
供給されているが、ＲＡＭの動作速度が速くなシ、よシ
多くの電流を内部電子回路２が消費する様な場合、電流
容量を増やすべくスイッチＳＷＣを構成するＭＯＳトラ
ンジスタの面積を大きくしなければならず、集積度を下
げ不利である。そこで、第６図に示す様に、内部電子回
路のうちオートストア動作時には電源を供給しｌくても
よい部分２′を直接電源端子１に接続しておくことによ
シ、スイッチｏｗｅを小さくすることができ、しかも、
オートストア時には、内部電子回路のうちオートストア
に無関係な部分２′に対し、外付やコンデンサ４に貯え
た電荷を消費させずに済むので、コンデンサ４の容量も
小さくて済み、回路実装上有利である。
構成においては、通常のＲＡＭ動作時は内部電子回路２
は、電源端子１がらスイッチθｗｅを導通させて電流を
供給されているが、ＲＡＭの動作速度が速くなシ、よシ
多くの電流を内部電子回路２が消費する様な場合、電流
容量を増やすべくスイッチＳＷＣを構成するＭＯＳトラ
ンジスタの面積を大きくしなければならず、集積度を下
げ不利である。そこで、第６図に示す様に、内部電子回
路のうちオートストア動作時には電源を供給しｌくても
よい部分２′を直接電源端子１に接続しておくことによ
シ、スイッチｏｗｅを小さくすることができ、しかも、
オートストア時には、内部電子回路のうちオートストア
に無関係な部分２′に対し、外付やコンデンサ４に貯え
た電荷を消費させずに済むので、コンデンサ４の容量も
小さくて済み、回路実装上有利である。
オートストアにより不揮発性メモリ内に貯えられたデー
タは、電源投入時あるいは瞬時の停電後の回復後の回ゆ
時に、電源電圧が適正電圧値になるのを検出して、自動
的にＲＡＭに転送することにより、電源異常が発生して
も、電源異常が発生しても、％源異常以前のデータと同
じものがＲＡＭに転送されているので、何ら問題なくＲ
ＡＭの動作を続行できるという効果を有する。
タは、電源投入時あるいは瞬時の停電後の回復後の回ゆ
時に、電源電圧が適正電圧値になるのを検出して、自動
的にＲＡＭに転送することにより、電源異常が発生して
も、電源異常が発生しても、％源異常以前のデータと同
じものがＲＡＭに転送されているので、何ら問題なくＲ
ＡＭの動作を続行できるという効果を有する。
第１図は本発明の実施例の回路構成図、紀２図は電源電
圧の変化に利する三つのスイッチの動作を示す図、 第６図は本発明の実施例のもひとつの回路構成図を示す
ものである。 １・・・電源端子、 ２・・・内部電子回路、２ａ・・
・ＲＡＭ ２ｂ・・・不揮発性メモリ、５・・・コンデ
ンサ端子 ４・・・外付コンデンサ、ｓｗａ、ｓｗｔ＋
、ｅｗｃ・−ｘインチ、２′・・・内部電子回路の一部
。 以 上 出願人 セイコー電子工業株式会社
圧の変化に利する三つのスイッチの動作を示す図、 第６図は本発明の実施例のもひとつの回路構成図を示す
ものである。 １・・・電源端子、 ２・・・内部電子回路、２ａ・・
・ＲＡＭ ２ｂ・・・不揮発性メモリ、５・・・コンデ
ンサ端子 ４・・・外付コンデンサ、ｓｗａ、ｓｗｔ＋
、ｅｗｃ・−ｘインチ、２′・・・内部電子回路の一部
。 以 上 出願人 セイコー電子工業株式会社
Claims (2)
- （１）半導体集積回路チップ内で、ＲＡＭと、そのビッ
ト毎に１対１で組み込まれた電気的に書換可能な不揮発
性メモリから成る集積回路において、電源電圧降下おる
いは電源オフ時に、チップ外部に設けられたコンデンサ
及びチップに内蔵されたＭＯＳ ）ランジスタにより構
成される複数個のスイッチによシ、ＲＡＭ領域内のデー
タを不揮発性メモリｔｉｎ域へ転送し、自動的にＲＡＭ
内のデータを不揮発性化することを％微とするオートス
トア機能を有する不揮発性ＲＡ Ｍ。 - （２） 前記複数個のスイッチが、電源端子と外付コン
デンサ端子間に設けられたスイッチと、外付コンデンサ
端子と内部電子回路間に設けられたスイッチと、内部電
子回路と電源端子間に設けられたスイッチであって、検
出された電源電圧の変化によシ前記複数個のスイッチが
あらかじめ設定された複数の電圧範囲に応じて、オン・
オフ制御されることを特徴とする特許請求範囲第１項記
載のオートストア機能を有する不揮発性ＲＡＭ０（３）
前記オートストア機能は、その機能を禁示する制御端
子を電源電圧の二値電位のいずれか一方に固定しておく
ことによシ禁示されることを特徴とする特許請求範囲第
１項あるいは第２項記載のオートストア機能を有する不
揮発性ＲＡＭ０（４） 前記内部電子回路のうちオート
ストア機能の動作をしない部分が、直接電源端子に接続
されていることを特徴とする特許請求範囲第２項あるい
は第５項記載のオートストア機能を有する不揮発性ＲＡ
Ｍ０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58237575A JPS60128549A (ja) | 1983-12-16 | 1983-12-16 | バックアップ電源用コンデンサ付不揮発性ｒａｍ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58237575A JPS60128549A (ja) | 1983-12-16 | 1983-12-16 | バックアップ電源用コンデンサ付不揮発性ｒａｍ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60128549A true JPS60128549A (ja) | 1985-07-09 |
| JPS6351300B2 JPS6351300B2 (ja) | 1988-10-13 |
Family
ID=17017344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58237575A Granted JPS60128549A (ja) | 1983-12-16 | 1983-12-16 | バックアップ電源用コンデンサ付不揮発性ｒａｍ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60128549A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6380649U (ja) * | 1986-11-13 | 1988-05-27 | ||
| JPH07177776A (ja) * | 1994-07-25 | 1995-07-14 | Matsushita Electric Ind Co Ltd | モータ制御装置のパラメータ設定器 |
-
1983
- 1983-12-16 JP JP58237575A patent/JPS60128549A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6380649U (ja) * | 1986-11-13 | 1988-05-27 | ||
| JPH07177776A (ja) * | 1994-07-25 | 1995-07-14 | Matsushita Electric Ind Co Ltd | モータ制御装置のパラメータ設定器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6351300B2 (ja) | 1988-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6201728B1 (en) | Dynamic RAM, semiconductor storage device, and semiconductor integrated circuit device | |
| US5889723A (en) | Standby voltage boosting stage and method for a memory device | |
| US6549474B2 (en) | Method and circuit for regulating the output voltage from a charge pump circuit, and memory device using same | |
| US20180335970A1 (en) | Flash memory storage apparatus | |
| JPH05250870A (ja) | 半導体メモリ装置のリフレッシュタイマ | |
| US6762960B2 (en) | Booster circuit for non-volatile semiconductor memory device | |
| JP2006073165A5 (ja) | ||
| EP0376245A3 (en) | Semiconductors memory device provided with an improved redundant decoder | |
| JPS6297199A (ja) | 不揮発性メモリセルの改良 | |
| KR960006377B1 (ko) | 반도체 메모리장치의 워드라인 로딩 보상 회로 | |
| JP4485637B2 (ja) | 半導体装置及び半導体装置の内部電源生成方法 | |
| US5157270A (en) | Reset signal generating circuit | |
| US4559616A (en) | Fast, non-volatile semiconductor/bubble memory with temperature-compensated magnetic bias field | |
| JPS60128549A (ja) | バックアップ電源用コンデンサ付不揮発性ｒａｍ | |
| US6356488B1 (en) | Bias level generating circuit in a flash memory device | |
| US4447893A (en) | Semiconductor read only memory device | |
| US5881000A (en) | Semiconductor memory device having booster supplying step-up voltage exclusively to output circuit for burst | |
| US5099384A (en) | Relay control system | |
| US7130224B2 (en) | Composite storage circuit and semiconductor device having the same composite storage circuit | |
| US4610003A (en) | Dynamic type semiconductor memory device | |
| EP0709774A1 (en) | Method and circuit for detecting a fault in a clock signal for microprocessor electronic devices including memory elements | |
| EP1104935A1 (en) | An integrated device with trimming elements | |
| US6631467B1 (en) | Microcomputer timing control circuit provided with internal reset signal generator triggered by external reset signal | |
| EP0419117B1 (en) | Wafer-scale semiconductor device having fail-safe circuit | |
| JP5300291B2 (ja) | 半導体システム及びその起動方法 |