JPS60130173A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60130173A JPS60130173A JP58238311A JP23831183A JPS60130173A JP S60130173 A JPS60130173 A JP S60130173A JP 58238311 A JP58238311 A JP 58238311A JP 23831183 A JP23831183 A JP 23831183A JP S60130173 A JPS60130173 A JP S60130173A
- Authority
- JP
- Japan
- Prior art keywords
- nitride film
- silicon nitride
- film
- silicon
- phosphorus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野」
この発明は半導体装置の製造方法に関し、特に微細コン
タクト孔をダメージなしに形成できるパターン加工方法
に関するものである。
タクト孔をダメージなしに形成できるパターン加工方法
に関するものである。
第１図（ａ）〜第１図（Ｃ）は従来の半導体装置の製造
方法を主要製造工程別に順次示す断面図である。
方法を主要製造工程別に順次示す断面図である。
同図において、１はシリコン半導体基板、２はこのシリ
コン半導体基板１上に形成した素子間分離用のフィール
ド酸化膜およびゲート酸化膜、３はこのフィールド酸化
膜およびゲート酸化膜２上に選択的に形成したゲートお
よび配線用の多結晶シリコン膜、４は上記シリコン半導
体基板１上に拡散によシ形成したソースおよびドレイン
領域、５は全面に形成した燐を含んだシリコン酸化膜（
以下ＰＳＧ膜と言う）、６はこのＰＳＧ膜５膜上上真製
版技術を用いてコンタクト孔Ｔを形成する領域以外の部
分に形成した耐エツチング性マスクとしてのフォトレジ
ストパターンである。
コン半導体基板１上に形成した素子間分離用のフィール
ド酸化膜およびゲート酸化膜、３はこのフィールド酸化
膜およびゲート酸化膜２上に選択的に形成したゲートお
よび配線用の多結晶シリコン膜、４は上記シリコン半導
体基板１上に拡散によシ形成したソースおよびドレイン
領域、５は全面に形成した燐を含んだシリコン酸化膜（
以下ＰＳＧ膜と言う）、６はこのＰＳＧ膜５膜上上真製
版技術を用いてコンタクト孔Ｔを形成する領域以外の部
分に形成した耐エツチング性マスクとしてのフォトレジ
ストパターンである。
次に、上記構成による半導体装置の製造工程について説
明する。まず、第１図（ａ）に示すように、シリコン半
導体基板１上に素子間分離用のフィールド酸化膜および
ゲート酸化膜２を形成する。そして、このフィールド酸
化膜およびゲート酸化膜２上にゲートおよび配線用の多
結晶シリコン膜３を選択的に形成する。そして、シリコ
ン半導体基板１の主面にソースおよびドレイン領域４を
拡散形成する。そして、これらの全面に燐を含んだＰＳ
Ｇ膜５を形成する。次に、第１図（ｂ）に示すように、
とのＰＳＧ膜５膜上上真製版技術を用いて、コンタクト
孔Ｉを形成する領域以外の部分に、耐エツチング性マス
クとしてのフォトレジストノくターン６を形成する。そ
して、第１図（ｃ）に示すように弗酸系水溶液または反
応性イオンエツチングなどのドライエツチングによシ、
ＰＳＧ膜５およびゲート酸化膜２をエツチングして、コ
ンタクト孔Ｉを形成する。
明する。まず、第１図（ａ）に示すように、シリコン半
導体基板１上に素子間分離用のフィールド酸化膜および
ゲート酸化膜２を形成する。そして、このフィールド酸
化膜およびゲート酸化膜２上にゲートおよび配線用の多
結晶シリコン膜３を選択的に形成する。そして、シリコ
ン半導体基板１の主面にソースおよびドレイン領域４を
拡散形成する。そして、これらの全面に燐を含んだＰＳ
Ｇ膜５を形成する。次に、第１図（ｂ）に示すように、
とのＰＳＧ膜５膜上上真製版技術を用いて、コンタクト
孔Ｉを形成する領域以外の部分に、耐エツチング性マス
クとしてのフォトレジストノくターン６を形成する。そ
して、第１図（ｃ）に示すように弗酸系水溶液または反
応性イオンエツチングなどのドライエツチングによシ、
ＰＳＧ膜５およびゲート酸化膜２をエツチングして、コ
ンタクト孔Ｉを形成する。
しかしながら、従来の半導体装置の製造方法は弗酸系水
溶液でエツチングした際には等方性のエツチングのため
に、大きなサイドエツチングが生じるので、微細コンタ
クト孔の形成が極めて困難となる。また、反応性イオン
エツチングなどの異方性ドライエツチング方式でエツチ
ングを行なうと、シリコン基板などに大きなダメージを
与え、デバイスの特性を悪化させるなどの欠点があった
。
溶液でエツチングした際には等方性のエツチングのため
に、大きなサイドエツチングが生じるので、微細コンタ
クト孔の形成が極めて困難となる。また、反応性イオン
エツチングなどの異方性ドライエツチング方式でエツチ
ングを行なうと、シリコン基板などに大きなダメージを
与え、デバイスの特性を悪化させるなどの欠点があった
。
したがって、この発明の目的はシリコン窒化膜に燐など
の不純物をイオン注入することで生じる増速酸化技術を
用いて、フォトレジストを注入マスクとして、コンタク
ト孔形成領域に燐を注入し、酸化工程において、コンタ
クト孔部をシリコン酸化膜として、弗酸系水溶液でエツ
チングを行なってもサイドエツチングのない、微細なコ
ンタクト孔の加工形成を可能にする半導体装置の製造方
法を提供するものである。
の不純物をイオン注入することで生じる増速酸化技術を
用いて、フォトレジストを注入マスクとして、コンタク
ト孔形成領域に燐を注入し、酸化工程において、コンタ
クト孔部をシリコン酸化膜として、弗酸系水溶液でエツ
チングを行なってもサイドエツチングのない、微細なコ
ンタクト孔の加工形成を可能にする半導体装置の製造方
法を提供するものである。
このような目的を達成するため、この発明は少なくとも
主面に素子領域を形成した半導体基板上、もしくはこの
半導体基板上のゲート酸化膜およびゲートなどを含む全
表面にシリコン窒化膜を形成する工程と１、このシリコ
ン窒化膜上のコンタクト孔形成位置以外に不純物注入マ
スクを選択的に形成する工程と、このマスクを注入マス
クとして前記シリコン窒化膜に不純物をイオン注入する
工程と、前記不純物注入マスクを除去する工程と、上記
シリコン窒化膜を酸化雰囲気中で酸化し、前記不純物が
イオン注入されたシリコン窒化膜部分の全てをシリコン
酸化膜に代える工程と、形成されたシリコン酸化膜を除
去し、同位置に前記素子領域に接するコンタクト孔を形
成する工程とを含むものであシ、以下実施例を用いて詳
細に説明する。
主面に素子領域を形成した半導体基板上、もしくはこの
半導体基板上のゲート酸化膜およびゲートなどを含む全
表面にシリコン窒化膜を形成する工程と１、このシリコ
ン窒化膜上のコンタクト孔形成位置以外に不純物注入マ
スクを選択的に形成する工程と、このマスクを注入マス
クとして前記シリコン窒化膜に不純物をイオン注入する
工程と、前記不純物注入マスクを除去する工程と、上記
シリコン窒化膜を酸化雰囲気中で酸化し、前記不純物が
イオン注入されたシリコン窒化膜部分の全てをシリコン
酸化膜に代える工程と、形成されたシリコン酸化膜を除
去し、同位置に前記素子領域に接するコンタクト孔を形
成する工程とを含むものであシ、以下実施例を用いて詳
細に説明する。
第２図（ａ）〜第２図（由はこの発明に係る半導体装置
の製造方法の一実施例を主要製造工程別に順次示す断面
図である。同図において、８は減圧ＣＶＤ法により形成
したシリコン窒化膜、８ａは燐がイオン注入されたシリ
コン窒化膜部分、８ｂは燐がイオン注入されないシリコ
ン窒化膜部分、９はコンタクト孔形成領域以外に選択的
に形成し、燐イオン注入のマスクとなるフォトレジスト
パターン、１０はシリコン窒化膜が酸化によって変化し
たシリコン酸化膜あるいはそれに近い膜（以下シリコン
酸化膜と言う）、１１は燐をイオン注入したことによっ
て形成された接合領域である。
の製造方法の一実施例を主要製造工程別に順次示す断面
図である。同図において、８は減圧ＣＶＤ法により形成
したシリコン窒化膜、８ａは燐がイオン注入されたシリ
コン窒化膜部分、８ｂは燐がイオン注入されないシリコ
ン窒化膜部分、９はコンタクト孔形成領域以外に選択的
に形成し、燐イオン注入のマスクとなるフォトレジスト
パターン、１０はシリコン窒化膜が酸化によって変化し
たシリコン酸化膜あるいはそれに近い膜（以下シリコン
酸化膜と言う）、１１は燐をイオン注入したことによっ
て形成された接合領域である。
次に上記構成による半導体装置の製造工程について説明
する。まず、第２図（ａ）に示すように、シリコン半導
体基板１上に素子間分離用のフィールド酸化膜およびゲ
ート酸化膜２を形成する。そして、このフィールド酸化
膜およびゲート酸化膜２上にゲートおよび配線用の多結
晶シリコン膜３を選択的に形成する。そして、シリコン
半導体基板１の主面にソースおよびドレイン領域４を拡
散形成する。そして、これらの全面に、減圧ＣＶＤ法に
より、シリコン窒化膜８を形成する。次に、第２図（ｂ
）に示すように、このシリコン窒化膜８上に燐イオン注
入のマスクとなるフォトレジストパターン９を、コンタ
クト孔形成領域以外に選択的に形成し、これをマスクと
して、シリコン窒化膜８のコンタクト孔形成領域のみに
燐をイオン注入する。
する。まず、第２図（ａ）に示すように、シリコン半導
体基板１上に素子間分離用のフィールド酸化膜およびゲ
ート酸化膜２を形成する。そして、このフィールド酸化
膜およびゲート酸化膜２上にゲートおよび配線用の多結
晶シリコン膜３を選択的に形成する。そして、シリコン
半導体基板１の主面にソースおよびドレイン領域４を拡
散形成する。そして、これらの全面に、減圧ＣＶＤ法に
より、シリコン窒化膜８を形成する。次に、第２図（ｂ
）に示すように、このシリコン窒化膜８上に燐イオン注
入のマスクとなるフォトレジストパターン９を、コンタ
クト孔形成領域以外に選択的に形成し、これをマスクと
して、シリコン窒化膜８のコンタクト孔形成領域のみに
燐をイオン注入する。
次に、第２図（ｃ）に示すように、このマスクとしたフ
ォトレジストパターン９を除去したのちに、シリコン窒
化膜８を酸化すると、燐が注入されたシリコン窒化膜領
域８ａは急速に酸化され、組成的には燐を含んだシリコ
ン酸化膜１０となる。したがって、このシリコン酸化膜
１０のみを弗酸系水溶液によって容易にエツチング除去
することが可能であるため、第２図（ｄ）に示すように
、フォトレジストパターン９で形成した大きさ通シの微
細なコンタクト孔がダメージなしで形成することができ
る。この場合、シリコン窒化膜８に燐を注入する際に、
燐がシリコン基板１まで到達するように注入し、その後
の熱処理によって燐が深く１で拡散するようにした、い
わゆる自己整合型コンタクト孔拡散となシ、コンタクト
部でのその後の金属配線との電気的接続特性が向上する
利点があり、これが容易にかつ確実にできる方法となっ
ている。、また、直接燐をシリコン基板１に注入しなく
ても、シリコン窒化膜８に注入された燐が、酸化工程で
シリコン基板１に拡散する。しかし、この場合、燐の拡
散は窒化シリコン膜８からであるために、シリコン基板
１に拡散する量は上記の直接イオン注入でシリコン基板
１に注入した場合よシも少なくなる。
ォトレジストパターン９を除去したのちに、シリコン窒
化膜８を酸化すると、燐が注入されたシリコン窒化膜領
域８ａは急速に酸化され、組成的には燐を含んだシリコ
ン酸化膜１０となる。したがって、このシリコン酸化膜
１０のみを弗酸系水溶液によって容易にエツチング除去
することが可能であるため、第２図（ｄ）に示すように
、フォトレジストパターン９で形成した大きさ通シの微
細なコンタクト孔がダメージなしで形成することができ
る。この場合、シリコン窒化膜８に燐を注入する際に、
燐がシリコン基板１まで到達するように注入し、その後
の熱処理によって燐が深く１で拡散するようにした、い
わゆる自己整合型コンタクト孔拡散となシ、コンタクト
部でのその後の金属配線との電気的接続特性が向上する
利点があり、これが容易にかつ確実にできる方法となっ
ている。、また、直接燐をシリコン基板１に注入しなく
ても、シリコン窒化膜８に注入された燐が、酸化工程で
シリコン基板１に拡散する。しかし、この場合、燐の拡
散は窒化シリコン膜８からであるために、シリコン基板
１に拡散する量は上記の直接イオン注入でシリコン基板
１に注入した場合よシも少なくなる。
なお、上述の実施例ではシリコン窒化膜を減圧ＣＶＤ法
により形成したが、これに限定せず、プラズマＣＶＤ法
、光ＣＶＤ法などによって形成してもよいことはもちろ
んである。
により形成したが、これに限定せず、プラズマＣＶＤ法
、光ＣＶＤ法などによって形成してもよいことはもちろ
んである。
〔発明の効果」
以上詳細に説明したように、この発明に係る半導体装置
の製造方法によれば燐などの不純物を注入することによ
って生ずるシリコン窒化膜の増速酸化作用を利用して、
シリコン窒化膜のコンタクト孔となる領域のみをシリコ
ン酸化膜へと変化させることにより、ダメージ々しに微
細コンタクト孔を形成することができる効果がある。
の製造方法によれば燐などの不純物を注入することによ
って生ずるシリコン窒化膜の増速酸化作用を利用して、
シリコン窒化膜のコンタクト孔となる領域のみをシリコ
ン酸化膜へと変化させることにより、ダメージ々しに微
細コンタクト孔を形成することができる効果がある。
第１図（ａ）〜第１図（ｃ）は従来の半導体装置の製造
方法を主要製造工程別に順次示す断面図、第２図（ａ）
〜第２図（ｄ）はこの発明に係る半導体装置の製造方法
の一実施例を主要製造工程別に順次示す断面図である。 １・・・・シリコン半導体基板、２・・・・フイ ルド
酸化膜およびゲー ト酸化膜、３・・・・ゲートおよび
配線用の多結晶シリコン膜、４・・・・ソースおよびド
レイン領域、５拳Φ−会シリコン醒化膜（ＰＳＧ膜）、
６・・・・フォトレジストパターン、８・・・・シリコ
ン・窒化膜、８ａ ・・・・燐がイオン注入されたシリ
コン窒化膜部分、８ｂ ・・・轡燐がイオン注入されな
いシリコン窒化膜部分、９・・轡・フォトレジストノく
ターン、１０・・・拳シリコン酸化膜、１１・・・・接
合領域。 なお、図中、同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 第１図 （ｂ） （Ｃ） 第２図 （ｂ） （ｄ）
方法を主要製造工程別に順次示す断面図、第２図（ａ）
〜第２図（ｄ）はこの発明に係る半導体装置の製造方法
の一実施例を主要製造工程別に順次示す断面図である。 １・・・・シリコン半導体基板、２・・・・フイ ルド
酸化膜およびゲー ト酸化膜、３・・・・ゲートおよび
配線用の多結晶シリコン膜、４・・・・ソースおよびド
レイン領域、５拳Φ−会シリコン醒化膜（ＰＳＧ膜）、
６・・・・フォトレジストパターン、８・・・・シリコ
ン・窒化膜、８ａ ・・・・燐がイオン注入されたシリ
コン窒化膜部分、８ｂ ・・・轡燐がイオン注入されな
いシリコン窒化膜部分、９・・轡・フォトレジストノく
ターン、１０・・・拳シリコン酸化膜、１１・・・・接
合領域。 なお、図中、同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 第１図 （ｂ） （Ｃ） 第２図 （ｂ） （ｄ）
Claims (4)
- （１）少なくとも主面に素子領域を形成した半導体基板
上、もしくはこの半導体基板上のゲート酸化膜およびゲ
ートなどを含む全表面にシリコン窒化膜を形成する工程
と、このシリコン窒化膜上のコンタクト孔形成位置以外
に不純物注入マスクを選択的に形成する工程と、このマ
スクを注入マスクとして前記シリコン窒化膜に不純物を
イオン注入する工程と、前記不純物注入マスクを除去す
る工程と、上記シリコン窒化膜を酸化雰囲気中で酸化し
、前記不純物がイオン注入されたシリコン窒化膜部分の
全てをシリコン酸化膜に代える工程と、形成されたシリ
コン酸化膜を除去し、同位置に前記素子領域に接するコ
ンタクト孔を形成する工程とを含むことを特徴とする半
導体装置の製造方法。 - （２）シリコン窒化膜にイオン注入する不純物が燐であ
ることを特徴とする特許請求の範囲第１項記載の半導体
装置の製造方法。 - （３）シリコン窒化膜に注入する不純物である燐が、シ
リコン窒化膜下のシリコンおよび多結晶シリコンまで到
達するようにイオン注入することを特徴とする特許請求
の範囲第１項または第２項記載の半導体装置の製造方法
。 - （４）シリコン窒化膜に注入する不純物である燐が、酸
化雰囲気中で、シリコン窒化膜が酸化される際に、シリ
コン窒化膜からその直下のシリコン又は多結晶シリコン
に拡散することを特徴とする特許請求の範囲第１項また
は第２項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58238311A JPS60130173A (ja) | 1983-12-16 | 1983-12-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58238311A JPS60130173A (ja) | 1983-12-16 | 1983-12-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60130173A true JPS60130173A (ja) | 1985-07-11 |
Family
ID=17028318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58238311A Pending JPS60130173A (ja) | 1983-12-16 | 1983-12-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60130173A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06177240A (ja) * | 1992-12-03 | 1994-06-24 | Seiko Epson Corp | 半導体装置 |
-
1983
- 1983-12-16 JP JP58238311A patent/JPS60130173A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06177240A (ja) * | 1992-12-03 | 1994-06-24 | Seiko Epson Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20000004553A (ko) | 반도체 소자의 소자분리방법 | |
| JPH04346229A (ja) | 半導体装置の素子分離方法 | |
| JP2802600B2 (ja) | 半導体装置の製造方法 | |
| JP3447231B2 (ja) | 半導体集積回路の製造方法 | |
| JPS61141151A (ja) | Ｃｍｏｓ回路の能動領域間を分離する絶縁層の形成方法と製造方法 | |
| JPH0628282B2 (ja) | 半導体装置の製造方法 | |
| JP3628362B2 (ja) | 半導体装置の隔離構造の製造方法 | |
| GB2326280A (en) | Ion implanted silicon nitride films | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| JPS60130173A (ja) | 半導体装置の製造方法 | |
| JP4180809B2 (ja) | 半導体装置の製造方法 | |
| JP2586431B2 (ja) | 半導体装置の製造方法 | |
| KR0135068B1 (ko) | 반도체 소자간의 다중 활성영역 형성방법 | |
| KR100187676B1 (ko) | 반도체 소자의 필드산화막 형성방법 | |
| JP2602142B2 (ja) | 半導体装置の製造方法 | |
| KR0172749B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JPH02304935A (ja) | 半導体集積回路の製造方法 | |
| KR100232212B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH0744183B2 (ja) | 半導体装置の製造方法 | |
| JPH05211233A (ja) | 半導体装置の製造方法 | |
| JPH04219956A (ja) | 半導体装置の製造方法 | |
| JPH06275576A (ja) | 半導体装置の製造方法 | |
| JPH04309226A (ja) | 半導体装置の製造方法 | |
| KR19990080191A (ko) | 모스 트랜지스터 제조방법 | |
| JPS60236247A (ja) | 半導体装置の製造方法 |