JPS6013200B2 - 電子楽器 - Google Patents

Description

【発明の詳細な説明】 この発明は、鍵盤部における演奏が単音演奏かあるいは
榎音演奏かによって発生楽音のピッチ、音色および音量
等を可変制御して音楽的に豊かな演奏音が得られるよう
にした電子楽器に関するものである。

１ 従来技術の説明 一般に電子楽器においては、鍵盤部の鍵操作に対応して
発生される鍵情報により発生楽音の音高制御および発音
制御が行なわれるものであり、発生楽音ピッチ変化、音
色および音量ェンベロープ等は電子楽器本体のパネル面
に設けられた各種操作子（例えばピッチ調整操作子、ト
ーンレバー等）により設定制御されるものである。

この場合、上記操作子は上述したように電子楽器本体の
パネル面に設けられているものであるため、演奏者は演
奏中に自由に操作することができず、通常は演奏開始前
に予め操作設定しておくものである。従って、演奏中は
同一条件（同一ピッチ変化、同一音色および同一音量ェ
ンベロープ）の楽音が発生されることになる。このよう
な楽音設定は、鍵盤部における演奏が単音演奏の場合に
は正確で安定した楽音が発生され好ましいものであるが
、複数鍵を同時に押圧する榎音演奏においては各鍵に対
応して発生される楽音はすべて同じ条件となってしまい
好ましいものではない。例えばオクターブ関係にある鍵
を同時に押圧した場合には各発生楽音の音高（ピッチ）
が整数比関係となり（勿論、音色、音量は同じになる）
演奏音として深みがなく単調なものとなってしまう。２
この発明の目的およびこの発明の概略説明この発明に
よる目的は、鍵盤部における演奏態様（単音演奏かある
いは後音演奏か）に対応して楽音形成条件を制御するよ
うにして演奏態様にあった演奏者が得られるようにし、
また後音演奏の場合には各発生楽音のピッチ、音色およ
び音量ヱンベロープ等の各種楽音要素を相互に若干異な
らせることによって単調さを防ぎ、豊かな演奏者が得ら
れるようにした電子楽器を提供することである。

このため、この発明による電子楽器に於いては、鍵盤部
で同時に複数の鍵が押鍵操作されているか否かを検出す
る押鍵状態検出手段を設け、この検出手段が複数の押鍵
を検出したとき、楽音信号の楽音要素を制御するための
互いに異なる制御信号を楽音形成部に供給するようにし
て、単音演奏時と複音演奏時とでは異なる楽音を形成す
るようにし、かつ複音演奏時には形成楽音を本釆の楽音
に対し若干可変制御するようにしたものである。

以下図面を用いて詳細に説明する。

３ この発明の構成および動作説明 Ａ この発明の全体構成および動作の干瓢略説明第１図
はこの発明による電子楽器の一実施例を示すブロック図
であって、大別すると各鍵にそれぞれ設けられたキース
ィツチのうち、押鍵によって動作（メーク接点の場合は
閉成動作、ブレーク接点の場合は開成動作）したキース
ィッチを検出し、この検出したキースィッチを表わすコ
ード化した鍵情報、すなわちキーコードＫＣを発生する
回路手段（以下、キーコーダと称す）１０と、キーコー
ダ１０から供給されるキーコードＫＣを同時発音可能な
発音チャンネル（鍵の数よりはるかに少ない）のうちの
いずれかのチャンネルに割当てる動作を実行する回路手
段（以下、チャンネルプロセッサと称す）２０と、チャ
ンネルプロセッサ２０を介して供給される各チャンネル
に割当てされたキーコードＫＣ′に対応した音高電圧Ｋ
Ｖ（ＫＶ，〜ＫＶ８）を発生するキーコ−ド・音高電圧
変襖部３０と、チャンネルプセッサ２０によって各チャ
ンネルに割当てられたキーコードＫＣ′に対応する動作
キースィッチの押鍵および雛鍵に対応して前記音高峻圧
ＫＶ（ＫＶ．〜ＫＶ８）を制御するチャンネル別音高電
圧制御部４０と、このチャンネル別音高電圧制御部４０
の各チャンネルから殿給される音高電圧ＫＶ′（ＫＶ，
′〜ＫＶ８′）に対応した音高の楽音信号をそれぞれ各
チャンネル別に形成する２系列の楽音形成部５０，５１
と、各楽音形成部５０，５１１こ対し形成楽音の音高、
音色、音量を時間的に変化させるェンベロープ波形を形
成するための各種制御信号ＥＣ，，ＥＣ２を発生するェ
ンベロープ波形制御信号発生部６０，６１と、各楽音形
成部５０，５１からの楽音信号を演奏音として発音する
サウンドシステム７０と、２種類の楽音要素制御信号Ｓ
Ｃ，，ＳＣ２を送出する楽音要素制御信号発生部８０と
、この楽音要素制御信号発生部８０から送出される楽音
要素制御信号ＳＣ，，ＳＣ２を選択的に開閉制御するゲ
−ト回路８５と、ゲート回路８５を介して送出される楽
音要素制御信号ＳＣ，，ＳＣ２を前記楽音形成部５０，
５１の各楽音形成回路５０ａ〜５０ｈ，５１ａ〜５１ｈ
（各発音チャンネルに対応する）に分配する２系列の制
御信号分配部９０，９１と、鍵盤部における押圧鍵数が
複数であることを、チャンネルプロセッサ２０から送出
されるキーオン信号ＫＯにもとづき検出し、複数押鍵検
出信号ＰＬＫを出力して前記ゲート回路８５を制御する
複数押鍵検出回路１００と、前記キ−コーダ１０、チャ
ンネルプロセッサ２０、キーコード・音高電圧変換部３
０に動作制御用のタイミング信号を供給するタイミング
信号発生部１１０とから構成されている。

キーコーダ１０においては、多数のキースィツチ１１，
〜１１ｎを有するキースィッチ回路１２が設けられてお
り、このキースィッチ回路１２の各キースイツチ１１，
〜１１ｎは複数のブロック（例えば各オクターブ毎のグ
ループ）に分けられているとともに、各ブロック内のキ
ースィツチを複数のノート（例えばＣ、Ｃ＃、Ｄ・・・
・・・Ｂの１２音名）に区分し、各キースィッチ１１１
〜１１ｎの一方の端子（可動接点）ａ側を各ブロックの
同一ノート毎に共通接続して各ノート別に配線Ｎ，〜Ｎ
ｍを引き出すとともに、他方端子（固定端子）ｂ側を同
一ブロック毎に共通接続して各ブロック別に配線Ｂ〜Ｂ
Ｉを引き出ている。従って、このキースィツチ回路１２
は、ブロック配線Ｂ，〜ＢＩを「行」とし、ノート配線
Ｎ，〜Ｎｍを「列」としたマトリクス（行配線）の各交
点部分の行列間に各キースィツチ１１・〜１１ｎがそれ
ぞれ接続されていることになる。このように構成された
キースイッチ回路１２の各キースイツチ１１・〜１１ｎ
は、ノート配線Ｎ，〜Ｎｍを介してノート検出回路１３
に接続されており、またブロック配線Ｂ〜ＢＩを介して
ブロック検出回路１４に接続されている。この場合、全
キースィツチ１１，〜１１ｎ中のすべての動作キースィ
ツチの検出は、数種類の検出動作状態（以下、単にステ
ートという）を順次実行することによって検出動作が完
了するようになっている。

その第１ステート（ＳＴ，）は、ノート検出回路１３か
らノート配線Ｎ，〜Ｎｍを介してすべてのキースィツチ
１１・〜１１ｎの可動接点側ａに信号を加え、動作中の
キースィッチのみの固定接点側ｂを通して当該動作中の
キースイッチが属するブロックのブロック配線Ｂ〜ＢＩ
に前記印加信号を導き出し、この導き出された信号をブ
ロック検出回路１４を供給して記憶する。これにより、
どのブロックに動作中（オンされている）のキースィッ
チ（１個あるいは複数個）が存在するかが検出される。
なお、この第１ステートにおけるブロック検出回路１４
の記憶タイミングは、タイミング信号発生部１１０に同
期して作動している状態制御回路１５から供給される第
１ステート信号によって決定される。そして、ブロック
検出回路１４の記憶動作が完了すると、状態制御回路１
５はこれに検出して第２ステートの制御を行なつｏ次に
、第２ステート（ＳＬ）においては、ブロック検出回路
１４に記憶されたブロック（１ブロックあるいは複数ブ
ロック）のうち、あらかじめ定められた優先順位にした
がって１ブロックを抽出し、ブロック検出回路１４から
抽出された１ブロックに対応するブロック配線（Ｂ〜Ｂ
Ｉのいずれか１つ）を介して当該ブロックに含まれる各
キースイッチの固定接点ｂ側に信号を加え、これによっ
て当該ブロックにおける動作中のキースィッチの可動接
点ａ側に該信号を導き出す。

このようにすれば、動作中のキースィツチに対応するノ
ート配線Ｎ，〜Ｎｍのみにブロック検出回路１４からの
信号が伝達されることにより、この信号をノート検出回
路１３に記憶させることによって、抽出されたブロック
における動作中のキースィッチ（１個あるいは複数個）
のノートが検出されることになる。また、フロツク検出
回路１４においては、上記１ブロック抽出動作に対応し
て抽出したブロックを表わす複数ビット（この場合は３
ビット）のブロックコード信号（以下、ブロックコード
ＢＣという）を発生しサンプルホールド回路１６に供Ｖ
給して記憶させる。なお、この第２ステートにおけるブ
ロック検出回路１４の１ブロック抽出タイミングおよび
ノート検出回路１３における記憶タイミングは、前述し
た第１ステートの場合と同様に、状態制御回路１５から
供給される第２ステート信号によって制御される。そし
て、ノート検出回路１３の記憶動作が完了すると、状態
制御回路１５はこれを検出して第３ステートの制御を行
なう。次に第３ステ−ト（ＳＴ３）は、前記第２ステー
トに続く動作状態であり、前記第２ステートにおいてノ
ート検出回路１３に記憶されたノート（１個あるいは複
数個）をシステムクロックに同期し、かつあらかじめ定
められた優先順位にしたがって順次抽出し、この抽出し
たノートを表わす複数ビット（この場合は４ビット）の
ノートコード信号（以下、ノートコードＮＣという）を
発生してサンプルホールド回路１６に順次供Ｖ給する。

この第３ステートは、ノート検出回路１３に記憶されて
いるノートに関してのみ実行されるもので、例えばノー
ト検出回路１３に３種類のノートが記憶されていると、
あるブロックに関する第３ステートはシステムクロツク
の３クロツク時間で終了する。そして、ノート検出回路
１３に記憶されているノートがすべて読み出されると、
状態制御回路１５がこれを検出して次のステートに制御
する。この場合、ブロック検出回路１４にまだブロック
の記憶が存在する場合には前記第２ステートおよび第３
ステートの制御にもどり、これらのステートを前記同機
に実行する。またブロック検出回路１４に記憶ブロック
が存在しない場合にはキ−スイッチ回路１２のブロック
配線Ｂ〜ＢＩに残されている電荷（配線の浮遊容量また
は各配線にそれぞれ接続された微少コンデンサに充填さ
れた鰭滴）をすべて放電させてリセットした後に再び前
記第１ステートに移行する。一方、サンプルホールド回
路１６は、ブロック検出回路１４から第２ステートの時
に供Ｖ給されるブロックコードＢＣを記憶保持しており
、第３ステートにおいてノート検出回路１３から供給さ
れるノートコードＮＣと同期させて出力する。

したがって、サンプルホールド回路１６からは、ブロッ
クコードＢＣとノートコードＮＣが組合された７ビット
構成によるキーコードＫＣが送り出されることになり、
このキーコードＫＣによって動作キースィツチを容易に
識別することができる。このようにして、全動作キース
ィッチの検出が終了するまでには、第１ステート（ＳＴ
，）→第２ステート（ＳＬ）→第３ステート（Ｓｔ）・
・・・・・というようにステップするが、ブロック検出
回路１４に最初に記憶したすべてのブロックに関するブ
ロックコードＢＣを送出しかつ最後のブロックにおける
動作キースィッチのノートに関するノートコードＮＣを
送出し終えると、ブロック検出回路１４およびノート検
出回路１３の記憶がすべて抽出されて全くなくなるため
に、これによって第４ステート（ＳＴｏ）すなわち待期
状態となる。そして、再び第１ステート（ＳＴ，）にも
どり、以後は前述したように第２ステート（ＳＬ）、第
３ステート（Ｓｈ）の状態を繰返して第４ステート（Ｓ
Ｌ）、つまり待期状態に達することにより、全キースィ
ッチの検出動作が１通り繰返される。キーコーダ１０の
サンプルホールド回路１６から送り出されるキーコード
ＫＣは、チャンネルプロセッサ２０に供給され、ここに
おいて楽音信号を形成するチャンネルが割当てられる。
この場合、サンプルホールド回路１６から送り出される
キーコードＫＣは一定期間保持されており、この保持時
間はチャンネルプロセッサ２川こおいて１つの割当て処
理が実行される動作時間に対応している。また、このキ
ーコーダ１０は、動作キースィッチのすべてを対応する
キーコードＫＣに変換して送り出しを完了する毎に設定
される第４ステート状態（待期状態）においてス夕−ト
信号Ｘをサンプルホールド回路１６を介して送出する。

この信号Ｘはチャンネルプロセッサ２０‘こおいてキー
オフ検出のために使用される。次に、チャンネルプロセ
ッサ２０は、キーコ−ドメモリ２１と、キーオン・オフ
検出回路２２と、トランケート回路２３および押鍵状態
メモリ２４とによって構成されている。

キーコードメモリ２１は同時発音可能なチャンネル数に
対応する特定数の記憶回路を備えており、この記憶回路
は循環シフトレジスタで構成すると好都合である。

この場合、チャンネル数がＡ、キーコードＫＣのビット
数がＢであるとすると、Ｂ個の記憶単位を有するＡステ
ージ（１ステージ＝Ｂビット）のシフトレジスタが用い
られ、記憶されたく既に割当てられた）キーコードＫ〇
はクロックパルスによって順次シフトして時分割的に送
り出されて楽音発生のために利用されるとともに、この
シフトレジスタの入力側に帰還されて記憶されるように
なっている。キーオン・オフ検出回路２２は、キーコー
ダ１０から供給される入力キーコードＫＣとキーコード
メモリ２１から順次時分割的に送り出される全記憶キー
コードＫＣ′とを比較し、一致した場合には入力キーコ
ードＫＣと同一のキーコードＫＣがあるチャンネルにす
でに割当てられているものとして入力キーコードＫＣの
キーコードメモリ２１への記憶を阻止、つまりチャンネ
ルの割当てを中止する。

また、上述した比較結果が不一致の場合には、新たなキ
ーが操作されたものであるから、この入力キーコードＫ
Ｃをキ−コードメモリ２１の空いているチャンネルで後
述するトランケート回路２３で指定されたチャンネルに
記憶させる。また、キーオン・オフ検出回路２２は、キ
ーコードメモリ２１における入力キーコードＫＣの各チ
ャンネルへの割当てをその都度押鍵状態メモリ２４に記
憶させ、この記憶出力（以下、キーオン信号ＫＯと称す
）によって楽音形成部５０，５１の各条音形成チャンネ
ル（楽音形成回路５０ａ〜５０ｈ，５１ａ〜５１ｈ）の
発音動作制御を行なわせるとともに、記憶キーコードＫ
〇に対応する鍵の離鍵を検出して押鍵状態メモリ２４の
対応する記憶内容を変更し、そのチャンネルの発音を終
了させる。トランケート回路２３は、キーコードメモリ
２１の空いているチャンネルのうちで最も空いている時
間の長いチャンネルを検出して前述の入力キーコードＫ
Ｃのキーコードメモリ２１への記憶を行なわせる。また
、全チャンネルにキーコードＫＣが割当てられている場
合には、トランケ−ト回路２３はすでに離鍵されている
音で最も減衰が進んでいる音が割当てられているチャン
ネルを検出し、このチャンネルに記憶されているキーコ
ードＫＣ′を入力キーコードＫＣに強制的に書き換える
ように制御する。なお、キーコードメモリ２１と押鍵状
態メモリ２４は互いに同期した状態で各チャンネルに対
応した部分が時分割的に選択されて信号の記憶制御が行
なわれるようになっており、このチヤンネルプロセツサ
２０はタイミング信号発生部１１０からのクロツクパル
スによって制御されている。この場合、チャンネルプロ
セッサ２０は、入力キ−コードＫＣの割当て動作を、風
空チャンネル（つまりキーコードＫＣが記憶されていな
いチャンネル）があるか、‘Ｂー該入力キーコードＫＣ
がすでにいずれかのチャンネルに割当てられている（該
入力キーコードＫＣがすでに記憶されている）かどうか
、の基本的な２条件によって実行しているために、該入
力キーコ−ドＫＣの割当てチャンネルは、それ以前の演
奏状態および該演奏に基ずく割当て状態によって左右さ
れ、どのチャンネルに割当てられるかは特定されず、こ
の結果チャンネルプロセッサ２０の割当て動作は不規則
、つまりランダムなものとなる。なお、キーコーダ１０
とチャンネルプロセッサ２０で押鍵検出・割当て手段を
構成する。次にしキーコード・音高電圧変換部３０は、
サンプリング回路３１と、サンプリング周期を制御する
サンプリング制御回路３２と、デジタル・アナログ変換
回路３３とによって構成されている。

そして、このキーコード・音高電圧変換部３０は、チャ
ンネルプロセッサ２０から供蟻巻されるキーコ−ドＫＣ
′をサンプルリング回路３においてサンプリングし、こ
のサンプリングしたキーコードＫＣ″をデジタル・アナ
ログ変換回路３３に供給する。この場合、サンプリング
回路３１はサンプリング制御回路３２の出力によってサ
ンプリング周期が決定されており、その周期はキーコー
ドメモリ２１の内容をシフトするためのクロツクパルス
をチャンネル数よりも山個多くカウントした時間となっ
ている。したがって、サンプルリング回路３１は、キー
コードメモリ２１のシフトがほぼ一巡する毎に、順次異
なるチャンネルに対応したキーコードＫＣ′をサンプリ
ングするとともに、このサンプルリングしたキーコード
ＫＣ″を次のサンプリング時まで出力し続けることにな
り、これによって減速サンプリングを行なっている。こ
れは、前述したキーコーダ１０およびチャンネルプロセ
ッサ２０がキースィツチ１１・〜１１ｎの状態（押鍵状
態および隣鍵状態）の検出およびチャンネルへの割当て
を迅速に行なう必要があるのに対し、音高電圧を扱う部
分は並列処理を行なっているために高速動作を必要とし
ないのと、アナログ信号の音高電圧を高速で扱うと動作
が追従しないためである。このサンプリングされたキー
コードＫＣ″はデジタル・アナログ変換回路３３におい
て該キーコードＫＣ″に対応した音高電圧ＫＶ（アナロ
グ信号）に変換され、各チャンネルに対応した楽音形成
回路５０ａ〜５０ｈ，５１ａ〜５１ｈに供給される。デ
ジタル・アナログ変換回路３３は、前述したようにサン
プリング回路３１で減速サンプリングされたキーコード
ＫＣ″を入力とし、このキーコードＫＣ″をブロックコ
ードＢＣ″とノートコードＮＣ″に分けてそれぞれをデ
コードする。そして、ブロックコードＢＣ″のデコード
された出力によって抵抗分圧回路から該ブロックに対応
する電圧信号を取り出し、この取り出した電圧信号をノ
ートコードＮＣ″をデコードした出力によって該ノート
に対応してさらに分圧することにより当該キーコードＫ
Ｃ″に対応した音高電圧ＫＶを発生する。この音高電圧
ＫＶは、サンプルリング制御回路３２から供Ｖ給される
制御信号によって、サンプリング回路３１の各サンプリ
ングされたキーコードＫＣ″が割当てられたチヤンネル
と同一のチャンネルにスタティックな状聡護で分配され
る。この場合、各チャンネルへの音高電圧ＫＶの分配動
作は、前述した押鍵状態メモリ２４と同期して作動して
おり、選択されるチャンネルも一致している。チャンネ
ル別音高電圧制御部４０は、各チャンネル別にそれぞれ
独立して設けられた音高電圧制御回路４０ａ〜４０ｈに
よって構成されている。

この音高電圧制御回路４０ａ〜４０ｈは、前記デジタル
・アナログ変換回路３３から供Ｖ給される各チャンネル
の音高電圧ＫＶ（ＫＶ，〜ＫＶ８）を各チャンネル別に
入力し、かつ押鍵状態メモリ２４から僕Ｖ給されるキー
オン信号ＫＯ（ＫＯ，〜ＫＯ８）によって電界効果トラ
ンジスタ等のスイッチング素子からなるゲート４１を開
くことにより音高電圧ＫＶをコンデンサ４２に記憶し、
このコンデンサ４２の端子電圧を楽音形成部５０，５１
の対応する各楽音形成回路５０ａ〜５０ｈ，５１ａ〜５
１ｈに音高電圧ＫＶ′（ＫＶ，′〜ＫＶ８′）として供
給する。次に、第１および第２の楽音形成部５０，５１
は、各チャンネルに対応して設けられた楽音形成回路５
０ａ〜５０ｈ，５１ａ〜５１ｈを有している。そして、
この各楽音形成回路５０ａ〜５０ｈ，５１ａ〜５１Ｍま
、チャンネル別音高電圧制御部４０の各音高制御回路４
０ａ〜４０ｈからの音高電圧ＫＶ，′〜ＫＶ８′が並列
的に供給され、この音高電圧ＫＶ，′〜ＫＶ８′に対応
した音高の楽音信号を形成発生するものである。この場
合、各楽音形成回路５０ａ〜５０ｈは、第１のェンベロ
ープ波形制御信号発生部６０からのェンベロープ波形制
御信号ＥＣ，が共通に供給されており、これにより該回
路５０ａ〜５０ｈにおいて形成される楽音信号のピッチ
、音色、音量が該制御信号ＥＣ，によって設定されるェ
ンベロープ波形に対応して経時的に可変制御される。ま
た、各条音形成回路５１ａ〜５１ｈには、第２のェンベ
ロープ波形制御信号発生部６１からのェンベロープ波形
制御信号ＥＣ２が共通に供給されており、上記と同機に
形成楽音信号のピッチ、音色、音量が経時的に可変制御
される。楽音要素制御信号発生部８０‘ま、楽音形成部
５０，５１の各条音形成回路５０ａ〜５０ｈ，５１ａ〜
５１ｈに設けられた後述する電圧制御型可変周波数発振
器（以下、ＶＣＯと称す）、／・ィパスおよびローパス
特性の電圧制御型可変フィル夕（以下、ＨＰＶＣＦ、Ｌ
ＰＶＣＦと称す）および電圧制御型可変利得増幅器（以
下、ＶＣＡと称す）の特性をそれぞれ制御する楽音要素
制御信号ＳＣ，およびＳＣ２を発生するものであって、
ＶＣ○、ＶＣＦ、ＶＣＡに対応して上記制御信号ＳＣ，
，ＳＣ２を操作設定する複数の操作子が設けられている
。

この各操作子によって設定された正および負の電圧値か
らなる第１および第２の楽音要素制御信号ＳＣ，および
ＳＣ２のうち正の電圧値の第１の楽音要素制御信号ＳＣ
，はゲート回路８５を介して第１の制御信号分配部９０
‘こ供Ｖ給され、また負の電圧値の第２の楽音要素制御
信号ＳＣ２はゲ−ト回路８５を介して第２の制御信号分
配部９１に供給される。次に制御信号分配部９０．９１
は各チャンネル別に設けられた制御量設定用の設定回路
９０ａ〜９０ｈ，９１ａ〜９１ｈを有しており、この設
定回路９０ａ〜９０ｈ，９１ａ〜９１ｈは、入力される
前記楽音要素制御信号ＳＣ，またはＳＣ２のレベルをそ
れぞれ調整設定して各楽音形成チャンネルの楽音形成回
路５０ａ〜５０ｈ，５１ａ〜５１ｈに供Ｖ給し、各楽音
形成回路５０ａ〜５０ｈ，５１ａ〜５１ｈ毎に形成楽音
のピッチ、青色、音量の少なくとも１つの楽音要素を異
なった態様で設定制御するものである。

このようにして、各楽音形成回路５０ａ〜５０ｈ・５１
ａ〜５１ｈからは、各系列毎および各楽音形成チャンネ
ル毎にそれぞれ異なった状態の楽音信号が発生される。

そしてこの場合、楽音要素制御部８０および制御信号分
配部９０は発生楽音の楽音要素を制御する制御信号を出
力する制御信号供給手段を構成している。押鍵状態検出
手段としての複数押鍵検出回路１００は、鍵盤部で現在
複数鍵が押鍵されているか否かを検出し、複数鍵が押鍵
されているときには複数鍵押鍵検出信号ＰＬＫを出力す
る。

鍵盤部における押鍵状態はチャンネルプロセッサ２０の
神鍵状態メモリ２４の内容を見ることにより判別できる
。複数鍵が押鍵されている場合にはメモリ２４の複数チ
ャンネルにキーオン信号ＫＯが記憶されているはずであ
る。したがって複数押鍵検出回路１００は押鍵状態メモ
リ２４からの各チャンネルのキーオン信号ＫＯ（ＫＯ，
〜ＫＯ８）を入力し、入力されるキーオン信号ＫＯ（Ｋ
Ｏ，〜ＫＯ８）が複数あるかどうかを検出する。この検
出は後述するように２つの優先回路と一致回路の組み合
わせにより行なわれる。検出回路１００からの複数押鍵
検出信号ＰＬＫはゲート回路８５を動作状態にして楽音
要素制御信号発生部８０からの楽音要素制御信号ＳＣ，
およびＳＣ２を制御信号分配部９川こ供給する。これに
より複数鍵が押鍵されているとき‘こだけ楽音要素制御
信号ＳＣ，，ＳＣ２が楽音形成部５０，５１に供給され
るようになっている。タイミング信号発生部１ １０‘
ま、図示しない基準発振器から供給される基準クロック
信号をカウントして種々のタイミング信号を作り、この
タイミング信号を上述した各部１０，２０，３０に供給
してその動作制御を行なうとともに、全体としての動作
上の同期を得ている。

このように構成された電子楽器において、鍵盤部である
鍵が押鍵されて対応するキースィツチ１１，〜１１ｎが
閉じると、前述したようにキーコーダ１０において押圧
鍵に対応したキーコードＫＣが発生され、このキーコー
ドＫＣはチャンネルプロセッサ２０に供給される。チャ
ンネルプロセッサ２０は、キーオン。オフ検出回路２２
およびトランケート回路２３との協働によって空チャン
ネルの内のいずれかのチャンネルまたはトランケートの
最も進行したチャンネルを選択し、この選択したチャン
ネルに対応したキーコードメモリ２１の対応位置に該入
力キーコードＫＣを記憶させる。一方、キーオン・オフ
検出回路２２は、押鍵状態メモリ２４の上記選択したチ
ャンネルに対応するチャンネルにキーオン信号ＫＯを記
憶させる。押鍵状態メモリ２４‘ま押鍵状態を記憶した
チャンネルに対応する発音チャンネルの音高電圧制御回
路４０ａ〜４１ｈにキーオン信号ＫＯ，〜ＫＯ８を供給
する。一方、キーコード音高電圧変換部３０は、キーコ
ードメモリ２１から送出されるキーコードＫＣ′をサン
プリング回路３１に於いてサンプリング制御回路３２の
出力に対応して減速サンプリングし、この減速サンプリ
ングしたキーコード信号ＫＣ″をデジタル・アナログ変
換回路３３に供給する。

デジタル・アナログ変換回路３３は、キーコード信号Ｋ
Ｃ″を対応する音高電圧ＫＶに変換してそのチャンネル
を担当する音高電圧制御回路４０ａ〜４０ｈに供給する
。各音高電圧制御回路４０ａ〜４０ｈは、各チャンネル
別に供給されるキーオン信号ＫＯ，〜ＫＯ８によってゲ
ート４１を開き、これによってデジタル。アナログ変換
回路３３から各チャンネル別に供給される音高電圧ＫＶ
，〜ＫＶ８をコンデンサ４２に記憶し、このコンデンサ
４２に記憶保持した音高電圧ＫＶ，′〜ＫＶ８′を２系
列の楽音形成部５０，６１の各楽音形成回路５０ａ〜５
０ｈ，５１ａ〜６１ｈにそれぞれ並列的に供給し、該音
高電圧ＫＶ′〜ＫＶ８′に対応した音高の楽音信号を形
成する。また、複数押鍵検出回路１００は、押鍵状態メ
モリ２４から出力されるキーオン信号ＫＯ（ＫＯ，〜Ｋ
Ｏ８）に基づき複数鍵が押鍵されているときのみこれを
検出し、複数押鍵検出信号ＰＬＫを発生してゲ−ト回路
８５を動作状態にする。

したがって複数押鍵信号ＰＬＫが発生したとき（すなわ
ち、鍵盤部において榎音演奏が行なわれたとき）は、楽
音要素制御部８０からの操作子によって設定された正電
圧の第１の楽音要素制御信号ＳＣ，をゲート回路８５を
介して制御信号分配部９０の各設定回路９０ａ〜９０ｈ
に供給し、また負蟹圧の第２の楽音要素制御信号ＳＣ２
をゲート回路８５を介して制御信号分配部９１の各設定
回路９１ａ〜９１ｈに供給する。この場合、各設定回路
９０ａ〜９０ｈ，９１ａ〜９１ｈをそれぞれ異なった状
態に設定することにより楽音形成部５０，５１の各楽音
形成回路５０ａ〜５０ｈ，５１ａ〜５１ｈには、各設定
回路９０ａ〜９０ｈ，９１ａ〜９１ｈの設定状態にそれ
ぞれ対応した楽音要素制御信号ＳＣ，，ＳＣ２が結合さ
れ、この結果、各楽音形成回路５０ａ〜５０ｈ，５１ａ
〜５１ｈは各回路毎にピッチ変化、音色、音量等がそれ
ぞれ異なった楽音信号を形成する。一方、複数押鍵検出
回路１００から複数押鍵検出信号ＰＬＫが発生しない場
合、すなわち鍵盤部において単音演奏が行なわれたとき
は、ゲート回路８５が動作せず、楽音要素制御信号ＳＣ
，．ＳＣ２は各条音形成回路５０ａ〜５０ｈ，５１ａ〜
５１ｈに結合されない。

したがって、各楽音形成回路５０ａ〜５０ｈ，５１ａ〜
５１ｈは入力される音高電圧ＫＶ，′〜ＫＶ６′により
指定された音高で、楽音要素制御信号ＳＣ．，ＳＣ２に
よって制御されない各条音形成回路５０ａ〜５０ｈ，５
１ａ〜５１ｈ独自で設定されるピッチ変化、音色、音量
の楽音信号を形成する。そして、各楽音形成回路５０ａ
〜５０ｈ，５１ａ〜５１ｈに於いて形成された各楽音信
号は、それぞれ合成された後にサウンドシステム７０の
図示しないェクスブレッション回路、効果回路、増幅器
等を介してスピーカから演奏音として発音される。

従って、このように構成された電子楽器においては、単
音演奏したときには、楽音要素制御信号ＳＣ，，ＳＣ２
によって制御されない正規の安定した楽音が発音される
。

一方穣音演奏したときは、各楽音形成チャンネル（各楽
音形成回路５０ａ〜５０ｈ，５１ａ〜５１ｈ）はそれぞ
れ異なる楽音要素制御信号ＳＣ，またはＳＣ２によって
楽音形成特性が制御されるために、同時に発音される複
数の楽音は互いにその楽音要素が異なったものとなる。
この場合、チャンネルプロセッサ２０‘こおける操作鍵
に対応したキーコードＫＣの割当て動作が前述したよう
に不規則、つまりランダムであるために、操作鍵の割当
てられる発音チャンネルによって楽音要素が若干異なっ
た変イ肋態となり、発生楽音はランダム性を有すること
になる。このようにして、鍵盤部における演奏態様（単
音演奏かあるいは複音演奏か）によって発生楽音が設定
制御される。

以上の説明がこの発明による電子楽器の−実施例を示す
全体構成略示ブロック図に対する構成および動作の概略
説明である。

次に、上述した各部の構成およびその動作を順次詳細に
説明する。

Ｂ 各部の構成および動作の詳細説明 なお、キーコーダ１０およびチャンネルプロセッサに関
しては、本件出願人が先に出願した椿膿昭５０−９９１
５２号（特関昭５２−２３３２４号）・発明の名称「キ
ーコーダ↓特厭昭５０一１００８７計葺く持関昭５２一
２４５１８号）・発明の名称「キースィツチ検出処理装
置」あるいは特脇昭５２−６７８２１号・発明の名称「
電子楽器」の明細書中に詳細に説明されており、またキ
ーコード・音高電圧変換部３０およびタイミング信号発
生部１１川こ関しては特顔昭５１一７５０６５号・発明
の名称「電子楽器」の明細書中に詳細に説明されている
ので、ここではその説明を省略する。

■ 楽音形成部５０，５１ 楽音形成部５０，５１は、第２図示すように各チャンネ
ルに対応して設けられた２系列の楽音形成回路５０ａ〜
５０ｈ，５１ａ〜５１ｈによって構成されている。

そして、この楽音形成回路５０ａ〜５０ｈ，５１ａ〜５
１ｈは、チャンネル別音高電圧制御部４０の各音高電圧
制御部４０ａ〜４０ｈから供給される各音高電圧ＫＶ，
′〜ＫＶ８′によってその発振周波数が制御されるＶＣ
０５２と、このＶＣ０５２からの音源信号を音色形成す
る／・ィバスおよびローパス特性のＨＰＶＣＦ５ ３お
よびＬＰＶＣＦ５ ４と、このＶＣＦ５３，５４で音色
形成された楽音信号に音量ェンベロープを付与するＶＣ
Ａ５５と、更に上記ＶＣ０５２，ＶＣＦ５３，５４およ
びＶＣＡ５５に対応して設けられそれぞれ発振周波数、
カットオフ周波数および増幅度を時間的に変化させるヱ
ンベロープ波形を発生するヱンベロープ波形発生回路（
以下ＥＧと略称する）５６，５７，５８とから構成され
ている。各条音形成回路５０ａ〜５０ｈ，５１ａ〜５１
ｈにそれぞれ設けられた各ＥＧ５６５７，５８には、チ
ャンネルプロセッサ２０の押鍵状態メモリ２４から各発
音チャンネル別にキーオン信号ＫＯ，〜ＫＯ８が供聯合
されており、このキーオン信号ＫＯ，〜ＫＯ８の発生に
同期してェンベロープ波形信号の発生を開始し、ＶＣ０
５２の発振周波数、ＶＣＦ５３，５４のカットオフ周波
数、ＶＣＡ５５の増幅度をそれぞれ制御する。

この各ＥＧ５６，５７，５８から発生される各ェンベロ
ープ波形信号の波形形状（アタック、サスティン、ディ
ケイ等の波形条件）はヱンベロープ波形制御信号発生部
６０，６１からの各種ェンベロープ波形制御信号ＥＣ，
，ＥＣ２によって各系列毎に共通して設定制御される。
■ 楽音要素制御信号発生部８０楽音要素制御信号発生
部８０は第２図に示すように、各楽音形成回路５０ａ〜
５０ｈ，５１ａ〜５１Ｍこおける前述したＶＣ０５２，
ＶＣＦ５３，５４，ＶＣＡ５５に対応してそれぞれ設け
られ、操作パネルに設けられた操作子により駆動されて
電源電圧（十１５Ｖ）を分圧出力する可変抵抗器８１ａ
〜８１ｃと、この各可変抵抗器８１ａ〜８１ｃの設定出
力電圧を入力として、互いに逆極性の楽音要素制御信号
ＳＣ，，ＳＣ２となるピッチ制御信号ＳＣ，ｏ，ＳＣ２
ｏ、音色制御信号ＳＣ，Ｆ，ＳＣ２Ｆおよび音量制御信
号ＳＣ，＾，ＳＣ２＾をそれぞれ発生するピッチ制御信
号発生回路８２ａ、音色制御信号発生回路８２ｂおよび
音量制御信号発生回路８２ｃとから構成されている。

各制御信号発生回路８２ａ〜８２ｃは、各可変抵抗器８
１ａ〜８１ｃの出力電圧を非反転入力として正極性の各
制御信号ＳＣ，ｏ，ＳＣ，Ｆ，ＳＣ，＾を発生する比較
器８３と、各可変抵抗器８１ａ〜８１ｃの出力電圧を反
転入力として負極性の各制御信号ＳＣ２ｏ，ＳＣ２Ｆ，
ＳＣ２＾を発生する比較器８４を有している。

そして、各可変抵抗器８１ａ〜８１ｃの設定出力電圧を
適宜変化させることにより、該設定出力電圧に対応した
正極性および負極性の各制御信号ＳＣ，ｏ，ＳＣ，Ｆ，
ＳＣ，＾およびＳＣ２ｗ ＳＣ２Ｆ，ＳＣ２＾（両者は
絶対値は略等しく樋性が異なる）が出力される。■ 制
御信号分配部９０，９１ 制御信号分配部９０，９１は、第２図に示すように、各
楽音形成回路５０ａ〜５０ｈ，５１ａ〜５１ｈにそれぞ
れ対応して設けられた各設定回路９０ａ〜９０ｈ， ９
１ａ〜９１ｈによって構成されている。

そして、各設定回路９０ａ〜９０ｈ，９１ａ〜９１ｈ‘
ま各楽音形成回路５０ａ〜５０ｈ，５１ａ〜５１ｈ‘こ
供技給する制御信号発生回路８２ａからのピッチ制御信
号ＳＣ，ｏ，ＳＣ２ｏのレベルを各チャンネル別に設定
制御する抵抗９２ａ〜９２ｈ，９６ａ〜９６ｈと、制御
信号発生回路８２ｂからの音色制御信号ＳＣ，Ｆ， Ｓ
Ｃ２Ｆのレベルを各チャンネル別に設定制御する抵抗９
３ａ〜９３ｈ，９４ａ〜９４ｈ，９７ａ〜９７ｈ，９８
ａ〜９８ｈと、制御信号発生回路８２ｃからの音量制御
信号ＳＣ，＾，ＳＣ沙のレベルを各チャンネル別に設定
制御する抵抗９５ａ〜９５ｈ，９９ａ〜９９ｈとからそ
れぞれ構成されている。

上記各抵抗９２（ａ〜ｈ），９３（ａ〜ｈ），９４（ａ
〜ｈ），９５（ａ〜ｈ），９６（ａ〜ｈ），９７（ａ〜
ｈ），９８（ａ〜ｈ），９９（ａ〜ｈ）の抵抗値は例え
ば第１表に示すような値に選定される。第 １ 表 そして、この制御信号分配部９０，９１の発音チャンネ
ル別に設けられた各設定回路９０ａ〜９０ｈ，９１ａ〜
９１ｈの抵抗９２ａ〜９２ｈ，９６ａ〜９６ｈによりレ
ベル設定されたピッチ制御信号ＳＣ，ｏ，ＳＣ２ｏは楽
音形成回藤５０ａ〜５０ｈ，５１ａ〜５１ｈの各ＶＣ０
５２にそれぞれ供給され、これによりＶＣ０５２の基準
的な発振周波数を若干制御して発生楽音のピッチ制御が
行なわれる。

また、各抵抗９３ａ〜９３ｈ，９７ａ〜９７ｂ，９４ａ
〜９４ｈ，９８ａ〜９８ｈによりレベル設定された音色
制御信号ＳＣ，Ｆ，ＳＣ２Ｆは楽音形成回路５０ａ〜５
０ｈ，５１ａ〜５１ｈの各ＶＣＦ５３，５４にそれぞれ
供給され、これによりＶＣＦ５３，５４の基準的なカッ
トオフ周波数を制御して発生楽音の音色設定制御が行な
われる。更に、各抵抗９５ａ〜９５ｈ，９９ａ〜９９ｈ
によりレベル設定された音量制御信号ＳＣ，＾，ＳＣ２
＾は楽音形成回路５０ａ〜５０ｈ，５１ａ〜５１ｈの各
ＶＣＡ５５にそれぞれ供給され、これによりＶＣＡ５５
の基準的な増幅率を制御して発生楽音の音量が設定制御
される。■ 後数押鍵検出回路１００ 複数押鍵検出回路１００は、第３図に示すように第１お
よび第２の優先回路１０１および１０２と、一致回路１
０３とによって構成されている。

第１、第２の優先回路１０１，１０２には、チャンネル
プロセッサ２０の押鍵状態メモリ２４からの各チャンネ
ル毎のキーオン信号ＫＯ，〜ＫＯ８およびこのキーオン
信号ＫＯ，〜ＫＱをインバータ１，〜１８によって反転
した反転キーオン信号ＫＯ．〜ＫＯ８が共通に供給され
ている。

第１の優先回路１０１は入力されるキーオン信号ＫＯ，
〜ＫＯ８のうち、信号ＫＯ，，ＫＯ２，ＫＯ３，・・・
…ＫＯ８の順位で優先動作を行なうようになっており、
各キーオソ信号ＫＯ，〜ＫＯ８は対応するアンドゲート
Ａ，〜Ａ８にそれぞれ入力される。優先順位が下位のキ
ーオン信号ＫＯ２〜ＫＯ８が入力されるァンドゲートＡ
２〜んには、さらに該信号ＫＯ２〜ＫＯ８より優先順位
の高いキーオン信号ＫＯ，〜ＫＯ７をィンバータ１，〜
１７で反転した反転キーオン信号ＫＯ，〜ＫＯ７が全て
入力される。すなわち、各アンドゲートＡ，〜んには第
２表に示すようにキーオン信号ＫＯ，〜ＫＯ８および反
転キーオン信号ＫＯ，〜ＫＯ，が入力されている。第
２ 表また、第２の優先回路１０２は、第１の優先回路
１０１とは逆に入力されるキーオン信号ＫＯ，〜ＫＯ８
のうち、信号ＫＯ８，ＫＯ７，ＫＯ８，・・・・・・Ｋ
Ｏ，の順位で優先動作を行なうように回路が組まれてい
る。

各キーオン信号ＫＯ，〜ＫＯ８は優先回路１０２の対応
するアンドゲートＡ，．〜Ａ，８にそれぞれ入力される
とともに、優先順位が下位のキ−オン信号ＫＯ７〜ＫＯ
，が入力されるアンドゲートＡ，７〜Ａ，．には、該信
号ＫＯ７〜ＫＯ，より優先順位の高いキーオン信号ＫＱ
〜ＫＯ２をィンバータも〜１２で反転した反転キーオン
信号ＫＯ８〜ＫＯ２が全て入力されている。各アンドゲ
ートＡ，．〜Ａ，８に入力される信号を第３表に示す。
第 ３ 表 したがって、この第１、第２の優先回路１０１，１０２
に、例えばキーオン信号ＫＱ，ＫＯ５が供給されると、
第１の優先回路１０１ではキーオソ信号ＫＯ２に対応す
る（第２チャンネルに相当する）アンドゲートＡ２が動
作してその出力が信号“１”となる（この場合、キーオ
ン信号ＫＱに対応するァンドゲートんは反転キーオン信
号ＫＯ２により不動作となる）。

一方、第２の優先回路１０２ではキーオン信号ＫＯ５に
対応する（第２チャンネルに相当する）アンドゲートＡ
，５が動作してその出力が信号“１”となる（この場合
、キーオン信号ＫＯ２に対応するアンドゲートＡ，２は
反転キーオン信号ＫＯ２により不動作となる）。またキ
ーオン信号ＫＯ・のみが優先回路１０１，１０２に入力
されると、第１の優先回路１０１のァンドゲートＡ，お
よび第２の優先回路１０２のアンドゲートＡ，．が動作
して、該アンドゲートんおよびＡ，．から信号“１”が
出力される。第１、第２の優先回路１０１，１０２の各
アンドゲートＡ，〜へおよびＡ，．〜Ａ，８の出力は一
致回路１０３のァンドゲートん，〜Ａ碑にそれぞれ供給
される。

すなわち、優先回路１０１，１０２の同一キーオン信号
ＫＯ（ＫＯ，〜ＫＯ８）が入力される（同じチャンネル
の）アンドゲートＡ，とＡ，．，Ａ２とＡ，２，んとＡ
，３，んとＡ，４，ふとＡ，５，んとＡ，６，んとＡ，
７，Ａ８とＡ，８の出力が組み合わされて一致回路１０
３の各アンドゲートＡ２，〜Ａ２８にそれぞれ供Ｖ給さ
れる。

一致回路１０３の各アドゲートん，〜Ａ蟹が動作してそ
の出力が信号“１”となるのは、優先回路１０１，１０
２における各組（同じチャンネル）のアンドゲートＡ，
とＡ，．〜Ａ８とＡ，８の出力がともに信号“１”とな
った場合であり、これは前述のように優先回路１０１，
１０２の単一のキーオン信号ＫＯ（ＫＯ，〜ＫＯ８のい
ずれか１つ）が供給されたときである。複数のキーオン
信号ＫＯ（ＫＯ，〜ＫＯ８）が優先回路１０１，１０２
に供給された場合は各組のアンドゲートＡ，とＡ，．〜
Ａ８とＡ，８のうちどちらか一方のアンドゲートんある
いはＡ，．〜んあるいはＡ，８の出力は必ず信号“０”
となって一致回路１０３のアンドゲートん，〜Ａ蟹は全
て不動作となる。この一致回路１０３の各ァンドゲート
ん，〜ん８の出力はノアゲートＮＲ，に共通に入力され
る。ノアゲートＮＲ，は各ァンドゲートん，〜Ａ２８の
出力が全て信号“０”のとき、すなわち複数のキーオン
信号ＫＯ（ＫＯ，〜ＫＯ８）が供Ｖ給されたとき、その
条件が成立して該ゲートＮＲ，の出力は信号“１”とな
る。この信号“１”は複数押鍵検出信号ＰＬＫとして前
述のようにゲート回路８５に対し送出され該ゲート回路
８５を動作状態にする。

したがって、この複数押鍵検出回路１００は、鍵盤部で
複数の鍵が操作されチャンネルプロセッサ２０の押鍵状
態メモリ２４の複数チャンネルからキーオン信号ＫＯ（
ＫＯ，〜ＫＯ８）が出力されたとき（検出回路１０川こ
複数のキーオン信号ＫＯが入力されたとき）、複数押鍵
検出信号ＰＬＫを送出する。

なお、この複数押鍵検出回路１００は、押鍵状態メモリ
２４から全チャンネルのキーオン信号ＫＯ，〜ＫＯ８が
出力されないとき、すなわち鍵盤部において押鍵操作が
行なわれない非演奏状態のとき一致回路１０３のアンド
ゲートＡ２，〜ん８の出力が全て信号“０”となって複
数押鍵検出信号ＰＬＫが送出されるのを阻止するために
、全チャンネルのキーオン信号ＫＯ，〜ＫＯ８を／アゲ
ートＮＲ２に入力してキーオン信号ＫＯ，〜ＫＯ８が何
ら供給されないことを該ノアゲートＮＲ２で検出し、こ
のノアゲートＮＲ２からの検出信号ＡＫ０（信号“１’
’を一致回路１０３の／アゲートＮＲ，に加えている。

これにより非演奏状態において複数押鍵検出信号ＰＬＫ
が送出されないようになっている。■ 楽音形成部５０
，５１、楽音要素制御信号発生部８０、ゲート回路８５
、制御信号分配部９０，９１、複数押鍵検出回路１００
の動作説明このように構成された電子楽器において、鍵
盤部で単音演奏が行なわれた場合を想定すると、複数押
鍵検出回路１００には単一のキーオン信号ＫＯ（ＫＯ，
〜ＫＯ８のいずれか）が入力されるので、該回路１００
からは複数押鍵検出信号ＰＬＫは送出されない。

このためゲート回路８５は不動作状態となって楽音要素
制御信号発生部８０の各制御信号発生回路８２ａ〜８２
ｃから送出される第１および第２の各制御信号ＳＣ，。
・ＳＣの，ＳＣ．Ｆ・ＳＣ２Ｆ，ＳＣ，＾・ＳＣ２＾は
制御信号分配部９０．９１の各設定回路９０ａ〜９０ｈ
，９１ａ〜９１ｈには結合されない。したがって、楽音
形成部５０，５１の各楽音形成回路５０ａ〜５１ｈ．５
１ａ〜５１Ｍこは楽音要素制御信号ＳＣ，（ＳＣ，ｏ，
ＳＣ．Ｆ，ＳＣ，＾），ＳＣ２（ＳＣ２ｏ，ＳＣぜ，Ｓ
Ｃ財）が結合されない状態となり、楽音要素制御信号発
生部８０および制御信号分配部９０，９１の影響は何ら
受けない。

従って、各条音形成回路５０ｂ〜５０ｈ，５１ａ〜５１
ｈはチャンネル別音高電圧制御部４０の各音高制御回路
４０ａ〜４０ｈから供Ｖ給される音高電圧ＫＶ，′〜Ｋ
Ｖ８′に対応する音高で、かつ各楽音形成回路５０ａ〜
５０ｈ，５１ａ〜５１ｈ内の各ＥＧ５６〜５８によって
設定される状態の楽音信号が得られる。従って、各楽音
形成部５０，５１の各条音形成回路５０ａ〜５０ｈ，５
１ａ〜５１ｈからは単音演奏操作に対応して音高が異な
るのみで音色および音量が同じ状態の楽音信号が形成さ
れる。この場合、鍵盤部における演奏は単音演奏である
ので複数（８チャンネル）の楽音形成回路５０ａ〜５０
ｈ，５１ａ〜５１ｈのうち常に単一の楽音形成回路（５
０ａ〜５０ｈ，５１ａ〜５１ｈのいずれか）から楽音信
号が送出される。どのチャンネルの楽音形成回路５０ａ
〜５０ｈ，５１ａ〜５１ｈ）が使用されるかは前述のよ
うにチャンネルプロセッサ２０の発音割当て動作により
指示される。次に、鍵盤部で複音演奏した場合を想定す
ると、複数押鍵検出回路１０川こは複数のキーオン信号
ＫＯ（ＫＯ，〜ＫＯ８）が入力されるので、該回路１０
０からは複数押鍵検出信号ＰＬＫが送出されゲート回路
８５は動作状態となる。

したがって、楽音要素制御信号発生部８０の各制御信号
発生回路８２ａ〜８２ｃから送出される、可変抵抗器８
１ａ〜８１ｃの設定出力電圧に対応した正の電圧値の第
１系列用の各制御信号ＳＣ，ｏ，ＳＣ，Ｆ，ＳＣ，＾お
よび前記可変抵抗器８１ａ〜８１ｃの設定出力電圧に対
応した負の電圧値の第２系列用の各制御信号ＳＣ２ｏ，
ＳＣ２Ｆ，ＳＣ２＾がゲート回路８５の各ゲートＧを介
して制御信号分配部９０および９１にそれぞれ供孫舎さ
れる。このようにして制御信号分配部９０，９１に供給
された楽音要素制御用の各制御信号ＳＣ，のＳＣ■，Ｓ
Ｃ，Ｆ，ＳＣ２Ｆ，ＳＣ，＾，ＳＣ２＾は、各発音チャ
ンネルに対応して設けられた設定回路９０ａ〜９０ｈ，
９１ａ〜９１ｈでそれぞれレベル設定されて各楽音形成
回路５０ａ〜５０ｈ，５１ａ〜５ｈ内のＶＣ０５２，Ｈ
ＰＶＣＦ５３，ＬＰＶＣＦ５４，ＶＣＡ５５にそれぞれ
供給される。この場合、各設定回路９０ａ〜９０ｈ，９
１ａ〜９１ｈ内に設けられている各抵抗９２（ａ〜ｈ）
，９３（ａ〜ｈ），９４（ａ〜ｈ），９５（ａ〜ｈ），
９６（ａ〜ｈ），９７（ａ〜ｈ），９８（ａ〜ｈ），３
９（ａ〜ｈ）の抵抗値は前述した第１表に示す値に選定
されているために、各制御信号ＳＣ，ｏ，ＳＣ柳 ＳＣ
Ｍ ＳＣ２Ｆ，ＳＣ，＾，ＳＣ沙はそれぞれ上記抵抗に
よって制限されたものとなる。この状態を前述した第１
表を基にして各条青形成チャンネル別、つまり楽音形成
回路５０ａ，５１ａ側を第１楽音形成チャンネルとし、
楽音形成回路５０ｈ，５１ｈ側を第８楽音形成チャンネ
ルとするとともに、各楽音形成回路５０ａ〜５０ｈを第
１系列とし、各楽音形成回路５１ａ〜５１ｈを第２系列
とすると、各条音形成回路５０ａ〜５０ｈ，５１ａ〜５
１ｈで形成される楽音信号のピッチ変化は第４図ａに示
すようになり、音色（ＶＣＦ５３，５４のカットオフ周
波数特性）は第４図ｂに示すようになり、更に音量は第
４図ｃに示すようになって各楽音形成チャンネル間およ
び池系列の楽音形成チャンネル間に於いて形成楽音信号
の楽音要素の状態がランダムなものとなる。なお、第４
図ｂに於いて、各楽音形成チャンネル部分に表示された
２本の線は、左側がＨＰＶＰＦ５３を示し、また右側が
ＬＰＶＰＦ５４の特性を示している。従って、例えば第
１系列を担当する楽音形成部５０の楽音形成回路５０ａ
〜５０ｈから同時に発生される複数の楽音は、そのピッ
チ変化、音色、音量がすべて異なったものとなってラン
ダム性が十分に得られる。また、この場合同一操作鍵で
あっても、その発音が割当てられる楽音形成回路５０ａ
〜５０ｈ，５１ａ〜５１ｈによって発生楽音の楽音要素
が異なったものとなり、これに於いてもランダム性が生
ずることになる。なお、第４図ａ〜ｃは各楽音要素の変
化幅も表わしており、楽音要素制御信号発生部８０の各
可変抵抗部８１ａ〜８１ｃの出力電圧を可変設定するこ
とによってその設定幅内に於いて変化するもので、第１
および第２系列の楽音形成部５０，５１に供給される各
楽音要素制御信号ＳＣ，。およびＳＣ２ｏ，ＳＣ，Ｆお
よびＳＣ２Ｆ，ＳＣ，＾およびＳＣ２＾は、前述したよ
うにその極性が互いに逆犠牲となっているためにその変
化方向も逆となり、各可変抵抗器８１ａ〜８１ｃの出力
電圧が上昇設定されるに従って第１および第２系列の楽
音形成部５０，５１でそれぞれ形成される楽音信号の各
種楽音要素の差が大きくなっていく。このように、各条
音形成回路５０ａ〜５００，５１ａ〜５１ｈで形成する
楽音信号の楽音要素が各チャンネル別に互いに異なって
おり、また、チャンネルプロセッサ２０による楽音形成
チャンネルの割当てがランダムであるために、複音演奏
に対応して発生される各楽音は十分なランダム性を有し
音楽的に豊かな複音の演奏音が得られることになる。

なお、上記実施例では、２系列の楽音形成部５０および
５１を設けた場合につき説明したが、楽音形成部は１系
列でもよく、または３系列以上であってもよい。

また、楽音形成部の構成もＶＣ○、ＶＣＦ、ＶＣＡを用
いたシンセサィザ方式に限らず他の方式を用いて楽音形
成部を構成するようにしてもよい。さらにまた、楽音形
成部における形成楽音信号の楽音要素を可変制御するた
めに楽音要素制御信号をＶＣ○、ＶＣＦ、ＶＣＡに供給
した場合につき説明したが、楽音要素制御信号を楽音形
成部の例えばＥＧや各種効果回路（図示せず）に供給し
て形成楽音の楽音要素を制御するようにしてもよいこと
は勿論である。

Ｃ この発明による 以上説明したように、この発明による電子楽器は、鍵盤
部における演奏態様が単音演奏かあるいは複音演奏かに
よって発生楽音のピッチ変化、音色、音量等の楽音要素
を制御するようにしたので演奏態様に合った最適な演奏
音が得られるとともに、特に複音演奏の場合には各発生
楽音の楽音要素を相互に若干異ならせるようにしたので
、単調さのない音楽的に豊かな演奏音が得られる優れた
効果を奏する。

【図面の簡単な説明】

第１図はこの発明による電子楽器の一実施例を示すブロ
ック図、第２図は第１図に示すブロック図の楽音形成部
、楽音要素制御信号発生部、制御信号分配部の要部詳細
回路図、第３図は第１図に示すブロック図の複数押鍵検
出回路の詳細回路図、第４図ａ〜ｃは発生楽音のピッチ
変化、音色および音量の可変範囲例を示す図である。 １０……キーコーダ、２０……チヤンネルプロセッサ、
３０・・・…キーコード・音高電圧変換部、４０・…・
・チャンネル別音高電圧制御部、５０，５１・・・・・
・楽音形成部、６０，６１・・・・・・ェンベロープ波
形制御信号発生部、７０・・・…サウンドシステム、８
０・・・・・・楽音要素制御信号発生部、８５・・・・
・・ゲート回路、９０，９１・・・・・・制御信号分配
部、１００・・・・・・複数押鍵検出回路、１１０・・
・・・・タイミング信号発生部。 第１図 第２図 第４図 第３図

Claims (1)

1. 【特許請求の範囲】 １ 複数の鍵を有する鍵盤部と、 前記鍵盤部における押鍵操作に対応して発生される鍵
   情報に基づきそれぞれ楽音信号を形成する複数の楽音形
   成部と、 前記鍵盤部において同時に複数の鍵が押鍵さ
   れているか否かを検出する押鍵状態検出手段と、前記押
   鍵状態検出手段が複数の押鍵を検出したとき、前記各楽
   音形成部に対して楽音信号の楽音要素を制御するための
   互いに異なる制御信号をそれぞれ供給する制御信号供給
   手段とを備えたことを特徴とする電子楽器。 ２ 複数の鍵を有する鍵盤部と、 前記鍵盤部における押圧鍵を検出し、該押圧鍵を表わ
   す鍵情報を同時発音可能な複数のチヤンネルのいずれか
   にそれぞれ割当てる押鍵検出・割当て手段と、 前記各
   チヤンネルに割当てられた鍵情報に基づきそれぞれ楽音
   信号を形成する複数の楽音形成チヤンネルと、 前記鍵
   盤部において同時に複数の鍵が押鍵されているか否かを
   検出する押鍵状態検出手段と、前記押鍵状態検出手段が
   複数の押鍵を検出したとき、前記各楽音形成チヤンネル
   に対して楽音信号の楽音要素を制御するための互いに異
   なる制御信号をそれぞれ供給する制御信号供給手段とを
   備えたことを特徴とする電子楽器。