JPS60132A - デ−タ伝送回路 - Google Patents
デ−タ伝送回路Info
- Publication number
- JPS60132A JPS60132A JP10716283A JP10716283A JPS60132A JP S60132 A JPS60132 A JP S60132A JP 10716283 A JP10716283 A JP 10716283A JP 10716283 A JP10716283 A JP 10716283A JP S60132 A JPS60132 A JP S60132A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- circuit
- switch control
- reproducing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1676—Time-division multiplex with pulse-position, pulse-interval, or pulse-width modulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［ａｌ 発明の技術分野
本発明はデータ伝送回路に係り、特に時分割多元接続（
ＴＤＭＡと省略）の通信系に於けるデータ伝送回路に関
するものである。
ＴＤＭＡと省略）の通信系に於けるデータ伝送回路に関
するものである。
ｆｂｌ 従来技術と問題点
ＴＤＭＡ通信は複数の局が中継器を時分割的に使用する
ため、各局から送信される信号はバーストと１１＝Ｊ″
ばれる周期的に断続する信号になっているが、中継器上
で他局から送信されたバースト信号と交わらないように
その送信位置は何等かの時間基準に対して常に一定の時
間関係を保つようにＴＤＭＡスイッチ制御信号で制御さ
れている。
ため、各局から送信される信号はバーストと１１＝Ｊ″
ばれる周期的に断続する信号になっているが、中継器上
で他局から送信されたバースト信号と交わらないように
その送信位置は何等かの時間基準に対して常に一定の時
間関係を保つようにＴＤＭＡスイッチ制御信号で制御さ
れている。
ごのＴＤＭＡ通信方式は衛星通信の分野では従来から利
用され°ζいる。−例としては、ビルの屋上に小さな無
線装置及び空中線を、室内にＴＤＭＡ制御装置等を設け
てその間を線路で結ぶ。そして、無線装置に送らなけれ
ばならない信号としてデータ信号、クロック信号、前記
バースト信号に対応するＴＤＭＡスイッチ制御信号の３
種類があるが、これらの信号を伝送する線路の長さはこ
のＴＤＭＡ制御装置の設置場所にも依るが、ビルの１階
に設置された場合には大体ビルの高さと略同じ長さ例え
ば数百メートルにもなり、しかも３種類の信号に対して
それぞれ３本の線路や場合に依ってはこれを収容する金
属性の管等が必要になる。更に、線路が長くなる場合に
は線路上装置との間に整合回路や線路等化器等が必要と
なりシステム構成が複雑になるので価格が上昇する一方
の信頼度が低下すると云う問題があった。
用され°ζいる。−例としては、ビルの屋上に小さな無
線装置及び空中線を、室内にＴＤＭＡ制御装置等を設け
てその間を線路で結ぶ。そして、無線装置に送らなけれ
ばならない信号としてデータ信号、クロック信号、前記
バースト信号に対応するＴＤＭＡスイッチ制御信号の３
種類があるが、これらの信号を伝送する線路の長さはこ
のＴＤＭＡ制御装置の設置場所にも依るが、ビルの１階
に設置された場合には大体ビルの高さと略同じ長さ例え
ば数百メートルにもなり、しかも３種類の信号に対して
それぞれ３本の線路や場合に依ってはこれを収容する金
属性の管等が必要になる。更に、線路が長くなる場合に
は線路上装置との間に整合回路や線路等化器等が必要と
なりシステム構成が複雑になるので価格が上昇する一方
の信頼度が低下すると云う問題があった。
ｆＣ） 発明の目的
本発明は上記従来技術の問題に鑑みなされたものであっ
て、システムの信頼度を向上させると共にシステムの価
格を低減させ、而もデータ伝送を効率的に行うことの出
来るデータ伝送回路を提供することを目的としている。
て、システムの信頼度を向上させると共にシステムの価
格を低減させ、而もデータ伝送を効率的に行うことの出
来るデータ伝送回路を提供することを目的としている。
（ｄ） 発明の構成
前記発明の目的は、ＴＤＭＡスイッチ制御信号に応じ選
択的にデータ信号を取り出す手段と、該ＴＤＭＡスイッ
チ制御信号に応じ選択的にクロック信号を阻止する手段
と、−該信号取り出し手段から得られた１−タ信号と該
信号阻止手段から得られたクロック信号とを合成する手
段とから成るデータ伝送回路送信部と、受信したベース
バンド信号を２分割する手段と、該２分割手段から得ら
れた第１のベースバンド信号を信号再生する第１の信号
再生手段と、第２のベースバンド信号を半ビツト遅延さ
−Ｖた後信号再生する第２の信号再生手段と、該第１及
び第２の信号再生手段から得られた信号からデータ信号
及びＴＤＭＡスイッチ制御信号を取り出す第１及び第２
の信号抽出手段と、該ベースバンド信号から抽出したク
ロック信号を再生し該第１及び第２の信号再生手段に該
クロック信号を供給するり１１ツク再生手段とからなる
データ伝送回路受信部とから構成されたことを特徴とす
るデータ伝送回路を提供することに依り達成される。
択的にデータ信号を取り出す手段と、該ＴＤＭＡスイッ
チ制御信号に応じ選択的にクロック信号を阻止する手段
と、−該信号取り出し手段から得られた１−タ信号と該
信号阻止手段から得られたクロック信号とを合成する手
段とから成るデータ伝送回路送信部と、受信したベース
バンド信号を２分割する手段と、該２分割手段から得ら
れた第１のベースバンド信号を信号再生する第１の信号
再生手段と、第２のベースバンド信号を半ビツト遅延さ
−Ｖた後信号再生する第２の信号再生手段と、該第１及
び第２の信号再生手段から得られた信号からデータ信号
及びＴＤＭＡスイッチ制御信号を取り出す第１及び第２
の信号抽出手段と、該ベースバンド信号から抽出したク
ロック信号を再生し該第１及び第２の信号再生手段に該
クロック信号を供給するり１１ツク再生手段とからなる
データ伝送回路受信部とから構成されたことを特徴とす
るデータ伝送回路を提供することに依り達成される。
（０）発明の実施例
第１図は本発明の一実施例のブロック接続図で第１図（
ａｌはデータ伝送回路送信部を、第１図中）はデータ伝
送回路受信部をそれぞれ示す。
ａｌはデータ伝送回路送信部を、第１図中）はデータ伝
送回路受信部をそれぞれ示す。
同図に於いて、ｃ、、 Ｇ２．はそれぞれゲート回路Ｇ
、はデータ再生回路、Ｇ、はＴＤＭＡスイッチ制御信号
再生回路、Ａは合成回路、Ｓ、は半ビット・シフター、
屑、ＦＬ はそれぞれ信号再生回路、Ｃはクロ７り再生
回路、１〜８はそれぞれ端子を示す。
、はデータ再生回路、Ｇ、はＴＤＭＡスイッチ制御信号
再生回路、Ａは合成回路、Ｓ、は半ビット・シフター、
屑、ＦＬ はそれぞれ信号再生回路、Ｃはクロ７り再生
回路、１〜８はそれぞれ端子を示す。
そしてこれらの各ブロックは次のように接続されている
。
。
第１図（ａｌに示したデータ伝送回路送信部に就いては
、ゲート回路Ｇ１及びＧ２の（１）の入力端子はそれぞ
れ端子１及び３に、出力端子はそれぞれ合成回路Ａの（
１）及び（２）の入力端子に１合成回路への出力端子は
端子４に、端子２はゲート回路Ｇｌ、 Ｇ２の（２）の
入力端子にそれぞれ接続される。
、ゲート回路Ｇ１及びＧ２の（１）の入力端子はそれぞ
れ端子１及び３に、出力端子はそれぞれ合成回路Ａの（
１）及び（２）の入力端子に１合成回路への出力端子は
端子４に、端子２はゲート回路Ｇｌ、 Ｇ２の（２）の
入力端子にそれぞれ接続される。
第１図（ｂｌに示したデータ伝送回路受信部に就いては
、半ビット・シフター８１の入力端子は端子５と、出力
端子は信号再生回路Ｆ２を介してデータ再生回路ｃ、、
ＴＤＭＡスイッチ制御信号再生回路ｑの（１）の入力
端子に、それぞれ接続される。又信号再生量ＩＩＦ、の
入力端子は端子５と、出力端子はデータ再生「１路Ｇ３
及びＴＤＭＡスイッチ制御信号再生回路Ｇやの（２）の
入力端子とそれぞれ接続される。そしてデータ再生回路
Ｇ３及びＴＤＭＡスイッチ制御信号再生回路Ｃ１１の出
力端子はそれぞれ端子７及び８に接続される。一方端子
６はクロック再生回路Ｃを介して信号再生回路へ及びち
の２の入力端子にそれぞれ接続される。
、半ビット・シフター８１の入力端子は端子５と、出力
端子は信号再生回路Ｆ２を介してデータ再生回路ｃ、、
ＴＤＭＡスイッチ制御信号再生回路ｑの（１）の入力
端子に、それぞれ接続される。又信号再生量ＩＩＦ、の
入力端子は端子５と、出力端子はデータ再生「１路Ｇ３
及びＴＤＭＡスイッチ制御信号再生回路Ｇやの（２）の
入力端子とそれぞれ接続される。そしてデータ再生回路
Ｇ３及びＴＤＭＡスイッチ制御信号再生回路Ｃ１１の出
力端子はそれぞれ端子７及び８に接続される。一方端子
６はクロック再生回路Ｃを介して信号再生回路へ及びち
の２の入力端子にそれぞれ接続される。
第２図は第１図に示したデータ伝送回路送信部及びデー
タ伝送回路受信部の動作を説明するための図で、第２図
の左側に示した■、■・・・・は第１図に示した同じ記
号の部分の動作を示している。そごで、第２図を参照し
ながら第１［ｆｆｌの動作を説明する。
タ伝送回路受信部の動作を説明するための図で、第２図
の左側に示した■、■・・・・は第１図に示した同じ記
号の部分の動作を示している。そごで、第２図を参照し
ながら第１［ｆｆｌの動作を説明する。
まず第１図（ａｌに示したデータ伝送回路送信部の動作
は次のようである。
は次のようである。
端子ｌにデータ信号が、＠子２にＴＯＮＡスイッチ制御
信号が、端子３にクロック信）がそれぞれ加えられる（
第２図の、■、■参照）。
信号が、端子３にクロック信）がそれぞれ加えられる（
第２図の、■、■参照）。
そし°ζＴＤＭ＾スイッチ制御信号でゲート回［２＆Ｇ
、。
、。
Ｇ２はそれぞれ次のように動作している。即ち、ゲート
回路Ｇ１がＯＮの時はゲート回路Ｇ２はＯＦＦの状態に
、Ｇ１がＯＦＦの時はＧ２はＯＮの状態になるように動
作している。そこで、端子１に加えられたデータ信号は
ゲート回路Ｇ１が０．１１になっている間ゲート回路Ｇ
１の出力端子に取り出され、ゲート回路Ｇ、がＯＦＦの
間は取り出されないので、バースト状のデータ信号が得
られる（第２図■参照〉。
回路Ｇ１がＯＮの時はゲート回路Ｇ２はＯＦＦの状態に
、Ｇ１がＯＦＦの時はＧ２はＯＮの状態になるように動
作している。そこで、端子１に加えられたデータ信号は
ゲート回路Ｇ１が０．１１になっている間ゲート回路Ｇ
１の出力端子に取り出され、ゲート回路Ｇ、がＯＦＦの
間は取り出されないので、バースト状のデータ信号が得
られる（第２図■参照〉。
一方、端子３に加えられたクロック信号は前記のように
ゲート回路Ｇ１と０２の動作が交互に行われるので、デ
ータ信号がゲートから取り出される時間にはクロック信
号は取り出されない（第２図■参照）。
ゲート回路Ｇ１と０２の動作が交互に行われるので、デ
ータ信号がゲートから取り出される時間にはクロック信
号は取り出されない（第２図■参照）。
そこで２つのゲート回路Ｇ、及びＧｉの出力側に取り出
されたデータ信号及びクロ・ツク信号は合成回路へで加
算されクロ・ツク信号が含まれなｌ、）部分Ｇこ丁度デ
ータ信号が挿入される（第２図■参照）。
されたデータ信号及びクロ・ツク信号は合成回路へで加
算されクロ・ツク信号が含まれなｌ、）部分Ｇこ丁度デ
ータ信号が挿入される（第２図■参照）。
このようにして、クロック信号、 ＴＤＭＡスイ・ノチ
制御信号、データ信号の３種類の信号が直列の信号に変
換される。
制御信号、データ信号の３種類の信号が直列の信号に変
換される。
次にこのような信号が相手局に送られるが、この信号の
受信局ではデータイ４．謬回路受信部で受信信号から元
の信号を抽出しなければならない。
受信局ではデータイ４．謬回路受信部で受信信号から元
の信号を抽出しなければならない。
第１図（ｂ）に示したデータ伝送回路受信部は元の信号
を取り出す為の回路で、この回路の動作を第２図■以降
を参照して説明する。
を取り出す為の回路で、この回路の動作を第２図■以降
を参照して説明する。
端子５に取り出された受信信号はデータ伝送回路送信部
端子４から送られた信号と同しものである。そしてこの
受信信号は２分割され１つは半ビット・シフクー８１に
加えられ、他はフリップフロップ回路からなる信号再生
回路りに加えられる（第２図■参照）。
端子４から送られた信号と同しものである。そしてこの
受信信号は２分割され１つは半ビット・シフクー８１に
加えられ、他はフリップフロップ回路からなる信号再生
回路りに加えられる（第２図■参照）。
一半ビット・シフターＳ、に加えられた受信信号はそこ
に含まれ゛る遅延回路により半ビット遅れて出力端Ｙ−
に取り出された後、信号再生回路らに加えられる（第２
図■参照）。
に含まれ゛る遅延回路により半ビット遅れて出力端Ｙ−
に取り出された後、信号再生回路らに加えられる（第２
図■参照）。
一方２つの信号再生回路へ及びｈには受信信号を例えば
ＰＬＬ （Ｐｈａｓｅ Ｌｏｃｋ Ｌｏｏｐ ）回路に
通ずことに依り抽出されたクロック信号が端子６からク
ロック四生回路Ｃを介して加えられる（第２図■参照）
。
ＰＬＬ （Ｐｈａｓｅ Ｌｏｃｋ Ｌｏｏｐ ）回路に
通ずことに依り抽出されたクロック信号が端子６からク
ロック四生回路Ｃを介して加えられる（第２図■参照）
。
そこで受信信号、半ピント・シフトした受信信号及びク
ロック信号からデータ信号及びＴＤＭＡスイッチ制御信
号を分離するために次のような方法でこれを行っている
。
ロック信号からデータ信号及びＴＤＭＡスイッチ制御信
号を分離するために次のような方法でこれを行っている
。
即ち、第２図のタイムチャートに示すように第２図■に
示した受信信号と、第２図■に示した半ピント・シフト
した受信信号とを、第２図■に示したクロック信号の立
ち上がり点でサンプルして得られた２つの信号のレベル
の値から次のように判断する。
示した受信信号と、第２図■に示した半ピント・シフト
した受信信号とを、第２図■に示したクロック信号の立
ち上がり点でサンプルして得られた２つの信号のレベル
の値から次のように判断する。
信号の組合せ 判 断
■の値 ■の値 データ信号 制御信号１ ０ ０ １
ｏ １ ０ １
１ １ １ ０
ｏ ｏ ｏ 。
即ち、■、■の組合せが１０又は０１０時はデータ信号
は０で、ＴＤＭＡスイッチ制御信号が１と見なす。組合
せが１１又は０００時はデータ信号は１又は０でＴＤＭ
Ａスイッチ制御信号は０とみなす。
は０で、ＴＤＭＡスイッチ制御信号が１と見なす。組合
せが１１又は０００時はデータ信号は１又は０でＴＤＭ
Ａスイッチ制御信号は０とみなす。
第１図ｔｂ＋に示した信号再生回路Ｆ３．＆及びデータ
Ｐ「生回路Ｇ、、 ＴＤＭ八スへッチ制御信号再生回路
Ｇ午は前記の方法を実施するための回路で信号再生回路
り及び１％に加えられた受信信号、半ビット・シフトし
た受信４Ｒ号はそれぞれ再生された後データ再生量ＶＦ
ｒ Ｇ、及びＴ［１Ｍ／ｌスイッチ制御信制御体回路Ｇ
、に加えられ、ここでデータ信号とＴＤＭＡスイッチ制
御信制御分離され端子７にデータ信号が、端子８にＴＩ
ＩＭＡスイッチ制御信号がそれぞれ取り出される（第２
図■、［相］参照）。 第３図は本発明の別の一実ｈト
例で第１図（ｂｌに示ずように半ビア）・シフクー８１
で受信信号を半ピノ１−・シフトさせる代わりに、受信
信号はそのままでクロック信号を半ビ。
Ｐ「生回路Ｇ、、 ＴＤＭ八スへッチ制御信号再生回路
Ｇ午は前記の方法を実施するための回路で信号再生回路
り及び１％に加えられた受信信号、半ビット・シフトし
た受信４Ｒ号はそれぞれ再生された後データ再生量ＶＦ
ｒ Ｇ、及びＴ［１Ｍ／ｌスイッチ制御信制御体回路Ｇ
、に加えられ、ここでデータ信号とＴＤＭＡスイッチ制
御信制御分離され端子７にデータ信号が、端子８にＴＩ
ＩＭＡスイッチ制御信号がそれぞれ取り出される（第２
図■、［相］参照）。 第３図は本発明の別の一実ｈト
例で第１図（ｂｌに示ずように半ビア）・シフクー８１
で受信信号を半ピノ１−・シフトさせる代わりに、受信
信号はそのままでクロック信号を半ビ。
トシフクー８２で半ビット・シフトさせたもので第１図
（ｂｌのブロック図から半ビット・シフターＳ。
（ｂｌのブロック図から半ビット・シフターＳ。
を除去′Ｊると共に、端子６と信号再生回路Ｆ２との間
に半ピッ１−・シフクーＳ２が挿入されている。しかし
受信部の動作は第１図ｆｂｌと全く同しであることは云
うまでもない。
に半ピッ１−・シフクーＳ２が挿入されている。しかし
受信部の動作は第１図ｆｂｌと全く同しであることは云
うまでもない。
ｆｆｌ 発明の効果
以」二説明したように、本発明に依れば３種類のディジ
タル信号を時系列的に配置して送信することができるの
で、データ伝送を効率的に行うことが出来ると共に、シ
ステム構成が容易で且つ価格を低域することができる。
タル信号を時系列的に配置して送信することができるの
で、データ伝送を効率的に行うことが出来ると共に、シ
ステム構成が容易で且つ価格を低域することができる。
第１図は本発明の一実施例、第２図は第１図の動作を説
明するための図、第３図は本発明の別の一実施例をそれ
ぞれ示す。 図中、Ｇ、、 Ｇ２．はそれぞれゲート回路を、Ｇ３は
データ再生回路を、Ｇ、ＦはＴＤＭＡスイッチ制御信号
再生回路を、Ａは合成回路を、Ｓ、、ｓ、はそれぞれ半
ビット・シック”−を、Ｆ、、Ｆ２はそれぞれ信号再生
回１／ｉ’ｔ、Ｃはクロック再生回路、１〜１８はそれ
ぞれ１°り：１子を示す。 苑 １ 図 （ａ） （Ｉ））
明するための図、第３図は本発明の別の一実施例をそれ
ぞれ示す。 図中、Ｇ、、 Ｇ２．はそれぞれゲート回路を、Ｇ３は
データ再生回路を、Ｇ、ＦはＴＤＭＡスイッチ制御信号
再生回路を、Ａは合成回路を、Ｓ、、ｓ、はそれぞれ半
ビット・シック”−を、Ｆ、、Ｆ２はそれぞれ信号再生
回１／ｉ’ｔ、Ｃはクロック再生回路、１〜１８はそれ
ぞれ１°り：１子を示す。 苑 １ 図 （ａ） （Ｉ））
Claims (1)
- Ｔ［１Ｍへスイッチ制御信号に応じ選択的にデータ信号
を取り出す手段と、該ＴＤＭ＾スイッチ制御信号に応じ
選択的にクロック信号を阻止する手段と、該信号取り出
し手段から得られたデータ信号と該信号阻止手段から得
られたクロック信号とを合成する手段とから成るデータ
伝送回路送信部と、受信したベースバンド信号を２分割
する手段と、該２分割手段から得られた第１のベースバ
ンド信号を信号再生する第１の信号再生手段と、第２の
ベースバンド信号を半ピント遅延させた後信号再生する
第２の信号再生手段と、該第１及び第２の信号再生手段
から得られた信号からデータ信号及びＴＤ旧スイッチ制
御信号を取り出す第１及び第２の信号抽出手段と、該ベ
ースバンド信号から抽出したり１コック信号を再生し該
第１及び第２の信号再生手段に該クロック信号を供給す
るクロック再生手段とからなるデータ伝送回路受信部と
から構成されたことを特徴とするデータ伝送回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10716283A JPS60132A (ja) | 1983-06-15 | 1983-06-15 | デ−タ伝送回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10716283A JPS60132A (ja) | 1983-06-15 | 1983-06-15 | デ−タ伝送回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60132A true JPS60132A (ja) | 1985-01-05 |
Family
ID=14452058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10716283A Pending JPS60132A (ja) | 1983-06-15 | 1983-06-15 | デ−タ伝送回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60132A (ja) |
-
1983
- 1983-06-15 JP JP10716283A patent/JPS60132A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1530405A (en) | Loop data highway communication system | |
| US4038494A (en) | Digital serial transmitter/receiver module | |
| JPS60132A (ja) | デ−タ伝送回路 | |
| US5309475A (en) | Data interchange network | |
| JP2542644B2 (ja) | 伝送制御装置 | |
| JPS6346616B2 (ja) | ||
| JPS601952A (ja) | 周波数同期方式 | |
| US5233608A (en) | Method of and a device for receiving data packet form | |
| JPH0457142B2 (ja) | ||
| JPS60141057A (ja) | 変復調切換え方式 | |
| JPS5848556A (ja) | 信号中継装置 | |
| JP2687744B2 (ja) | 移動体衛星通信システム | |
| SU1159170A1 (ru) | Многоканальное устройство дл передачи дискретной информации | |
| JP2693759B2 (ja) | 情報通信システム | |
| JPH1051358A (ja) | 再生中継装置 | |
| JPS6055755A (ja) | ル−プ伝送装置 | |
| JPS5917749A (ja) | デイジタル信号伝送方式 | |
| JPS61293048A (ja) | ル−プ式通信システム | |
| Combellick | Synchronization of Single-Sideband Carrier Systems for High-Speed Data Transmission | |
| JPH02285822A (ja) | 時分割多元接続方式衛星通信システム | |
| JPS62193430A (ja) | 再生中継装置 | |
| JPS59221045A (ja) | デ−タ送受信タイミング制御方式 | |
| JPH01309447A (ja) | 単線同期式通信方式 | |
| JPS594240A (ja) | Ｐｃｍ無線伝送方式 | |
| JPS58141041A (ja) | 衛星通信方式のクロツク・タイミング制御方式 |