JPS60142A - デ−タ伝送システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〔発明の利用分野〕 本発明は、データの伝送方式に係り、％に自動車内ｙ、
７どでの多重伝送による集約配線システムに好適ｌｊデ
ータ伝送方式に関する。 〔発明の背景〕 例えば自動車には各種のランプやモータなどの電装品、
それに自動車制御用の各種のセンサやアクチュエータな
どの電気装置が多数配置され、その数は自動車のエレク
トロニクス化に伴なって増加の一途をたどっている。 このため、従来のように、これら多数の電気装置に対し
てそれぞれ独立に配線を行なっていたのでＣ」、配線が
極めて複雑で、かつ大規模なものとなってしまい、コス
トアップや重量、スペースの増加、或いは相互干渉の発
生など大きな問題を生じる。 そこで、このような問題点を解決する方法の一つとして
、少ない配線で多数の信号の伝送が可能な多重伝送方式
による配線の簡略化が提案されている。例えば当社先願
特願昭５７−１７５３５号がある。 第１図にこのような多重伝送方式による自動車内集約配
線システムの一例を示す。 コ１７）　７Ｊ　１　図（ｉ’ｌ　’／ステムは信号伝
送路として光フアイバケーブルＯＦを用い、中央制御装
置ｃ’ｃＵ（以下、単にＣＣＵという。なお、これはＣ
ｅｎｔｒａ、ＩＣｏｎｔｒｏｌ　Ｕｎｉｔ　（７）略）
と複数の端末処理装置ＬｃＵ（以下、単にＬＣＵという
。なお、これはＬｏｃａｌＣｏｎｔｒｏｌ　Ｕｎｉｔ　
の略）との間を光信号チャンネルテ共通に結合したもの
で、光ファイバケーフル。 ■−の分岐点には光分岐コネクタＯＣが設けである。 ＣＣ’［Ｊは自動車のダツシュボードの近傍など適洛な
場所に設置され、システム全体の制御を行なうようにな
っている。 Ｌ　ＣＵは各種の操作スイッチＳＷ１メータＭなどの表
示器、ランプＬ、センサＳなど自動車内に多数設置しで
ある電気装爵の近傍に、所定の数だけ分散して配置され
ている。 ＣＣＵ及び各ＬＣＵが光フアイバケーブルＯＦ’と結合
する部分には光信号と電気信号を双方向に変換する光電
変換モジュールＯ／Ｅが設けられている。 ＣＣＴＪはマイクロコンピュータを備え、シリアルデー
タによるデータ通信機能を持ち、これに対応して各Ｌ　
ＣＵには通信処理回路ＣＩ　Ｍ　（以下、単ニＣＩ　Ｍ
という。なお、これはＣｏｍ＋ｎｕｎ　ｉ　ｃ　ａ目０
ｎＩｎｔｅｒｆａｃｅ　Ａ、ｒＪａｐｔｏｒの略）が設
けられ、ＣＣＵけＴ、　ＣＵの一つを１＠次選択し、そ
のＬＣＵとの間でのデータの授受を行ない、これを縁り
返えずことにより１チヤンネルの光フアイバケアプルＯ
Ｆを介しての多重伝送が可能になり、覆雑で大規模な自
動車内配線を簡略化することができる。 ところで、このようなシステムにおい゛ては、−１、シ
ステムの電源が切られたあと、次に電源が投入されたと
ぎ、例えば自動車における集約配線システムなどにおい
て自動車のエンジンキースイッチがオンにされたときに
は、ＬＣＵ側のランプやスイッチなどの負荷の状態がど
のようになっているかはＬ　ＣＵ側では全く解らない。 また、このとき、各Ｌ　ＣＵからデータを与えられてい
る負荷、例えばランプや各種のアクチュエータなどに対
する制御状態がどのようになるかは、電源投入時の過渡
状態で決まる全く不定な状態となる。 そのため、このようなシステムにおいては、システムに
対して電源が投入されたあと、ＣＣＵから全てのＬＣＵ
に対するデータの授受動作が一巡し、各Ｌ　ＣＵの負荷
の状態がＣＣＵで全て把握され、それに応じて適切なデ
ータの授受に入るまでの間に、Ｌ　ＣｔＪから制御デー
タを受けている負荷が異常な動作に入る虞れがあった。 また、このようなシステムにおいては、ＬＣＵの成るも
のに故障を生じると、やはり負荷の制御に誤りを生じ、
異常な動作に入ってしまう虞れがあった。 〔発明の目的〕 本発明は、上記事情に鑑みてなされたもので、簡単な構
成でシステム起動時での負荷の異常動作を確！！に防止
することができ、かつ、Ｌ　ＣＵ　（端末処Ｊｕｌ装ｆ
ａｔ、　）が故障し、て負荷が異常動作に入る虞れを生
じたときには、それを表示させることができるようにし
たデータ伝送システムを提供するにある。 〔発明の４１！７要〕 この目的ｆ達成するため、本発明は、システム起動時Ｇ
；：、　ＣＣＵから最初にＬＣＵに伝送すべきデータが
、そのｉ、　ＣＴＪの負荷を考慮して予め作成しておい
た特α１のデータとなるようにし、かつ、ＣＣＵからＬ
　（”　Ｕに対する呼び掛けに伴なうＬＣＵからのデー
タ返送の有無を監視し、このデータ返送が少なくとも２
回、続けて検出されなかったことにより警報表示を行な
うようにした点を特徴とする。 〔発ｑｉｌσ）実施例〕 以下、本発明によるデータ伝送システムの実施例を図面
について説明する。 第２図は本発明の一実施例を示す全体プルツク構成図で
、】０は中央処理装ｅ（算１図のＣＣＵに相当）、２０
は信号伝送路（第１図の光フアイバケーブルＯＦに相当
）、３０〜３２は端末処理装置（第１図のＬＣＵに相当
）、４０はＡ／Ｄ。 ５１〜５８は外部負荷である。なお、この実施例では、
信号伝送路２０として電気信号伝送路を用いた場合につ
いて示してあり、従って、中央処理装置１０及び端末処
理袋ｗ３０〜３２には光電変換モジールが不要で、この
ため、端末処理装置３０〜３２の内容は実質的にＣＩＭ
だけとなっている。 コンピュータ（マイクロコンピュータ）を含む中央処理
装ｗ１０は、伝送路２０で各端末処理装置３０〜３２と
結合さね、各種のセンサやランプ、アクチュエータ、モ
ーフなどの電気装置からなる外部負荷５１〜５８に対す
るデータの送出と、これらからのデータの取込みを多重
伝送方式によって行なう。このとき、アナログデータを
出力するセンサなどの外部負荷５７．５８はＡ／Ｄ４０
を介して端末処理装置３２に結合され、ディジタルデー
タによる伝送動作が行なえるようになっている。 信号伝送路２０は双方向性のものなら何でもよく、電気
信号伝送系に限らず光ファイバによる光信号伝送系など
任意のものが用いられ、これによる通信方式はいわゆる
半二重方式（Ｈａｌｆ　Ｄｕｐｌｅｘ）で、中央処理装
Ｈ１０から複数の端末処理装置３０・〜３２のうちの一
つに対する呼び掛けに応じ、該端末処理装置の一つと中
央処理装置１０との間でのＴ−タの授受が伝送路２０分
介して交互に行なわれるＪ、うになっている。 このようη半二重方式による多重伝送のため、中央部ｍ
ｐ賞ｚ＋から送出されるデータには、その行先ヲ喪わ゛
４アドレスが付され、伝送路２０から受（Ｊ取ったデー
タに付されているアドレスが自らの了ドレスＣあると認
識した、各端末処理装置のろちの一つだけが応答するよ
うになっている。 このようう二、中央処理装置１０からアドレスが付され
で送出されたデータに応じて、そのアドレスを理解し、
それが自らのものであると判断した端末処理装置の一つ
だけがそれに応答して自らのデータを中央処理装置１０
に送出することにより、上記した半二重方式によるデー
タの伝送動作が得られることになる。 また、この実施例では、各端末処理袋９３０〜３２の機
能を特定のものに集約し、これら端末処理装置３０〜３
２のＬ　Ｓ　Ｉ化（大規模集積回路化）を容易にしてい
２）。そし７て、このときの特定の機能としては、上記
１−だデータ伝送機能、つまり半二重方式による多重伝
送に必要な機能と、各端末処岬装ｆＦｔに付随している
Ａ、／］）４０などの外部機器を制御する機能の２種と
なっている。そして、この結果、データ伝送機能の専用
化が可能になり、例えば、自動車内での集約配線システ
ムに適用する場合には、上記し、た半二重方式とし、必
要な伝送速度やアドレスのビット数などをそれに合わせ
て決めるなどのことができる。 さらに、この多重伝送方式では、上記したようにＬ　Ｓ
　Ｉ化した端末処理装置の機能をそのまま活かし、中央
処理装置１０にも適用可能にしたものであり、この結ψ
・、中央処理装置１０としてデータ伝送機能をもたない
汎用のコンピュータ（マイクロコンピュータなど）を用
い、これに上記したＬＳＩ化錦未処理装置３３を組合わ
せるだけで中央処理＠置１０を構成することができ、中
央処理＠置１０のコンピュータに必要なソフトウェア面
での角（ｉｔ１’　ｆ軽減させることができると共に、
端末処理４ｋｉ冑の汎用性を増すことができる。なお、
この場合、中央処理装置側に組合わされた端末処理装置
３３で番１１、それが持つ機能の一部について＆ｊ何ら
活かさｉＩＱいままとなるが、こねはやむを得ない。 次に、第３図＆」各端末処理装置３０〜３２の一実施例
を大まかなブロック構成で示したもので、伝送路２（）
から入力された受信信号ＲＸ　Ｉ）は同期回路１０２に
供給され、クロック発生器１０７からのり四ツクの同期
を取り、制御回路１０１に受イ言倍号１１　Ｘ　ｌ）の
クロック成分に調歩同期したクロックが４＋られ、これ
により、制御回路１０１が制御信号を発生し、シフトレ
ジスタ１０４に受信信号のデータ部分をシリアルに読込
む。 一方、アドレス比較回路１０３には、予めその端末処理
装置に割り当てられたアドレスが力えられており、この
アドレスとシフトレジスタ１０４の所定のピット位置に
読込まれたデータとがアドレス比較回路１０３によって
比較され、両者が一致し、たときた＆Ｊシフトレジスタ
１０４内のデータがＩ１０バッファ１０５に転送され、
外部機器に与えられる。 また、制御回路１０１はクロックで歩進するカウンタを
含み、シーケンシャルな制御信号を発生し、受信信号Ｉ
Ｉ、ＸＤによるデータをＩ１０バッファ】０５に力えた
あと、それにひき続いて今度はＩ１０バッファ１０５か
らシフトレジスタ１０４にデータをパラレルに取り込み
、外部機器から中央処理装置１０に伝送ずべきデータを
シフトレジスタ１０４の中にシリアルデータとして用意
する。 そして、このデータをシフトレジスタ１０４からシリア
ルに読み出し、送信信号ＴＸＤとして伝送路２０に送出
する。このときには、受信信号几ＸＤに付されていたア
ドレスがそのまま送信信号ＴＸ　Ｄに付されて送出され
るから、中央処理装［１０は自らが送出したアドレスと
一致していることによりこの送信信号ＴＸＤの取り込み
を行ない、これにより牛二重方式による１サイクル分の
データの授受が完了する。 こう

【２て中央処理装置１０は次の端末処理装置に対す
るデータの送出を行ない、これを繰り返すことにより複
数の各端末処理装置３０〜３２との間でのデータの授受
が周期的に行なわれ、多重伝送が可能−こなる。 Ａ　／　Ｊ）制御回路１０６は第２図における端末処理
装置３２とし７て使用した場合に必要なＡ／Ｄ４０の制
御機能′２与えるためのもので、アナログ信号を発生す
る七ソサなどの外部負荷５７．５８からのデータｙ；：
　Ａ　／　ｌ）　４０によってディジタル化してシフト
レジスタ１０４に取り込むために必要な制御機能を与え
る働きをする。なお、その詳細については律述する。 次に第４図は端末処理装置３０〜３３の一実施例を示す
ブロック図で、＠３図と同一もしくは同等の部分には同
じ符号を付してあり、この第３図において、３０１は受
信信号ＲＸＤに調歩同期したクロックを発生させるため
の同期回路、３０２は２相のクロックφ８とφＭを発生
するカウンタ、３０３はシーケンシャル制御用のカウン
タ、３０４はカウンタ３０３の出力から種々の制御信号
を作り出すシーケンスデコーダ、３０５は異常検出器、
３０６＆ｊ、Ｉ１０バッファ１０５の入出力切換選択用
のアドレスデコーダ、３０７はアドレス比較用の４ビツ
トのコンパレーク、３０８はエラー検出回路、３１．０
は２個のアンドゲートと１個のノアゲートからなる複合
ゲート、３１１はエラー検出用のエクスクルーシブオア
ゲー）、３１２はデータ送出用のアンドゲート、３１３
，３１４はトライステートバッファ、３２０は８ビツト
のシフトレジスタ、３２１は３２ビツトのレジスタ、３
２２は３２チヤンネルのゲート、３２３はＡ／Ｄ制御用
のカウンタ、３２４はＡ／Ｄ制御用信号発生回路、３２
　Ｆｌ　ｉｌｌ、　Ａ、／Ｄのチャンネル選択用のカウ
ンタである。なお、シフトレジスタ１０４は２５ビツト
（２４ビツト＋１ビツト）で、■１０バッファｌ　Ｑ　
７．　ｌゴ】４ボート（１４ビツト）のものである。 この端末処理装置３０〜３３（以下、これらをＣＩＭと
いう）は複数の動作モードの一つを選択して動作するよ
うになっており、第２図のＣＩＭ３（）〜３１と１４．
で用いられるときにはＤＩＯモードが、また％彫２図の
ＣＩＭ３２として用いる場合をこはＡ、　Ｉ）モードが
、そして第２図のＣＩＭ３３に用いた（場合←−＋＝　
Ｍｔ’Ｕモードがそれぞれ選択されろ、、なり１・、−
のモード選択については後述する。 まず、１ＪＩＯ壬−ドに選択された場合には、Ａ／Ｄ制
御回路１０６は動作せず、このときのシフ］・レジスタ
１０４のデータ内容は第５図に示すようになり、／１６
０からＡ５までの６ビツト分は使用せず１．％６からＡ
１９までの１４ピツトがＩ１０バッフ了１０５のデータ
ＤＩＯに割当てられる。 そ１．て、Ａ６２０から４２３までの４ビツトがアドレ
スデークＡＤＤ几に割当てられ、　Ａ６２４はスタート
ヒツトに割当てられている。なお、ＤＩＯデータに割当
てられているビット数が１４となっているのは、Ｉ１０
バッファ１０５が１４ビツトのものとなっているからで
ある。また、このため、この実施例によるＣＩＭでは、
Ｉ１０バッファ１０５に接続可能な外部負荷の最大数が
１４となっている。 この実施例によるデータ伝送の方式は、調歩同期、双方
向、反転二連過方式と呼ばれるもので、ディジタルデー
タをＮ　ＲＺ　（ｎｏｎｒｅｔｕｒｎ　ｔｏ　ｚｅｒｏ
　）法により伝送するようになっており、その伝送波形
は第６図に示すようになっている。すなわち、ＣＣＵ側
のＣｉＭからＬＣＵ側のＣＩＭにデータを伝送するフレ
ームを受信フレーム、反対にＬＣＵ側からＣＣＵ側に伝
送するフレームを送信７レームとずれば、受信フレーム
と送信フレームが共に７４ビツトで、従って１フレーム
が１４８ビツトとなっている。そして、受信フレームと
送信フレームとは共に同じフレーム構成となっており、
最初に２５ビツトのＯ”があり、そのあとにｎ周歩同期
のための１ビツトの１″からなるスタートビットが設け
られ、それに続いて２４ビツトカ受信デーＩＲＸＩ）又
は送信データＴＸＤがＮＩＬＺ信号形式で伝送され、ざ
らにこれらのデ〜りの反りを伝送しているのは、伝送エ
ラーチェックのためである。 既に説明し７たように、この実施例では、半二重方式に
コ−り多重伝送が行なわれるがら、受信フレームのデー
タＲＸＤの先頭の４ビツトには、ＣＣＵがそのとき呼び
掛けを行なう相手となるＬＣＵの７ドレスデータＡＤＤ
Ｒが第５図に示すように付され、これに応答してそのＬ
ＣＵから送出される送信フレームのデータＴＸＤの先頭
４ビツトには同じアトｔ／スデータＡＤＤＲが伺されて
”伝送される。なお、ＬＣＵ側から送信フレームが伝送
されるのは、ＣＣＵ側で呼び掛けたＬＣＵに限られるか
ら、送信データＴＸＤにアドレスが付加されていなくて
もＣＣＵ　（ｌｌｌではそのデータがいずれのＬ　ＣＵ
からのものであるかは直ちに判断できる。 従って、送信フレームのデータＴＸＤには必ずしもアド
レスを付す必要はなく、データＴＸＤの先頭４ピツ）Ｆ
（００００）などＬＣＵのいずれのアドレスとも一致し
ないデータとしてもよい。 ここで第４図に戻り、ＣＩＭのアドレスについて説明す
る。 既に説明したように、この実施例では、ＬＣＵ側のＣＩ
Ｍにはそれぞれ異なった４ビツトのアドレスが割当てて
あり、このアドレスを、もとにして半二重方式Ｇこよる
データの多重伝送が行なわれるようになっている。 そして、このアドレスをそれぞれのＣＩＭに割当てる働
きをする入力がコンパレータ３０７に接続されている４
本の入力２°〜２３であり、これらの入力に力えるべき
データＡＤＤＩＬｏ−ＡＤＤＲ３により当該ＣＩＭのア
ドレスが指定される。 例えば、そのＣＩ　Ｍのアドレスを’　１０”に指定す
るためには、アドレスデータＡＤＤＲｏ＝Ｏ１人ＤＤ’
Ｒ１＝１、ＡＤＤＲ２＝Ｏ５ＡＤＤＲ，＝１とし、入力
２°〜２３に（１０１０）が入力されるようにすればよ
い。なお、この実施例では、データ″０″は接地電位、
データ″ＩＩ′は電源電圧Ｖ　ｅ　ｅ　によって表わさ
れているから、アドレス″１０″に対しては入力２°、
２２′ｆｔ接地し、入力２’、２”を電源に接続するこ
とになる。 ところで、この実施例では、アドレス入力２０〜２３が
アドレスデコーダ３０６にも入力され、その出力により
Ｉ１０バッファ１０５の方向性が制御されるようになっ
ている。この結果、アドレスを指定すると、Ｉ１０バッ
ファ１０５の１４本の端子のうちのいずれがデータ出力
ボートとなるのかが決定される。そして、この実施例で
は、アドレスがそのまま出力ボート数に対応するように
なっている。従って、いま、アドレη？　”　１．０　
”と定めれば、Ｉ１０バッファの１４本の端子のうち１
０本が出力ポートとなり、残りの４本が入力ボートとな
るように制御される。 また、第４図では省略しであるが、このアドレスデコー
ダ３０６の出力は制御回路１０１のシーケンスデコーダ
３０４にも与えられ、これにより第７図に示すように、
このＣＩＭの動作モードが切換えられるようになってい
る。すなわち、この実施例では、アドレスを０”に設定
したＣＩＭはＭＰＵモードで、アドレスを１″１”から
”Ｄ”までの間に設定したＣＩＭはＤＩＯモードで、そ
してアドレスをＥ″、１Ｆ”のいずれかに設定したＣＩ
ＭはＡＤモードでそれぞれ動作するようにされる。 次に、制御回路１０１と同期回路１０２の機能について
説明する。 この実施例では、＠６図に関連して既に説明したように
、調歩同期方式が採用されており、このため、受信フレ
ーム、送信フレーム共にデータ伝送に際して、その開始
前に必ず２５ビツトの′０″が挿入され、その後で１ビ
ツトのスタートビットとして１”デー、夕が挿入されて
いる（第６図）。 そこで同期回路３０１は受信フレームの最初に存在する
２５ビツトの′θ″に続くスタートビットの立上りを検
出し、内部クロックのビット同期を取る。従って、次の
受信フレームが現われるまでは、このときのタイミング
にビット同期した内部クロックにより動作が遂行されて
ゆくことになる。 カラン／　３０２は同期回路３０２で同期が取られた内
部クロックから２相のクロックφ８とφヶを作り出す。 これによりクロックφ８とφヶはその後入力さねてくる
受信データＲＸＤに位相同期したものとなる。 シー・タンスカウンタ３０３は同期回路３０２からスタ
ートビットの立上り検出タイミングを表わす４４号を受
け、特定のカウント値、例えばカウント０の状態にセッ
トされ、その後、クロックφ８又はφ、によってカウン
トされる。従って、そのカウント出力によりＣＩＭ全体
の制御手順を定めることがて１き、カウント値をみるこ
とにより、任意のタイミングにおりるＣＩＭの動作がど
のステップにあるのかを知ることができる。 そこで、このカウンタ３０３のカウント出力をシーケン
スデコーダ３０４に供給し、、：のＣＩＭの動作に必要
な制御信号、例えばＲＸＭＯＤＯ。 ＴＸＭＯＤＥ、ＲＥＡＤ、５ＨＩＦＴなど内部で必要と
する全ての制御信号をシーケンスデコーダ３０４で発生
させるようにしている。つまり、この実施例は、クロッ
クφＳ、φ□によるシーケンス制御方式となっているも
のであり、従って、カウンタ３０３の出力をデコードし
てやれば、必要な制御が全て行なえることになるのであ
る。 次に、伝送されて来るデータＲＸＤがそのＣＩＭ向けの
データであるか否か、つまりＣＣＵからの受信フレーム
の伝送による呼び掛けが自らに対するものであるか否か
の判定動作について説明する。 既に説明したように、コンパレータ３０７の一方の入力
には、入力２°〜２３からのアドレスデータが与えられ
ており、他方の入力にはシフトレジスタ１０４のＱ２０
　ビットからＱ２．ビットまでのデータが力えられるよ
うになっている。そして、このコンパレータ３０７は、
両方の入力データが一勅したときだけ、一致信号ＭＹＡ
ＤＤＲを出力する。そこで、シフトレジスタ１０４に受
信データＲＸＤが入力され、そのＱ２゜ビットからｑｚ
ｓ　ビットまでの部分にデータＲＸＤの先頭に付されて
いるアドレスデータ（第５図参照）が格納されたタイミ
ングでコンパレータ３０７の出力信号ＭＹ八］）］）Ｒ
を調べ、そのときにこの信号ＭＹ　Ａ　Ｉ）　？、）　
Ｈ・が１″になっていたらそのデータＩｔＸｔ月１自分
宛のもので、ＣＣＵからの呼び掛けは自分（二対するも
のであることが判る。 このため、エラー検出回路３０８に制御信号ＣＯＭＰ　
Ｍ　Ｑ　Ｉ）　３Ｂを供給し、上記した所定のタイミン
グで４Ｎ　−％　Ｍ　Ｙ　Ａ　Ｉ）　Ｔ）　’Ｒを取込
み、それが０″になっていたときには出力Ｉ　Ｎ　Ｉ　
Ｔ　Ｉ　Ａ、　Ｌを発生させ、Ｊわに」−リシーケンス
カウンタ３０３をカウント０にセットし、ＣＩＭ全体の
動作を元に戻して次のデータ伝送が入力されるのに備え
る。一方、信号Ｍ　Ｙ　Ａ　Ｉ）　］）　Ｉｔが１″に
なっていたときには、エラー検出回路３０８によるＩ　
Ｎ　Ｉ　Ｔ　Ｉ　ＡＬの発生がないから、そのままＣＩ
Ｍの動作はシ−クンスカウンタ３０３のそのときのカウ
ント値にしたがってそのまま続行される。 次に、伝送エラー検出動作について説明する。 この実施例では、既に第６図で説明したように反転二連
送方式によるデータ伝送が採用されており、これにより
伝送エラーの検出が行なえるようになっている。そして
、このため、シフトレジスタ１０４の最初のＱｏ　ビッ
トと最後のＱ２４　ビットからエクスクル−シブオアゲ
ート３１１にデータが与えられ、このゲート３１１の出
力が信号Ｅ几几ＯＲとしてエラー検出回路３０８に寿え
られるようになっている。 シーケンスデコーダ３０４はスタートビットに続く受信
信号ＲＸＤとＲＸＤ（第６図）の伝送期間中、制御信号
ＲＸＭＯＤＥを出力して複合ゲート３１０の下側のゲー
トな開き、これにより伝送路２０からのデータをシリア
ル信号ＳＩとしてシフトレジスタ１０４に入力する。こ
のとき複合ゲ−）３１０にはノアゲートが含まれている
ため、伝送路２０から供給されてくるデータは反転され
てシフトレジスタ１０４に入力される。 そこで、受信フレーム（第６図）のスタートビット＆：
ｆｉ＜２４ビツト分のデータがシフトレジスタ１０４に
入力された時点では、このシフトレジスタ１０４のＱ０
ビットからｑｚｓ　ビットまでの部分にＧツ受信信号Ｒ
ＸＤの反転データＲ，ＸＤが書込まれることしなる。次
に、第６図から明らかなように、２４ビツトの受信信号
ＲＸＤが伝送されたあと、それ）こひき続いて２４ビツ
トの反転信号几ＸＤが伝送されてくると、それが複合ゲ
ート３１０で反転されてデータＲＸＤとなり、シリアル
信号８Ｉとしてシフトレジスタ１０４に入力され始める
。この結果、シフトレジスタ１０４のＱｏに反転信号Ｒ
ＸＤの先頭ビットが反転されて入力された々−ｆ　ｔン
グでは、その前に書込まれていた受信信号ルＸ　Ｉ）の
先頭ビットの反転データがシフトレジスタ１０４のＱ４
４　ビットに移され反転信号Ｉｔ　Ｘ　１）の２番目の
ビットのデータがＱ。に書込まれたタイミングでは受信
信号ＲＸＤの２番目のビットのデータがＱ２４　のビッ
トに移されることになり、結局、反転信号ＲＸＤがシフ
トレジスタ１０４に１ビツトづつシリアルに書込まれて
いるときの各ビットタイミングでは、シフトレジスタ１
０４のＱ２４　ビットとＱｏビットには受信信号比ＸＤ
と反転信号ＲＸＤの同じビットのデータが常に対応して
書込まれることになる。 ところで、上記したようにエクスクル−シブオアゲート
３１１の２つの入力にはシフトレジスタ１０４のＱ。ビ
ットとＱ２４　ビットのデータが入力されている。従っ
て、受信信号Ｂ、ＸＤと反転信号几Ｘ　Ｉ）の伝送中に
エラーが発生しなかったとすれば、反転信号ＲＸＤの伝
送期間中、エクスクルーシプオアゲー）３１１の出力は
常にｌ＋１１１になる筈である。何故ならば、受信信号
比ＸＤとその反転信号Ｒ，ＸＤの対応する各ビットでは
必ず′１″と′″Ｏ”が反転している筈であり、この結
果、ゲ−）　３１１の入力は必ず不一致を示し、ぞうな
らないのは伝送にエラーがあったときだけとなるからで
ある。 そこで、エラー検出回路３０８は反転信号几ＸＤが伝送
されている２４ビツトの期間中、信号ＥＲＲＯＲｆ監ｔ
ＪＦ、し、それが″Ｏルベルニナッた時点で信号ＩＮＩ
ＴＩＡＬを発生するようにすれば、エラー検出動作が得
られる。なお、このようなデータ伝送システムにおける
伝送エラーの処理方式と１７では、伝送エラーを検出し
たらそ１ｔを修復して正しいデー！を得るようにするも
のも知られているが、この実施例では、伝送エラーが検
出されたらその時点でそのフレームのデータ受信動作を
キャンセルし、次のフレームのデータ受イ言に備える方
式となっており、これにより構成の簡略化を図っている
。 次に、この第４図の実施例の１）ＩＯモート°における
データ伝送の全体的な動作を第８図のタイミングヂャー
トによって説明する。 φＭ、φ８はカウンタ３０２から出力される二相のクロ
ックで、同期回路３０１内に含まれてし）るりｐツク発
振器による内部クロックにもとづし）で硅化されている
。 一方、几Ｅ８ＢＴは外部からこのＣＩＭに供給される信
号で、マイクロコンピュータなどのリセット信号と同じ
であり、第２図における全てのＣＩＭごとに供給される
ようになっており、電源投入時など必要なときに外部の
リセット回路から供給され、伝送システム全体のイニシ
ャライズを行なう。 イニシャライズが終るとシーケンスカウンタ３０３はカ
ウント値がＯに設定され、そこからクロックφ８により
歩進してゆく。そしてカウント値が２５になるまでは何
の動作も行なわず、カウント値が２５になるとＩＤＬＥ
信号とＲＸＥＮＡ信号が発生し、ＣＩＭはアイドル状態
になってシーケンスカウンタ３０３のカウント値による
シーケンシャルな制御は停止され、ドライステートノく
ツファ３１３が開いて信号受信可能状態となる。 なお、このとき、イニシャライズ後、シーケンスカウン
タ３０３のカウント値が２５になるまでＧま信号受信可
能状態にしないようにしているのは、同期回路３０１に
よる調歩同期のためであり、受４ｔｆｆ１号Ｒ，ＸＤが
２４ビツトなので最小限２５ピッ）（／’ｙ″０″期間
を与える必要があるためである。 こうしてアイドル状態に入るとシーケンスカウンタ３０
２はクロックφ８１　φ、のカウントにより歩進を続け
るが、シーケンスデコーダ３０４は制御信号Ｉ　Ｉ）　
Ｌ　ＥとＩＮＩＴＩＡＬを発生したままト−とど１す、
受ａ信号が入力されるのをただ待つでいる状態となる。 なお、このために第６図に示すように各受信フレームと
送信フレームの先頭には２５ビツトの”−ＯＮが付加し
であるのである。 こうＩ、てア・イドル状態に入り、その中でいま、時刻
ｔ。で受信俄号几ＸＤが入力されたとする。 そうすると、この信号ＲＸＤの先頭には１ビツトのスタ
ートビットが付されている。そこで、このスタートピン
トを同期回路３０１が検出し、内部クロックのビット同
期を取る。従って、これ以後、１フ１／−ム分の伝送動
作が完了するまでのデータ１１、ＸＤ、ＩＬＸＩ）とク
ロックφつとφ６との同期は内部クロックの安定度によ
って保たれ、調歩同期機能が得られることになる。 スタートビットが検出されるとシーケンスカウンタ３０
３はカウント出力０（以下、このカウンタ３０３の出力
データはＳを付し、例えば、この場合にはＳＯで表わす
）に設定され、これによりシーケンスデコーダ３０４は
制御信号ＩＤＬＥを止め、制御信号ＲＸ　Ｍ　ＯＤ　Ｅ
ｆ光発生る。また、これと並行してシフトレジスタ１０
４にはシフトパルスＳ　ＨＩ　Ｆ　Ｔがクロックφッに
同期して供給される。 この結果、スタートビットに続く４８ビツトの受信信号
ＲＸＤと反転信号ＲＸ１．）（ｍ６図）が伝送路２０か
ら複合ゲート３１０を通ってシリアルデータとしてシフ
トレジスタ１０４に順次１ビツトづつシフトしながらマ
１込まれてゆく。このとき、最初の２４ビットの受信信
号ＲＸＤは複合ゲート３】０によって反転されたデータ
ＲＸＤとしてシフトレジスタ１０４＆こ順次シリアルに
イ１込まれるので、スタートビットに続く２４ビツトの
期間、つまりシーケンスカウンタ３０３がＳｌから８２
４に達した時点では、シフトレジスタ】０５のＱ。 ビットからＱ２３　までのビットに受信信号ＲＸＤが反
転さｉまたデータ几ＸＤが書込まれることになる。ここ
で次の８２５のクロックφ９の立上りで制御信号ＣＯＭ
　１）　Ｍ　ＯＤ　Ｅが出力され、エラー検出回ｊ！６
３０Ｂが機能する。そしてこの状態で続いて反転信号ｌ
（・Ｘ　］）が入力され始め、この結果、今度６−１反
転傷号Ｉｔ　Ｘ　］）が反転されたデータＲＸＤがシフ
トレジスタ１０５のＱｏビットからシリアルに■込すれ
てゆく。これによりＳｌから８２４でシフトレジスタ１
０４に書込まれたデータＲ１１）はその先頭のビットか
らシフトレジスタ１０４のＱ、２４　ビット位置を通り
、シーケンスカウンタ３０３が８２５から８４８になる
までの間に１［次、１ビツトづつオーバーフローさねて
ゆく。−力、こわと＜＋ｋ　”（’ｉ　Ｌ−てシフトレ
ジスタ１０４のＱ。ビット位ｔ〜を’＋ｆ（＋−）て反
転信号ＲＸ　ｉ）によるデータ几ＸＩ）がその先頭ビッ
トから順次、シリアルに碧込まれ゛（ゆき、この間にエ
クスクル−シブオアゲート３１１とエラー検出回路３０
８による伝送エラーの検出が、既に説明したようにして
行なわれてゆく。 従って、シーケンスカウンタ３０３が８４８になった時
点では、シフトレジスタ１０４のＱ０ビットからＱ２３
　ビットまでには、受信信号ＲＸＤと同じデータＲＸ　
Ｉ）がそのまま書込まれた状態になる。そこで、この８
４８のタイミングでコンパレータ３０７の出力信号ＭＹ
ＡＤＤＲを調べることにより前述したアドレスの確認が
行なわれ、いま受信したデータＲ，ＸＤが自分宛のもの
であるか否か、つまり、このときのＣＣＵからの呼び掛
けが自分宛のものであるか否かの判断が行なわれる。 なお、シーケンスカウンタ３０３が８２５から８４８の
間にある期間中に伝送エラーが検出され、或いはアドレ
スの不一致が検出されるとエラー検出回路３０８は８４
８になった時点で制御信号Ｉｆ’ｊ　Ｉ　Ｔ　Ｉ　Ａ、
　Ｌ　Ｅ発生し、この時点でシーケンスカウンタ３０３
はＳＯに設定され、アイドル前２５ビツトの状態に戻り
、この受信フレームに対する受信動作は全てキャンセル
され、次の信号の入力に備える。 さて、シーケンスカウンタ３０３が８２５から８４８に
ある間に伝送エラーが検出されず、かつアドレスの不一
致も検出されなかったとき、つまり８４８になった時点
でエラー検出回路３０８がＩＮＩＴＩＡＬ信号を発生し
なかったときには、この８４Ｂになった時点でシーケン
スデコーダ３０４が制御信号ＷＲＩＴＥＳＴＢを発生す
る。 なお、この結果、８４８の時点ではＩＮＩＴＩＡＬ信号
とＷＲＩＴＥＳＴＢ信号のいずれか一方が発生され、伝
送エラー及びアドレス不一致のいずれも生じなかったと
きには前者が、そして伝送エラー４びアドレス不一致の
いずれか一方で（発生したときには後者がそれぞれ出力
されることになる。 さて、８４８の時点で制御信号ＷＲＩＴＥＳＴＢが出力
されると、そのときのシフトレジスタ１０４のデータが
パラレルに■１０バッファ１０５に書込まれ、この結果
、受信したデータＲ，ＸＤによってＣＣＵからもたらさ
れたデータがＩ１０バッファ１０５の出力ボートから外
部負荷５１〜５６のいずれかに供給される。なお、この
ときには、ＤＩＯモードで動作しているのであるから、
第５図で説明したようにＱ６ビツトからＱ１９　ビット
までの最大１４ビツトがデータＲ，ＸＤとして伝送可能
であり、かつ、そのうちの何ビットがＩ１０バッファ１
０５の出力が−トとなっているかはアドレスによって決
められていることは既に説明したとおりである。 こうして８４８に達すると受信フレームの処理は全て終
り、次の８４９から送信フレームの処理Ｇこ入る（第６
図）。 まず、８４９から８７２までは何の処理も行なわない。 これはＣＣＵ側にあるＣＩＭ（７）調歩同期のためで、
上記した受信フレームの処理におけるＩ　Ｄ　Ｌ　Ｅの
前に設定した期間での動作と同じ目的のためのものであ
る。 ８７３に入るとシーケンスデコーダ３０４から制御信号
ＰＳが出力され、これによりシフトパルスＪ１０４はパ
ラレルデータの読込み動作となり、Ｉ１０バッファ１０
５の入力ポートに外部負荷５１〜５６“のいずれかから
与えられているデータを並列ｔこ入力する。このとき読
込まれるデータのビット数は、１４ビツトの工１０バッ
ファ１０５のボートσ）うち、受信フレームの処理で出
力ボートとして使ｔ）れたビットを引いた残りのビット
数となる。ｆｌｌえば、前述のように、このＣＩＭのア
ドレスを１０に設定したときには、出力ボートの数はｌ
Ｏどｙよるから、このときには入力ポートは４ビツトと
なる。 シフト１／ジスタ１０４に対するパラレルデータの・Ｍ
込μ１．　Ｋ、’　ｉｌｌ：　’＋信号ＰＳと共にシフ
トクロックＳＨＩ　Ｆ　Ｔを１ビツト分必要とするため
、８７３のクロックφＩｇｉ＋−より信号ＳＰを立上げ
たあと、Ｓ７４の・クリックφ８に同期したシフトパル
スＳ　ＨＩＦＴを制御信号Ｔ　Ｘ　Ｍ　ＯＤ　Ｅの立上
り前に供給１机 また、このとき、第６図から明らかなように、送信デー
／　Ｔ　Ｘ　Ｄの前にスタートビットを付加し、さらＧ
こデータＴＸＩ）の先頭４ビツトにはアドレスを付加し
なければならない。このため、第４図では省略（−１“
（あるが、信号ＰＳが発生している期間中だけシフトレ
ジスタ１０４のＱ２４　ビットにはデータ″′１″を表
わす信号が、そしてＱ２゜ビットからＱ２３　ビットの
部分には入力２°〜２３からアドレスデータがそれぞれ
供給されるようになっている。 こうして８４９から８７３までのＤＵＭＭＹ状態により
調歩同期に必要な２５ピット分のデータ゛０”送出期間
が設定されたあと、８７４に入ると制御信号ＴＸＭＯＤ
Ｅが立上り、これによりＴＸ（送信）状態になる。この
信号ＴＸＭＯＤＥの発生により複合ゲート３１０の上側
のアンドゲートが能動化され、さらにアンドゲート３１
２が能動化される。これによりシフトレジスタ１０４の
Ｑ２４　ビットのデータ、つまりスタートビットとなる
データ″１”がアンドゲート３１２を通って伝送路２０
に送り出される。そして、それに続く８７５以降のクロ
ックφつに同期して発生するシフトクロックＳ　ＨＩ　
Ｆ　Ｔによりシフトレジスタ１０４の内容は１ビツトづ
つ後段にシフトされ、Ｑ２４　ビットからアンドゲート
３１２を通って伝送路２０に送り出され、これにより送
信フレーム（Ｗ、６図）のスタートビットを含む送信信
号ＴＸＤの伝送が行なわれる。 一方、こ（ハようなシフトレジスタ１０４からのデータ
読出しと並行して、そのＱ２３　ビットのセルから読出
されたデータは複合ゲート３１０を通って反転され、シ
フトレジスタ１０４のシリアル入力に供給されている。 この結果、Ｓ７５以降、シフトレジスタ１０４のＱ。ビ
ットからＱ２．ビットまでに引込まれていた送信データ
Ｔ　Ｘ　Ｉ）は、シフトクロック８　）Ｉ　Ｉ　Ｆ　Ｔ
によって１ビツトづつ伝送路２０に：送り出されると共
に、反転されてシリ丁ルデータ８■としてシフトレジス
タ１０４のＱ、ビットから順次書込まれてゆくことにな
る。 従って、制御信号ＰＳが発生している期間中にシフ）ｌ
／ジスタ１０４のＱ。ビットからＱ２３　ビットのセル
に引込まれた送信データＴＸＤが全て読出し完了した時
点では、このＱ０ビット”からＱｚｍ　ビットまでのセ
ルにはそれまでの送信データＴ　Ｘ　］）に代１Ｊて、
反転データＴＸＤが格納されていることになる。 そこで、この送信データＴＸＤの読出しが完了した時点
以降は、それにひき続いて今度はシフトレジスタ１０４
から反転データＴＸＤの読出しが開始し、第６図のよう
に反転データＴＸＤが送信データＴＸＤに続いて伝送路
２０に送出されることになる。 こうして５１２２に到ると、シフトレジスタ１０４のＱ
ｚａ　ビットからＱ。ビットまでの反転データは全部読
出し完了するので制御信号ＴＸＭＯＤＴ３は立下り、シ
フトクロックＳ　ＨＩ　Ｆ　Ｔの供給も停止−されて送
信状態を終る。そして、５１２２に続く次のクロックφ
つにより制御信号ＩＮＩＴＩＡＬが発生し、シーケンス
カウンタ３０３はＳＯに設定され、ＣＩＭはアイドル（
ＩＤＴ、Ｅ）以前の信号受信準備状態に戻る。 従って、この実施例によれば、調歩同期、双方向、反転
二連送力式による半二重方式の多重通信をＣＣＵとＬＣ
Ｕとの間で確実に行なうことができ、伝送路を隼約配線
化することができる。 次に、この実施例によるＣＩＭのＡＤモードにおける動
作について説明する。 前述したように、ＣＩＭを介してＣＣＵとデータの授受
を行なうべき電気装置としては各種のセンυ゛などアナ
ログ信号を出力する外部負荷５７゜５　Ｒ（咀２図）が
あり、そのため、本発明の実施例においては、Ａ、　／
　Ｄ制御回路１０６を含み、外付けのＡ／Ｉ）４（１を
制御する機能をも有するものとなっている。そし、て、
このときのＣＩＭの動作モードがλ１）モードである。 サテ、これも既に説明したように、この実施例では入Ｊ
１２°〜２３に与えるべきアドレスデータによって動作
モードの設定が行なわれるようになっており、ＡＩ）モ
ードに対応するアドレスデータは、第７図にりＥオよう
にＥ”とＦ”となっている。 次に、このＣＩ　ＭがＡＤモードによる動作を行なうよ
うに股ｊｉ：された場合のシフトレジスタ１０４に格納
さ第１るデータの内容は第５図に示すようになり、腐０
から腐７までの８ビツトがＡ／Ｄ４０を介して夕１部や
荷５７．５８などから取込んなＡＤデータ格納用で、／
１６Ｂ、７Ｆ６９の２ビツトがＡＤチャンネルデータ格
納用であり、これによりＤＩＯデータ用としては１６１
０から、％１９の１０ビツトとなっている。なお、その
他はＤＩＯモードのときと同じである。また、このとき
のＡＤチャンネルデータとは、マルチチャンネルのＡ／
Ｄを使用した場合のチャンネル指定用のデータであり、
この実施例ではＡ／Ｄ　４０として４チヤンネルのもの
を用いているので、２ビツトを割当てているのである。 シフトレジスＪ　３２０は８ビツトのもので、外付けの
Ａ／Ｄ　４０からシリアルで取込んだディジタルデータ
（外部負荷５７．５８などから与えられたアナログデー
タをＡ／Ｄ変換したもの）を格納してパラレル読出しを
可能にすると共に、Ａ／Ｄ４０のチャンネルを指定する
ためのカウンタ３２５から与えられる２ビツトのチャン
ネル選択データをパラレルに受入れ、それをシリアルに
読出してＡ／Ｄ４０に供給する働きをする。 レジスタ３２１は３２ビツトのもので、Ａ／Ｄ４０が８
ビツトで４チヤンネルのものなので、それに合わせて８
ピツト４チヤンネルのレジスタとして用いられ、Ａ／Ｄ
４０から８ビツトで取込まれたデータを各チャンネルご
とに収容する。 ゲート３２２もレジスタ３２】に対応して３２ビツト（
８ビツト４チヤンネル）となっており、データ伝送用の
シフトレジスタ１０４のＱ、ピッ（とＱ９ビットのセル
から読出したＡＤチャンネルデータ（第５図）によって
制御され、レジスタ３２１σ）’ｆ−ｊンネルの１つを
選択し、その８ビツトのデータをシフトレジスタＱ。ビ
ットからＱｙピットのセル＆：　Ａ　Ｄデータ（第５図
）として書込む働き♀オる。 カウンタ３２３はクロックφ□のカウントにより歩進

【
−５Ａ／Ｄ制御回路１０６全体の動作をシーケンシャル
に、しかもサイクリックに制御する働きをする。 Ａ／））制御用信号発生回路３２４はカウンタ３２３の
出力をデコードするデコーダと論理回路を含み、Ａ　／
　Ｊ）制御回路１０６全体の動作に必要な各種の制御信
号を発生ずる働きをする。 次に、このＡ／Ｄ制御回路１０６全体の動作について説
明する。 この実施例では、カウンタ３２３のカウント出力のそれ
ぞれに対応してシーケンシャルに制御が進み、そのステ
ップ数は２７で、カウント出力Ｏ（これ２ＳＯという）
からカウント出力２６（これを８２６という）までで１
サイクルの制御が完了し、Ａ／Ｄ４０の１チヤンネル分
のデータがレジスタ３２１に取込まれる。 まず、１ザイクルの制御が開始すると信号ＩＮＣにより
チャンネル選択用のカウンタ３２５がインクリメントさ
れ、これによりカウンタ３２５の出力データは、１ザイ
クルごとに順次、（０，０）→（０，１）→（１，０）
→（１，１）→（０゜０）と変化する。 このカウンタ３２５の出力データはシフトレジスタ３２
０の先頭２ビット位置にパラレルに書込゛　まれ、つい
でシリアルデータＡＤＳＩとして読出されてＡ／Ｉ）４
０に供給される。 また、これと並行して、カウンタ３２５の出力データは
デコーダ（図示してない）を介してし・ジスク３２１に
も供給され、レジスタ３２１の対応するチャンネルの８
ビツトを選択する。 続いて、Ａ、／Ｄ４０はシリアルデータＡＤＳ　Ｉと［
、て入力したチャンネル選択データに応じてそわに対応
【７たアナログ入力チャンネルを選択し、そのアナログ
データをディジクルデータに変換してからｂビットのシ
リアルデータＡＤ８０としてシフトレジス４３２０のシ
リアル入力に供給し、こＣハシフトレジスタ３２０に格
納する。 その後、こθ１シフトレジスタ３２０に格納された８ビ
ツトのデ・イジタル変換されたデータＡＤＧま、所定の
夕・１ミングで）（ラレルに読出され、カウンタ３２５
の出力データによって予め選択されてし）る１／ジスタ
３２１の所定のチャンネルの８ビツトに邪さね、１リイ
クルの制御動作を終了す゛る。 こうし２４゛１例えばカウンタ３２５の出力データが（
０，０）となっていたとすれ番；Ｊ、Ａ／Ｄ４０のチャ
ンネル０のアナログデータカげイジタルイヒされ、レジ
スタ３２１のチャンネル０の８ビツトに格納されたあと
、カウンタ３２３はＳＯにリセットされ、次にサイクル
の動作に進み、カウンタ３２５はインクリメントされて
その出力データは（０，１）となり、今度はチャンネル
１のアナログデータがデイジメル化されてレジスタ３２
１のチャンネル１の８ビツトに収容される。 従って、この実施例によれば、Ａ／Ｄ制御回路１０６に
よるＡ／Ｄ　４０からのデータ取込動作が、シーケンス
カウンタ３０３とシーケンスデコーダ３０４によるデー
タ伝送処理とタイミング的に独立して行なわれ、レジス
タ３２１の各チャンネルのデータは４サイクルのＡＤ制
御動作に１回の割合でリフレッシュさね、レジスタ３２
１にはＡ／１）４０の４つのチャンネルに入力されてい
るアナログデータが、それぞれのチャンネルごとに８ビ
ツトのディジタルデータとして常に用意されていること
になる。 そこで、いま、伝送路から受信信号ＲＸ　Ｄが入力され
、それしこ付されているアドレスデータがこのＣＴ、　
Ｍに対するものであったとする。なお、このときのアド
レスデータは、既に説明したように、″Ｅ″又１ｊ″Ｆ
”である。 そうすると、受信フレームの入力が終った時点（第８図
の８４８）でシフトレジスタ１０４に膚゛込まれるデー
タのフォーマットは第５図のＡＤモモ−ドとなっている
ため、このシフトレジスタ１０４のＱ８ビットとＱ、ビ
ットには２ビツトからなるＡＤチャンネルデータが格納
されている。そこで、このＡＩ）チャンネルデータは８
４８で信号ＷＲＩＴ　Ｗ　Ｓ　Ｔ　Ｊ３が発生した時点
で読出され、これによ’Ｊｌ−１・３２２０４つのチャ
ンネルのウチノーツが選択される。 この結ツ、５７３（築８図）で信号ＰＳとＳ　ＨＩＦＴ
が発生した時点で、レジスタ３２１の４つのグヤン′オ
ルのうち、シフトレジスタ１０４のＱＲｐＱ９の２つの
ビットで選ばれたチャンネルのＡ　Ｉ）データだけが読
出され、それがシフトレジスタ１０４のＱ。ビットから
Ｑ７ビツトまでの８ビツト部分に書込まれる。 そして、これが８７４以降の送信状態で送信信号Ｔ　Ｘ
　Ｔ）に含まれ、ＣＣＴＪに伝送されることになる。 ところで、この実施例では、上記したように受信信号几
Ｘ　Ｄの受信処理とそれに続く送信信号ＴＸ　Ｔ）の送
信処理とは無関係に、常にレジスタ３２１の中にはＡ　
Ｄデータが用意されている。 従って、この実施例では、どのようなタイミングで自分
宛の受信信号ＲＸＤが現われても、直ちにＡＤデータに
よる送信信号Ｔ　Ｘ　Ｔ）の伝送２行なうことができ、
Ａ／Ｔ）４０の動作により伝送処理が影響を受けること
がなく、Ａ／Ｄ変換動作に必要な時間のために伝送速度
が低下するなどの虞れがない。 なお、この実施例では、ＣＩＭをＬＳＩ化するに際して
Ａ、／Ｉ）４０を外付けとし、ＣＩＭの汎用化に際して
のコストダウンを図るようになっている。つまり、第２
図で説明したように、この実施例ではモードの設定Ｇこ
より一種類のＣＩＭをＬＣＵ３０〜３１としても、ＬＣ
Ｕ３２としても、或い４ｉ　ｅ　ＣｔＪ　１０のＣＩＭ
３３としても使用できるようにしている。しかして、こ
のとき、’Ａ／ＤＦ内蔵さセてしまうとＣＩＭ３０，３
１．３３として使用したときに無駄なものとなり、しか
も、一般に自動車の集約配線システムに適用した場合に
は、Ｃ１Ｍ３２として使用される個数の方が他のＣ１Ｍ
３１＋、３１．３３として使用される個数より小ないた
め、ＣＩＭの全部にＡ／Ｄを内蔵させることによるメリ
ットがあまりない。そのため、Ａ、　／　］）　ヲ夕）
付けとしているのである。 し、かし、で、こσｌ　Ａ、　／’Ｄの夕ｉ付けのため
、第４図から１４１１ら力・η・よう【こ、外付けのＡ
、／Ｄ４０Ｇこ対し′Ｔ：４オの接続端子が必要になり
、ＬＳＩ化した際ト二端−子ビンダ′ノσ１増力１１を
もたらず虞れがある。 そこで、二を発明の一実施例では、ＣＩＭがＡ、　Ｄモ
ード【こ設定されたときには、Ｉ１０バッフ了１（）５
の１４のボートのうちの４本がＡ／’Ｄ４０Ｇこ対する
接に端子として切換えられるようにしである。ずなわれ
、本発明の実施例では、■１０バッファ１０５が１４ボ
ートとなっており、これらはｍ５図から明らかなように
、ＣＩＭがＤＩＯモードに設定されたときには全部が入
出力ボートとして使用される可能性があるが、ＡＤモー
ドのときには最大でも１０ボートしか使用されず、４ボ
ートはＤＩＯデータの入出力には使用されないで余って
いる。そこで、この余った４ボー）＋２ＡＤモードで切
換え、Ａ／Ｄ４０に対する端子ビンとして使用すれば、
Ａ／Ｄを外付けにしても端子ビン数の増加はなく、ＬＳ
Ｉ化に際して汎用性が増し、コストダウンが可能になる
。 次に、この実施例によるＣＩＭのＭＰＵモードにおける
動作について説明する。 第７図から明らかなように、この実施例にょるＣＩＭを
ＭＰＵモードに切換設定するためには、７　）”Ｌ／Ｘ
ＡＤＤＲ，０−ＡＤＤＲ３に：Ｊニル７　）”Ｌ／ス設
定を０”、つまり入力２°〜２３を全て接地電位に保ち
（ｏｏｏｏ）としてやればよい。 このＭＰＵモードとは第２図に示したＣＩＭ３３として
使用されたときに必要な機能を与えるためのモードで、
ＤＩＯモード及びＡＤモードで使用された嚇合とｌｆ＜
なり、ＣＣＵＩＯのマイクロコンヒユーｐ（以下、単に
マイコンという）かラデータが与えられると、それを所
定のＬＣＵのＣＩＭ３０〜３１のいＶれかに対して送信
し、それに応募シ、で返送さねてくるデータを受信した
ら、そのデー・夕をマイコンに転送させるという伝送イ
ア７−フェース動作を行なうものである。 ところで、これまでの説明では第６図に関連して説明し
、たよりしこ、ＬＣＵ側のＣＩＭからみた説明な主とし
ていたため、ＣＣＵ側のＣＩＭからＬＣＵ側のＣＴλ（
にデータを伝送するフレームを受信）１／−人、反対に
ＬＣＵ側からＣＣＵ側に伝送Ｊるフレームを送信フレー
ムとしてきたが、以後はそれぞれのＣＩＭがらみてデー
タを送出するフレームを送信フレーム、自らがデータを
受け入れるときのフレームを受信フレームとして説明す
る。 従って、以後は、成るＣＩＭ、例えばＣＩ’Ｍ３３での
送信７１／−ムは他のＣＩＭ、例えＧｆ　ＣＩ　Ｍ２Ｏ
でけ受信フレームとなり、他方、ＣＩ’Ｍ３０での送信
フレームはＣＩＭ３３では受信フレームとなる。 さて、第９図は本発明の実施例によるＣＩＭにアドレス
″０”が設定され、ＣＰＵモードで動作するように制御
されたときの大まかな機能ブロック図で、躯２図におけ
るＣＩＭ３３の状態を表わしている。なお、既に説明し
たとおり、この実施例ではアドレスの設定により同一構
成のＣＩＭが３種のモード、つまりＣＰＵモード、ＤＩ
Ｏモード、ＡＤモードのいずれの状態での機能をもはた
すことができるものであり、従って、この第９図の状態
はＣＰ　Ｕモードでの機能ブロックを表わすもので、こ
の実施例によるＣＩＭの構成が第３図の場合と異なった
ものとなることを表わすものではない。 この第９図から明らかなように、ＣＰＵモードではＩ１
０バッファ１０５（第３図）、Ａ／Ｄ４０は機能を止め
られ、マイコンとの度は１４ビツトのデータバスで結ば
れる。なお、このときのＨＭ子ピンはＩ１０バッファ１
０５の入出力ボートと共通に用いられ、端子ビンの増減
は全く生じないようになっているのはいうまでもない。 そして、この１４ビツト（１４本）の入出力のうち８ビ
ツトがデータ用であり、残り６ビツトが制御信号用とな
っている。 さて、このＣＰＵモードにおいては、シフトレジスタ１
０４のデータ内容が第５図に示すようにＱｏからＱｚａ
　までの２４ビツトが全てＭＰＵデータとなっており、
マイコンは８ビツトのデータバスによってこのシフトレ
ジスタ１０４にアクセスするようになっている。 一方、制御回路１０１はマイコンからの制御信’Ｑ”Ｅ
　受け、シフトレジスタ１０４のＱｏ〜Ｑ２３の全ての
ビットをこマイコンからのデータが格納されると同時に
送信動作に入り、このデータが格納さね終った時刻ｔ工
から７１０図に示すように送信フレームの伝送を開始す
る。 こうして送信フレームがＣＩＭ３３から伝送されると、
それに応じてＬ　ＣＵ側のＣＩＭ３０〜３２の一つが応
答し、ひき続いてそのＣＩＭが送信を行なうから、時刻
ｔｘから１フレーム（１４８ビット）の伝送時間が経過
した時刻ｔアになると、シフトレジスタ１０４の中には
ＣＩＭ３３から呼掛けを行なったＣＩＭ（ＣＩＭ３０〜
３２のうちの一つ）から伝送されたデータが格納され終
ることになる。 そこで、ＣＩＭ３３の制御回路１０１は、この時点ｔ、
においで割込要求ＩＲＱを発生し、これに応じてマイコ
ンがシフトレジス／１０４のデータを読取り、１サイク
ル分のデータ伝送を終了する。なお、このときのＣＩＭ
相互間でのデータの授受動作は第３図に関連して説明し
たＤＩＯモードにおける場合と同じであるのはいうまで
もない。 次に第１１図はＣＩＭ３３、つまりＭＰＵモードに設定
されたときのＣＩＭの一実施例を示す機能ブロック図で
、ＭＰＵモードにおいて必要とする機能に対応したブロ
ックだけを示したものであり、図において４００，４０
２は８ビツトのスイッチ、４０４は８ビツトのデータラ
ッチであり、その他は駆４図の実施例と同じである。 このＭＰＵモードではシフトレジスタ１０４のＱｏビッ
トからＱｘｓ　ビットまでが８ビツトの入ｔ［Ｉビンを
介【−［マイコンのデータバスに接続さね、相互にデー
タの授受を行なうようになっており、このため、シフト
レジスタ１０４のＱ。〜Ｑ８．のビットを３つのグルー
プ、Ｑ、、−Ｑ、（ＴＬｅｇ３）、ＱＩＩ　−Ｑ＞　ｓ
　（Ｒｅ　ｇ　２　）、Ｑ１６〜Ｑｔｓ　（Ｒｅｇｔ）
に分割したものとして扱い、時分割で順次にアクセスす
るようにしている。 そこで、このため、８ビツトのスイッチ４００と４０２
を用い、マイコンから与えられるレジスタ七しクト信１
１８０．−Ｒ８Ｉの組合わせによりスイッチ４０（）の
制御信号ＲＥＡＤｔ〜３と、スイッチ４０２の制御信号
５ＴＢ１〜３を作り、入出力端子ビン７〜１４をＲｅｇ
ｌからＲｅ　ｇ　２、そしてＲｅｇ３と順次接続するよ
うにし、８ビツトづつ３回のアクセスによりマイコンと
シフトレジスタ１０４との間でのデータの授受を行なう
ようにｒ（つ゛〔いる。そして、この場合、マイコンか
らシフトレジスタ１０４に対するデータの書込み時では
、マイコンからのデータの読出し時間と、シフトレジス
タ１０４に対するデータの書込時間との違いを補償する
ため、ラッチ４０４が設番すられ、マイコンからのデー
タを一旦、ラッチしてから書込むようになっている。 また、このＭＰＵモードでは、データ受信時での２４ビ
ツトのデータの先頭に付されているアト。 レスの照合は、このＣＩＭ３３の中では行なわない。従
って、入力２０〜２３に寿えられたアドレス（ｏｏｏｏ
）はアドレスデコーダ３０６によってＭＰＵモードにこ
のＣＩＭを設定するためにだけ使用され、第４図におけ
るコンノくレータ３０７は動作しないようになっている
。 次に、このＭＰＵモードでは、ＣＩＭ３３の入出力端子
ビン１〜６がマイコンに対する制御信号の伝送路となっ
ており、これによりマイコンからはＣＩＭの制御回路１
０１に対してクロックＥ。 チップセレクト信号正丁、リードライト信号ＲＷ。 そわに上述のレジスメセレクト信号几Ｓｏ、Ｒ８１がカ
えられ、一方、このＣＩＭからは割込要求信号ＩＲＱが
マイコンに出力されるようになっている。 第１２図、箪１３図はこれらの信号の処理回路の一実施
例で、第１１図では省略しである力（、ｆＩＩＩＪ御回
路１０１の一部に含まれて、おり、まず、クロックｇＧ
ｊｗｒ、１２図の回路に供給され、内部クロックＣＴ、
　ＯＣＫと共に処理されて２相のクロックＥＨ，ＢＬが
発生される。そして、これらのクロックＦ）Ｉ、ＰＣＩ
、とマイコンからの信号Ｒ，Ｗ、Ｃ８゜Ｒ８０，ｌ’ｔ
８１が簗１２図の回路で処理され、信号８　Ｔ　Ｉ３０
〜３．ＲＥＡＤＯ〜１が発生される。 なお、信号ＭＰＵはＣＩＭがＭＰＵモードに設定される
と”１″になる信号である。さらに、この第１３図の回
路による信号処理タイミングを示したのがｆｆ１１４図
、第１５図で、これらの図のうち、第１４図は信号几Ｅ
　Ａ　Ｄ　Ｏ〜３の発生タイミングを、それに第１５図
は信号８ＴＢＯ〜３の発生タイ２ングをそれぞれ示した
ものである。な゛お、これらの図において、信号１’Ｌ
ＢＡＩ）Ｏ〜３のうちのいずれが発生ずるか、及び信号
５ＴＢＯ〜３のうちのいずわが発生するかは、信号Ｒ８
ＯとＲ８１の組合わせで決まるようになっており、これ
により上述したシフトレジスタ１０４のグループＲｅｇ
１、Ｒｅｇ２．Ｒｅｇ３の選択が行なわれる。 ところで、これらの信号ＲＥＡＤＯ〜３，５ＴＢＯ〜３
のうちの信号孔ＥＡＤＯと８ＴＢＯとは、上記したシフ
トレジスタ１０４のグループ選択には使用されず、後述
する割込要求信号ＩＲＱの発生に使用される。 従って、信号Ｒ８ＯとＲ８Ｉによる選択状態を示すと第
１６図のようになる。 次に、第１７図は割込要求信号ＩＲＱの発生回路の一実
施例で、同じ（第１１図の制御回路１０１の中に含まれ
、このＣＩＭ３３がデータ受信完了してシフトレジスタ
１０４の中に受信データの格納を終ったときに発生する
信号Ｗ１’ＬＩＴＢ　８ＴＢ（１’ｔ８図）と信号ＲＥ
ＡＤＯとによって信号ＩＲＱを発生する回路と、入出力
端子ピン７〜１４によってマイコンのデータバスに接続
されているデータ線ＤＯ〜Ｄ７のいずれか一つ、例えば
データ線］）Ｏからの信号ＤＡＴＡと信号５ＴＢＯから
信号ＭＡＳＫＩを作る回路とで構成されており、その動
作は肌１８図、第１９図のタイミングチャートに示され
ている。そして、これらの図のうち、＠１８図Ｇ」信号
１）　Ａ　Ｔ　Ａが５ＴＢＯの発生タイミングで”０”
となっていたときの動作を、また第１９図は信号１）　
Ａ　’ｒ　Ａが１″になっていたときの動作をそれぞれ
示したものである。なお、第１７図の回路で、信号ＤＡ
ＴＡと５ＴＢＯが供給されているフリップフロップをＲ
ｅ　ｇｏという。 従って、この第１７図の回路では、几ｅｇＯに１１１％
が書込まれていると割込要求信号ＩＲＱにマスクが掛け
られることになる。 次に、第１１図の実施例、つまり本発明によるＣＩＭの
一実施例がＭＰＵモードに設定された状態におけるデー
タ伝送の全体的な動作を第２０図のタイミングチャート
によって説明する。 本発明の実施例においては、ＣＩＭ３０’〜３３のいず
れも、その動作がシーケンスカウンタ３０３のカウント
出力により制御され、従って、このシーケンスカウンタ
３０３のカウント出力を所定値に設定してやれば、任意
の動作状態に転位させることができることは、既に第４
図、第８図などに関連して説明したとおりであり、この
ことはＣＩＭがどのようなモードに設定されていても変
りはない。 ところで、ｉｌ１図に示すようにＭＰＵモードに設定さ
れたＣＩＭ３３がデータ伝送すべく組合わされるＣＩＭ
は、第２図から明らかなように、１）　Ｉ　Ｏモード又
はＡＤモードに設定されているＣＩＭ３０〜３２となっ
ている。そして、このＣＩＭは１）ＩＯモード及びＡＤ
モードに設定されていたときには、第８図で説明したよ
うに、他のＣＩＭからのデータを受信したとき、それに
ひき続いて自らのデータの送信３行ない、ｌフレーム分
のデータ授受動作を行なうもので、いわばパッシブな動
作しか行なわない。 これに対して、ＣＩＭ３３のようにＭＰＵモードに設定
されているものでは、マイコンからのデータがシフトレ
ジスタ１０４に書込まれたら自らデータ送信を開始する
、いわばアクチブな動作を必要と１−る。 そこで、この実施例では、このアクチブなデータ送信開
始のため、シフトレジスタ１０４のグループ選択のため
の信号８Ｔ８１〜３のうちの信号８ＴＢ３を使用するよ
うにしている。これは、シフトレジスタ１０４に対する
マイコンによる送信データの書込みが几ｅｇｌ、Ｒｅｇ
２．Ｒｅｇ３の順に行なわれ、このため、信号８ＴＢ３
が発生した時点でマイコンからシフトレジスタ１０４に
対するデータの書込みが丁度終了し、シフトレジスタ１
０４には今回伝送すべきデータが全て格納し終るからで
ある。 そこで、第２０図に戻り、いま、成る時点でＣＣＵＩＯ
（Ｆ２図）のマイコンにＬＣＵのいずれかに対して伝送
すべきデータが用意されたとする。 そうすると、このマイコンは入出力端子ビン１〜６を介
して信号Ｃ８，ＲＷ、Ｒ８Ｏ，Ｒ’８１をＣＩＭ３３の
中の制御回路１０１に供給し、第１２図ないし第１６図
で説明したように信号５ＴＢＯ〜３ｆ−発生させ（第２
０図の左端上部）、デ−タバスから順次、８ビツトづつ
のデータなシフトレジスタ１０４のＲｅｇｌ、Ｒｅｇ２
．Ｒｅｇ３に書込ませる。 一方、制御回路１０１は、この信号５ＴＢ３の発生をと
らえ、シーケンスカウンタ３０３に”　４９　”をロー
ドする。この信号ＳＴＢ　３によるシーケンスカウンタ
３０３の出力データを４９”にするための回路の一実施
例を第２１図に、この回路の動作な示すタイミングチャ
ートを第２２図に示す。 こうしてシーケンスカウンタ３０３が８４９にされると
、この時点ｔｘ’（第１０図）で送信フレームの処理が
開始する。この８４９から５１２２までの送信フレーム
の処理は第８図で説明したＤＩＯモードの場合とほぼ同
じであるが、このＭＰＵモードではシフトレジスタ１０
４には既に伝送すべきデータが書込まれているから、８
４９から８７３までの間では何もせず、ただシフトレジ
スタ１０４のＱ２４　にスタートビット用のｌ″２貫き
込むだけである点がＤＩＯモードのときと異なるだけで
ある。 こうして５１２２に逮すると信号ＩＮＩＴＩＡＬが発生
し、その伊、ＳＯから８２４までの最少時間を含むアイ
ドル状態に入る。つまり、Ｍ　Ｐ　Ｕモードでは、Ｔ）
ＩＯモードのときと異なり、他のＣＩＭからデータが受
信されるのを待つのではなく、マイコンからシフトレジ
スタ１０４にデータのｌＦ込みが終了したらシーケンス
カウンタ３０３にデータ４９を強制的にロードし、これ
により自動的に送信フレームの処理に入るようにしてい
るのである。 さて、こうしてＣＣＵ】ｏのＣＩＭ３３から送信フレー
ムの伝送が開始すれば、既に第８図で説明したように、
この送信データＴＸＴ）がＬＣＵ側のＣＩ　Ｍ　３０〜
３２によって受信データＲＸＴ）として受信処理さね、
そのうちのアドレスの一致したＣＩＭによつに折り返し
データが伝送されでくるから、今度はそねが受信データ
ＲＸＴ）としてＣＩＭ３３に受信されるようになる。 このときの受信フレームの処理も、Ｆ　８１ｚ＋におけ
るＤＩＯモードの場合とほぼ同じで、ただＭＰＵモード
ではアドレスの一致状態をみない点が異なるだけである
。そして、ＳＯから８４８になり。 シフトレジスタ１０４の中に受信データが格納し終り、
かつエラーが検出されなかった場合には、８４８のクロ
ックφ８により信号ＷＲＩＴＥ　ＳＴＢが立上ると、こ
れにより第１７図〜第１９図で説明したように割込要求
信号ＩＲＱが発生し、その後のクロックφヶにより信号
ＩＮＩＴＩＡＬが発生してこのＣＩＭ３３はアイドル状
態に入り、次に信号５ＴＢ３が発生するまでアイドル状
態をイ５こつ。 こうして割込要求信号ＩＲＱが発生されると、ＣＣＵＩ
Ｏ内のマイコンはこの信号ＩＩ（Ｑにより割込処理ルー
チンにジャンプし、シフトレジスタ１０４から受信デー
タの取込みを行なう。このときのシフトレジスタ１０４
からのデータの取込みは、スイッチ４００を用い、これ
に第１２図及び第１３図で説明した回路から信号Ｒ，Ｅ
ＡＤＩ〜３をＩＩＩ次供給し、８ビツトのデータバスＤ
Ｏ〜Ｄ７を介して’／７トレジＸＪ　１０４のＲｅｇｌ
、Ｒｅｇ２、Ｒｅｇ３の順に行なわれるものであること
は、既に説明したとおりである。 ところで、この実施例では、既に第１７図で説明したよ
うに、この信号ＩＲＱはマスク可能に構成されており、
ＣＣＵＩＯのマイコンはＲｅｇＯ（第１７図）に１″を
層（き込んでおくことにより信号Ｉｎ、Ｑをマスクする
ことができる。 従って、第２０図のように、信号５ＴＢ３の発生時点ｔ
ｘの前の信号Ｓ’ｒＢＯの発生時点（第２０図の左下）
に合わせてデータバスＤｏを”１”にしておけば、信号
ＭＡＲＫが１′″になり、その後、信号ＷＲＩＴＥ　Ｓ
ＴＢが発生した時点でも割込要求信号ＩＲＱはマイコン
に供給されず、これによりマイコンは必要に応じて所定
の期間中、他の処理を優先して行なうことができる。な
お、このマスクの解除は第１７図から明らかなとおり、
信号５ＴＢＱの発生時点でデータバスＤＯを０″にし、
Ｒ，ｅｇＯ＆：０″を書き込めばよい。 一方、ＣＣＵＩＯのマイコンは、こうしてＩＲＱのマス
クを行なっていたときには、第１７図の信号Ｉ　ＲＱ　
ｅ　調べ、それが″】″になっていたらデータ受信が完
了していたことになるのでシフトレジスタ１０４からデ
ータの取込みを行ない、それが０”になっていたらデー
タの受信完了を待つ。 なお、信−１’３４ＲＱはデータの取込みを行なうとき
【こ発生する信号ＲＥＡＤＯにより解除されることは第
１７図から明らかである。 ここで第２図のように、ＭＰＵモードに設定されたＣＩ
Ｍ３３と、ＤＩＯモード（又はＡＤモード）に設定され
たＣＩＭ３０〜３２との組合わせによるデータ伝送動作
を状態遷移図で示すと第２３図のようになる。 次に、ＣＣＵｌｏのマイコンによる伝送制御について説
明する。 ＣＣＵのマイコンは、各ＬＣＵの負荷のうち、各種のス
イッチやセンサなどからデータを取り込み、それに応じ
て各ＬＣＵの負荷のうちの各種のランプやアクチュエー
タなど牙制御するためのデータをそれぞれのＬＣＵに送
り出す働きをするが、さらに伝送システムに電源が投入
されたときの起動時における処理と、データ伝送が定常
状態にあるときでの各ＬＣＵのＣＩＭの動作の監視２行
なう。 第２４図はＣＣＵ　１０の一実施例で、５００はセント
ラル争プロセッシング・ユニット（ＣＰＵという）５０
２はプログラム格納用のリード−オンリ・メモリ（ＲＯ
Ｍという）、５０４はデータ格納用のランダム命アクセ
ス・メモリ（ＲＡＭという）、５０６はペリフェラル・
インターフェース・アダプタ（ＰＩＡという）、５０８
は表示装置（ＤＩ８という）であり、その他、ＣＰＵモ
ードに設定されたＣＦＬＭ３３や光電変換モジュール０
／Ｅ１それに光フアイバケーブルＯＦからなる双方向伝
送路２０などは第１図及び第２図で説明したとおりであ
る。 次に、この第２４図の実施例の動作な第２５図フローチ
ャートによって説明する。 自動車のエンジンキースイッチがオンされるなどしてデ
ータ伝送システム全体に対する動作用の電源が投入され
、伝送動作が起動するとこのフローに従った処理が開始
し、最初のステップ８１（以下、ステップを省略して単
に８１．８２などと記す）に進む。 Ｓｌでは、予め用意しであるシステム起動フラグをセッ
トする。 Ｓ２では、システム起動後、各ＬＣＵに対するＣＣＵか
らのデータの伝送が一巡したか否かを調べ、結果がＮＯ
ｌつまり、起動後、まだＣＣＵからデータの伝送、即ち
呼び掛けを受けていないＬＣＵが残っている間はＳ３に
向い、そうでないときにはＳ９に向う。 Ｓ３では、システム起ＴＲＪＪ後、ＣＣＵからのデータ
伝送が一度でも行なわれるか否かを調べ、最初の伝送か
否かを判断する。そして、結果がＹＥＳのときにはＳ４
に、ＮＯのときには８１０にそれぞれ進む。 Ｓ４では、予め作成してＲＯＭ５０２に格納しである特
定の制御データを、これも予め定めておいた特定のＬＣ
Ｕに対して送信する。このときの特定の制御データとし
ては、それを受信ずべき特定のＴ、　ＣＵにおける負荷
の制御状態が、システム起動時に相応しいものとなるよ
うなデータに定めておく。例えば、そのＴ、　ＣＩＩ　
（７）　負荷がランプであったら、どにかくそれを消す
だめのデータとなるようにしたり、ワイパーの動作が停
止されるようなデータとなるようにしておくのである。 このＳ４の処理を終ったら８５に進む。 Ｓ５では、ＬＣＵのいずねか一つからデータが伝送され
てきたか否かをｈ１￥ぺ、結果がＮＯのときにはＳ６に
進み、結果がｙ　ｒａ　ｓとなったら８８にジャンプす
る。なお、ＬＣＵからＣＣＵに伝送されるデータは、　
Ｔ、　ＣＵに結合されている負荷のうちのスイッチやセ
ンサなどからの、それらの動作状態を表わすデータとな
っているので、これをモニタデータと呼ぶ。 Ｓ６では、Ｓ５での判断結果が続けて２回、ＮＯとなっ
たか否かを判断し、結果がＹＥＳとなったら８７に進み
、結果がＮ　Ｏの間はＳ３の判断に戻る。 Ｓ７では、異常発生の警告処理を行ない、このとき続け
て２回、モニタデータを送信してこなかったＬＣＵに故
障などによる異常が発生したことをＤＩ８５０Ｂに表示
させ、その後、８Ｂに進む。 Ｓ８では、ＣＣＵから次にデータを送信すべきＬＣＵを
次の番のものに定める処理を行なう。このため、Ｓ４で
システム起動後、ＣＣＵから最初にデータを送出すべき
特定のＬＣＵを第１番とし、それ以外のＬＣＵに対して
予め番号を付しておき、順次指定し得るようにしておく
必要があるのはいうまでもない。なお、８Ｂの後はＳ２
の処理に戻る。 一方、８２での結果がＹＥＳになったときにはＳ９に進
み、このＳ９の後と８３での結果がＮＯになったときに
は８１０に進むが、まず、８９では、システム起動フラ
グをクリアするための処理が行なわれる。 また、Ｓ１０では、各ＬＣＵから受信したモニタデータ
に基づいて作成した、それぞれのＬＣＵ向けの制御デー
タご、対応するＬＣＵに送信するための処理を行なう。 なお、前述の８４とこの８１０における送信処理は、マ
イコンのＣＰＵ５００からＣＩＭ３３のシフトレジスタ
１０４に対する２４ビツトのデータの書込が完了し、信
号５ＴＢ３が発生したことにより自動的に開始すること
、既に説明したとおりである。 一７ｊ、ＣＰＵ５００などからなるマイコンが８１ない
し８１０にしたがった動作を行なっているとき、これに
組合わされているＣＩＭ３３がデータを受信するど、割
込要求ＩＲＱが発生し、既に第２０図で盤、明したよう
に、マイコンの処理はＣＩＭ３３からのデータ取込のた
めの割込処理にジャンプする。そして、第２６図に示す
ように、この割込処理の中で、ＣＩＭ３３を介して各Ｌ
ＣＵから受信したモニタデータに基づいて、その都度、
新たに制御データの作成処理を行ない、ざらに、モニタ
データのうち必要なものをＤ工５５ｏ８に表示させる処
理を行なう。こうして割込処理の中で作成されたデータ
が第２５図の８１０の処理において対応するＬＣＵに向
けて送信されることになるのである。なお、割込要求Ｉ
ＲＱをマスクしていたときには、マスク解除時での状態
に応じた動作となることは既に説明したとおりである。 次に、これら第２５図、第２６図の処理が行なわれた結
果について説明する。 まず、８２，８３．８４の存在により、電源投入後、最
初のデータ伝送動作は、特定のＬＣＵに対する特定のデ
ータの送出となる。 コノ結果、この特定のＬＣＵに設けられている負荷は、
電源投入時での不定なデータによる異常な制御状態から
直ちに特定なデータによる充分に妥当な制御状態にされ
る。 一力、こうして電源投入後に１回でもモニタデータが受
信されれば、それに基づいた制御データの作成が可能に
なるため、それ以後、特定のＬＣＵ以外のＬＣＵ＜こは
８１０でのデータ伝送によりかなり妥当な制御データが
送られることになり、このことはデータ伝送回数が増加
するにつれて強調され、データ伝送回数がＬＣＵの個数
に近くなれば定常状態とほとんど変らない、はぼ完全な
制御状態を得ることができる。 従って、この実施例によれば、電源投入時などに負荷の
制御状態が異常になるのを最少限に抑え実用上はとんど
問題にならない制御を行なうことができる。 次に、この実施例によれば、第２５図の８５゜８６．１
９７の存在により、ＣＣＵが成るＬ　Ｃ’　Ｕに対して
データを伝送した際、そのＬＣＵからのモニタデータが
受信できなかった場合には、ＣＣＵから再び同じＬＣｔ
Ｊに対するデータの送信動作が繰り返され、これに応答
してモニタデータが受信されれば、偶発的な事情による
一時的な異常としてそのまま次のＬＣＵに対するデータ
伝送に移行するが、２回続けてモニタデータが受信され
なかったときには、そのＬＣＵに故障などによる異常が
発生したものと判断され、それがＤＩ８５０８に表示さ
れることになる。 従って、この実施例によれば、データ伝送動作中、全て
のＬＣＵのデータ応答動作に対する監視が行なわれ、し
かも異常発生に際しては、それが一時的なものか否かの
確認も自動的に行なわれることになり、常に正確に異常
発生の表示が行なえることになる。なお、この第２５図
の実施例では、Ｓ６での判断が２回続けて受信不能か否
かとなっているが、このときの回数は２回に限らず、２
回以上何回でもよい。例えば、ノイズ環境が不良で、一
時的なデータ伝送誤り発生の確率の高い場合には３回、
４回、或いは５回とし、反対に、良好な環境のもとに設
置され、偶発的なデータ伝送誤り発生の確率が低い場合
には、上記実施例に示すように２回でも充分過ぎる場合
もあるのはいうまでもない。 ところで第２５図の実施例では、電源投入後、最初にＣ
ＣＵからＬＣＵに伝送されるデータが、特定の一つのＬ
ＣＵに対してだけ予め用意しである特定のデータとなり
、その他のＬＣＵに対してはモニタデータに基づいてそ
の都度作成された制御データとなるが、全てのＬ　ＣＵ
に対応してそれぞれ特定のデータを用意しておき、それ
ぞれのＬＣＵに対する第１回目の伝送に対しては、それ
ぞれのＬＣＵごとに対応する特定のデータが送信される
ようにしてもよい。 次に、第２７図はＣＣＵＩＯの他の一実施例で、データ
伝送系に含まれる負荷の数が多くなり、ＬＣＵの中に複
数個のＣＩＭを必要とした場合などに適した実施例につ
いて示したものであり、図において５１０，５１２，５
１４は０７Ｅ（光電変換モジュール）、２０ａ、２０ｂ
、２０ｃはＯＦ’による信号伝送路、３０ａ、３０ｂ、
３１ａ。 ３１ｂはＤＩＯモード又はＡＤモードに設定されたＣ７
Ｍであり、その他は第２４図の実施例と同じである。 ０／Ｅ５１０，５１２，５１４Ｇ；ｊＰＩＡ５０６によ
り選択制御され、複数本の０Ｆ２０ａ、２０ｂ。 ２０ｃのうちの１本をＣＩＭ３３の信号伝送路ＴＸ、Ｒ
Ｘと結合させる働きをする。 各ＬＣＵにはそれぞれ複数個のＣＩ　Ｍ　３０　ａ３１
ａ、３０ｂ、３１ｂを含み、それぞれ独立しテイルＯＰ
　２０　ａ、２０　ｂ、２０　ｃニョッＴｃｃＵに結合
している。 なお、ＣＰＵ５００としてはＩ（Ｄ４６８０２として知
られているＩＣが、そしてＰＩＡ５０６にはＨＤ４６８
２１として知られているＩＣがそれぞれ用いられ、この
うちＨＤ４６８０２にはＲＯＭとＲＡＭがビルトインさ
れているため、これらを外付として設ける必要はない。 この実施例によれば、ＣＰＯ５００などからなるマイコ
ンがＰＩＡ５０６を介して０／Ｂ　５１２〜５１４を選
択制御し、ＣＩＭ３３によりデータ伝送を行なうべきＬ
ＣＵを指定することができるから、それぞれのＬＣＵご
とに同じアドレスを付したＣＩＭを設けることができ、
Ｉ、Ｃ’Ｕ側のＣＩＭの数をアドレスの数より充分に多
くすることができ、データ伝送システムの機能を容品に
拡大することができる。 〔発明の効果〕 以上説明したように、本発明によれば、１個のＣＣＵと
複数個のＬＣＵを備え、ＣＣＵからの呼び掛けに応じて
各ＬＣＵとＣＣＵとの間でのデータ伝送が行なわれるよ
うにしたデータ伝送システムにおいて、電源投入時など
のシステム起動時におけるＬＣＵ側の負荷の誤動作を抑
え、かつ、ＥＣＵの故障に際しても正確に異常表示が行
なわれるため、負荷の異常動作を防止することができ、
常に正しいデータ伝送を行なうことができるデータ伝送
システムを提供することができる。

【図面の簡単な説明】

第１図は自動車内集約配線システムの一例を示す説明図
、第２図は本発明によるデータ伝送システムの一実施例
を示すブロック構成図、第３図は各端末処理装置の一実
施例を示すブロック図、第４図４ｊＩｔ　３図をさらに
詳細にしたブロック図、第５図はデータ内容の一実施例
を示す説明図、第６図は伝送波形の一実施例を示す説明
図、第７図はモード選択の一実施例を示す、説明図、第
８図はＤＩＯモードにおける本発明の一実施例の動作を
説明するためのタイミングチャート、第９図は本発明に
よる端末処理装置の一実施例をＣＰＵモードに設定１．
Ｃ示した機能ブロック図、第１０図はＣＰＵモードにお
ける伝送波形の一実施例を示す説明図、築１１図は第９
図の実施例をさらに詳細に示した機能ブロック図、第１
２図及び第１３図は信号処理回路の一実施例を示すブロ
ック図、第１４図及び第１５図はその動作説明用のタイ
ミングチャー）、第１６図はレジスタセレクト信号によ
る選択動作を示す説明図、第１７図は割込要求信号発生
回路の一実施例を示すブロック図、第１８図及び第１９
図はその動作説明用のタイミングチャート、第２０図は
ＣＰＵモードでの動作な説明するためのタイミングチャ
ート、第２１図はカウンタをセットするための回路の一
実施例を示すブロック図、第２２図はその動作説明用の
タイミングチャート、第２３図はＣＰＵモードとＤＩＯ
モードの組合わせによるデータ伝送動作を表わす状態遷
移図、第２４図は中央処理装置の一実施例を示すブロッ
ク図、第２５図及び第２６図は中央処理装置の動作を説
明するためのフ弓−チヤード、第２７図は中央処理装置
の他の一実施例を示すブロック図である。 １０・・・・・・中央処理装置、２０・・・・・・信号
伝送路、３０〜３２・−・・・・端末処理装置、３３・
・・・・・通信制御装部、４０・・・・・・Ａ／Ｄ（ア
ナログ争ディジタル変換器）、５１〜５８・・・・・・
外部９荷、１０１・・・・・・制御回路、１（）２・・
・・・・同期回路、１０３・・・・・・アドレス比較回
路、１０４・・・・・・シフトレジスタ、１０５・・・
・・・Ｉ１０バッファ、１０６・・・・・・Ａ／　Ｄ　
制？ｆＮ１　回路、１０７・・・・・・クロック発生器
、３０１・・・・・・同期回路、３０２・・・・・・カ
ラン４，３０３・・・・・・シーケンスカウンタ、３（
＞４・・・・・・シーケンスデコーダ、３０５・・・・
・・異常検出器、３０６・・・・・・アドレスデコーダ
、３０７・・・・・・コンパレータ、３０８・・・・・
・エラー検出回路、３１（）・・・・・・複合ゲート、
３１１・・・・・・エクスクルーシブオ了ゲー）、３１
２・・・・・・アンドケート、３２０・・・・・・シフ
トレジスタ、３２１・・・・・・レジスタ、３２２・・
・・・・ゲート、３２３・・・・・・カウンタ、３２４
・・・・・・Ａ／））制御用信号発生回路、３２５・・
・・・・カウンタ、５００・・・・・・ＣＰＵ、５０２
・・・・・・ＲＯＭ。 ５０４・・・・・・ｌルＡＭ、５０６・・・・・・ＰＩ
Ａ、５０８・・・′″１′１　図 １２扇 ７３閾 牙５扇 １−６０ ブ７図 オ」２（２） 第１３日　エ ＨＤ／４ｏｔｉ　層Ｙ 第１４図 才１５Ｉ１２′ｌ りｒ８虎３ １１６図 第１７日 勺Ｕ ７２３区 た１ｐｕモート“　′ＤＩＯモート”（Ａｆ）モード）
Ｂる ブ２４１η ／４ を君国

Claims (1)

1. 【特許請求の範囲】 １、　中央処理装置と端末処理装置とを備え、中央処理
   装置からの呼び掛けに応じて中央処理装置と端末処理装
   置相互間での１フレ一ム分のデータ授受が開始するよう
   にしたデータ伝送システムにおいて、上記端末処理装置
   に対する特定のデータを予め作成する手段を設け、デー
   タ伝送システムの起動後、中央処理装置による最初の呼
   び掛けに際して上記特定のデータを伝送するように構成
   したこと？特徴とするデータ伝送システム。 ２、　中央処理装置と端末処理装置とを備え、中央処理
   装置からの呼び掛けに応じて中央処理装置と端末処理装
   置相互間での１フレ一ム分のデータ授受が開始するよう
   にしたデータ伝送システムにおいて、上記中央処理装置
   による呼び掛けに対する端末処理装置の応答を監視する
   手段と、同一のデータによる同一の端末処理装置に対す
   る上記中央処理装置による呼び掛けを少くとも２回縁り
   返す手段を設け、中央処理装置による呼び掛けに対しで
   少くとも２回連続して応答しない端末処理装置が検出さ
   れたときに異常表示を行なうように構成したことを特徴
   とするデータ伝送システム。