JPS60145724U - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPS60145724U JPS60145724U JP3228884U JP3228884U JPS60145724U JP S60145724 U JPS60145724 U JP S60145724U JP 3228884 U JP3228884 U JP 3228884U JP 3228884 U JP3228884 U JP 3228884U JP S60145724 U JPS60145724 U JP S60145724U
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- amplifier circuit
- gate
- transistor
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は従来から知られているA級増幅器め一例を示す
回路図、第2図は第1図の動作を説明す ′る線図、第
3図は従来から知られているB級増幅器の一例を示す回
路図、第4図ないし第8図は従来から知られているB級
増幅器の欠点を説明する線図、第9図は本考案の一実施
例を示す回路図、 ・第10図は本実施例の動作を説
明するための線図、第11図ないし第13図は本考案の
動作原理を説明するための回路図、第14図は本考案と
通常のエミッタフォロアについて動作特性を比較する線
図、第15図は本考案を適用した具体的回路を示す回路
図、第16図は第15図示の回路と比較するために用い
る従来例(B級増幅回路)を示す回路図、第17図A、
Bおよび第18図A、 Bは本考案に係る実験結果を
示すオシロ波形の写真″v;:6oTr、。””h 5
7’;7.9、Z、−fii。 工IE −1 り l Vel ベース電圧Vst+’2
7st(t) ト・・− み ゴ; 奉
/・1 第15図 二 Tr9 旧oov r ( し−ミー一一一つ 100V
回路図、第2図は第1図の動作を説明す ′る線図、第
3図は従来から知られているB級増幅器の一例を示す回
路図、第4図ないし第8図は従来から知られているB級
増幅器の欠点を説明する線図、第9図は本考案の一実施
例を示す回路図、 ・第10図は本実施例の動作を説
明するための線図、第11図ないし第13図は本考案の
動作原理を説明するための回路図、第14図は本考案と
通常のエミッタフォロアについて動作特性を比較する線
図、第15図は本考案を適用した具体的回路を示す回路
図、第16図は第15図示の回路と比較するために用い
る従来例(B級増幅回路)を示す回路図、第17図A、
Bおよび第18図A、 Bは本考案に係る実験結果を
示すオシロ波形の写真″v;:6oTr、。””h 5
7’;7.9、Z、−fii。 工IE −1 り l Vel ベース電圧Vst+’2
7st(t) ト・・− み ゴ; 奉
/・1 第15図 二 Tr9 旧oov r ( し−ミー一一一つ 100V
Claims (2)
- (1)はぼ同一の特性を有する2個のトランジスタにつ
いて、それぞれのエミッタもしくはソース、およびそれ
ぞれのコレクタもしくはドレインを共通に接続したトラ
ンジスタ対を相補接続するとともに、前記トランジスタ
対の一方のペースもしくはゲートに所定のバイアス電圧
を、他方のベースもしくはゲートに前記所定のバイアス
電圧と同一の電圧に入力信号電圧を重畳してなる電圧を
それぞれ印加し、前記トラジスタ対の相補接続点から出
力を取り出すようにしたことを特徴とする増幅回路。 - (2)逆電圧印加時における破壊防止用素子を介して、
前記エミッタもしくはソースを共通に接続するようにし
たことを特徴とする実用新案登録請求の範囲第1項記載
の増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3228884U JPS60145724U (ja) | 1984-03-08 | 1984-03-08 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3228884U JPS60145724U (ja) | 1984-03-08 | 1984-03-08 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60145724U true JPS60145724U (ja) | 1985-09-27 |
| JPH0352030Y2 JPH0352030Y2 (ja) | 1991-11-11 |
Family
ID=30533666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3228884U Granted JPS60145724U (ja) | 1984-03-08 | 1984-03-08 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60145724U (ja) |
-
1984
- 1984-03-08 JP JP3228884U patent/JPS60145724U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0352030Y2 (ja) | 1991-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59118315U (ja) | バツフア回路 | |
| JPS617137U (ja) | 多値論理回路の制御回路 | |
| JPS5830316U (ja) | 低歪率増幅回路 | |
| JPS58101400U (ja) | サンプルホ−ルド回路 | |
| JPS60103938U (ja) | 半導体スイツチ回路 | |
| JPS60134319U (ja) | 増幅装置 | |
| JPS59159016U (ja) | 増幅回路 | |
| JPS5866713U (ja) | 増幅器 | |
| JPS59177214U (ja) | 低周波増幅器 | |
| JPS60149237U (ja) | クランプ回路 | |
| JPS583682U (ja) | クランプパルス成形回路 | |
| JPS58158521U (ja) | 増幅器の保護回路 | |
| JPS58161316U (ja) | 利得制御増幅器 | |
| JPS599615U (ja) | 増幅回路 | |
| JPS583613U (ja) | クランプ回路 | |
| JPS5952716U (ja) | 増幅器の利得調整回路 | |
| JPS58165800U (ja) | Eprom書込み回路 | |
| JPS5978718U (ja) | 電力増幅器 | |
| JPS5871218U (ja) | プツシユプル増幅回路 | |
| JPS58169711U (ja) | Fet増幅器 | |
| JPS6019233U (ja) | スイツチ回路 | |
| JPS6047314U (ja) | 信号ミキシング回路 | |
| JPS59125170U (ja) | 非直線回路 | |
| JPS5823437U (ja) | 論理回路 | |
| JPS58132414U (ja) | 直結増幅回路 |