JPS60148207A - クランプ回路付差動増幅回路 - Google Patents
クランプ回路付差動増幅回路Info
- Publication number
- JPS60148207A JPS60148207A JP59004131A JP413184A JPS60148207A JP S60148207 A JPS60148207 A JP S60148207A JP 59004131 A JP59004131 A JP 59004131A JP 413184 A JP413184 A JP 413184A JP S60148207 A JPS60148207 A JP S60148207A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- circuit
- differential amplifier
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 229920006395 saturated elastomer Polymers 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の背景と目的〕
本発明はクランプ回路付差動増幅回路に係り、特に出力
の遅延が生ぜず、かつ、出力の電源電圧の依存性をなく
すのに好適なりランプ回路付差動増幅回路に間するもの
である。
の遅延が生ぜず、かつ、出力の電源電圧の依存性をなく
すのに好適なりランプ回路付差動増幅回路に間するもの
である。
第１図は従来％）ら知られている差動増幅回路の一例を
示す回路図である。第１図において、ｌは信号源、２は
基準電圧、３．４はＰＮＰ ）ランジスタ、５．６はＮ
ＰＮ）ランジスタ９．７は定電流源で、トランジスタ５
および６の負荷としてトランジスタ３および４を用い、
定電流源７で駆動する差動増幅回路としてあり、信号源
１と基準電圧２とを比較し、その差分を増幅する構成と
しである。第１図に示す回路は、ＰＮＰ）ランジスタ３
゜４からなるダイナミック負荷用いているため、回路の
利得が大きく、微小信号増幅用として広く用いられる。
示す回路図である。第１図において、ｌは信号源、２は
基準電圧、３．４はＰＮＰ ）ランジスタ、５．６はＮ
ＰＮ）ランジスタ９．７は定電流源で、トランジスタ５
および６の負荷としてトランジスタ３および４を用い、
定電流源７で駆動する差動増幅回路としてあり、信号源
１と基準電圧２とを比較し、その差分を増幅する構成と
しである。第１図に示す回路は、ＰＮＰ）ランジスタ３
゜４からなるダイナミック負荷用いているため、回路の
利得が大きく、微小信号増幅用として広く用いられる。
しかし、この回路にトランジスタ５および６の電流が切
り換わるーような大振幅の信号が人力すると、その出力
Ｖｏｕｔ％大きくなり、その振幅がＰＮＰ）ランジスタ
３．４の共通ベース電圧ｖ１と基準電圧ｖ２の電位差を
越えると、トランジスタ４および６を飽和させ、出力波
形の立ち上がりが遅れるという問題を生ずる。
り換わるーような大振幅の信号が人力すると、その出力
Ｖｏｕｔ％大きくなり、その振幅がＰＮＰ）ランジスタ
３．４の共通ベース電圧ｖ１と基準電圧ｖ２の電位差を
越えると、トランジスタ４および６を飽和させ、出力波
形の立ち上がりが遅れるという問題を生ずる。
本発明は上記に鑑みてなされたもので、その目的とする
ところは、トランジスタが飽和することがなく、出力の
遅延が生じないようにすることができるクランプ回路付
差動回路を提供することにある。
ところは、トランジスタが飽和することがなく、出力の
遅延が生じないようにすることができるクランプ回路付
差動回路を提供することにある。
本発明の特徴は、エミッタ共通の一対のトランジスタに
流れる電流か切り換わるような大振幅の信号が入力した
ときに出力の高い方の電圧は上記共通のエミッタより、
低い方の電圧は信号源の基準となる基準電圧よりそれぞ
れトランジスタのベース・エミッタ間電圧の整数倍上昇
した電圧にクランプする手段を具備した回路構成とした
点にある。
流れる電流か切り換わるような大振幅の信号が入力した
ときに出力の高い方の電圧は上記共通のエミッタより、
低い方の電圧は信号源の基準となる基準電圧よりそれぞ
れトランジスタのベース・エミッタ間電圧の整数倍上昇
した電圧にクランプする手段を具備した回路構成とした
点にある。
以下本発明を第２図に示した実施例を用いて詳細に説明
する。
する。
第２図は本発明のクランプ回路付差動増幅回路の一実施
例を示す回路図で、第１図と同一部分は同じ符号で示し
、ここでは説明を省略する。第２図においては、出力端
子ＶｏｕｔとＮＰＮトランジスタ５および６の共通エミ
ッタ間にダイオード９６１０．１１を直列にしで挿入し
てあり、また、電源電圧端子Ｖｃｃと基準電圧２間に抵
抗１２．ダイオード１３．１４を順次直列に接続と、抵
抗１２とダイオード１３との接続点にトランジスタ８０
ベースを接続し、このトランジスタ８のエミッタは出力
端子Ｖｏｕｔに、コレクタは電源電圧端子Ｖｃｃに接続
しである。
例を示す回路図で、第１図と同一部分は同じ符号で示し
、ここでは説明を省略する。第２図においては、出力端
子ＶｏｕｔとＮＰＮトランジスタ５および６の共通エミ
ッタ間にダイオード９６１０．１１を直列にしで挿入し
てあり、また、電源電圧端子Ｖｃｃと基準電圧２間に抵
抗１２．ダイオード１３．１４を順次直列に接続と、抵
抗１２とダイオード１３との接続点にトランジスタ８０
ベースを接続し、このトランジスタ８のエミッタは出力
端子Ｖｏｕｔに、コレクタは電源電圧端子Ｖｃｃに接続
しである。
第２図に示す回路においては、信号源１の振幅が大きい
場合、その出力Ｖｏｕｔの高い方の電圧は、トランジス
タ５および６の共通エミッタの電圧よりトランジスタ５
．６のベース・エミッタ間電圧ＶＢＥの３個分上昇した
電圧に、低い方の電圧は、基準電圧２よりＶＢＥ２個分
上個分上型圧、すなわち、上記電圧よりＶＢＥ１個分下
降した電圧にそれぞれクランプされ、つまり出力Ｖｏｕ
ｔは基準電圧よりＶＢＥ１個分上昇した電圧にクランプ
され、トランジスタ４または６を飽和させないようにす
ることができる。
場合、その出力Ｖｏｕｔの高い方の電圧は、トランジス
タ５および６の共通エミッタの電圧よりトランジスタ５
．６のベース・エミッタ間電圧ＶＢＥの３個分上昇した
電圧に、低い方の電圧は、基準電圧２よりＶＢＥ２個分
上個分上型圧、すなわち、上記電圧よりＶＢＥ１個分下
降した電圧にそれぞれクランプされ、つまり出力Ｖｏｕ
ｔは基準電圧よりＶＢＥ１個分上昇した電圧にクランプ
され、トランジスタ４または６を飽和させないようにす
ることができる。
上記したように、本発明の実施例によれば、出力をトラ
ンジスタのベース拳エミッタ間電圧ＶＢＥの整数倍でク
ランプすることができ、トランジスタ３．４を飽和動作
させないようにすることができ、出力の遅延が生じない
ようにすることができる。また、その出力は電源電圧に
依存しなくなる。
ンジスタのベース拳エミッタ間電圧ＶＢＥの整数倍でク
ランプすることができ、トランジスタ３．４を飽和動作
させないようにすることができ、出力の遅延が生じない
ようにすることができる。また、その出力は電源電圧に
依存しなくなる。
以上説明したように、本発明によれば、トランジスタが
飽和することがなく、出力の遅延が生じないようにでき
るという効果がある。
飽和することがなく、出力の遅延が生じないようにでき
るという効果がある。
第１図は従来の差動増幅回路の回路図、第２図は本発明
のクランプ回路付差動増幅回路の一実施例を示す回路図
である。 ｌ：信号源、２：基準電圧。 ３〜６．８：）らンジスタ、７：定電流源。 ９〜１１．１３．１４：ダイオード、１２：抵抗。 第 １ 図 第 ２１￥ｌ
のクランプ回路付差動増幅回路の一実施例を示す回路図
である。 ｌ：信号源、２：基準電圧。 ３〜６．８：）らンジスタ、７：定電流源。 ９〜１１．１３．１４：ダイオード、１２：抵抗。 第 １ 図 第 ２１￥ｌ
Claims (1)
- ０）信号源と基準電圧とを比較してその差分を増幅する
二対のトランジスタからなるダイナミック負荷を有する
エミッタ共通の他の一対のトランジスタからなる差動増
幅回路において、前記エミッタ共通の一対のトランジス
タに流れる電流が切り換わるような大振幅の信号が入力
したとき出力の高い方の電圧は前記共通のエミッタより
、低い方の電圧は前記基準電圧よりそれぞれトランジス
タのベース・エミッタ間電圧の整数倍だけ上昇した電圧
にクランプする手段を具備することを特徴とするクラン
プ回路付差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59004131A JPS60148207A (ja) | 1984-01-12 | 1984-01-12 | クランプ回路付差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59004131A JPS60148207A (ja) | 1984-01-12 | 1984-01-12 | クランプ回路付差動増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60148207A true JPS60148207A (ja) | 1985-08-05 |
Family
ID=11576223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59004131A Pending JPS60148207A (ja) | 1984-01-12 | 1984-01-12 | クランプ回路付差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60148207A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03165623A (ja) * | 1989-11-24 | 1991-07-17 | Matsushita Electric Ind Co Ltd | 出力回路 |
| JP2007320630A (ja) * | 2006-06-02 | 2007-12-13 | Toyo Jidoki Co Ltd | チャック付き包装袋のチャック部分離装置及び方法 |
-
1984
- 1984-01-12 JP JP59004131A patent/JPS60148207A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03165623A (ja) * | 1989-11-24 | 1991-07-17 | Matsushita Electric Ind Co Ltd | 出力回路 |
| JP2007320630A (ja) * | 2006-06-02 | 2007-12-13 | Toyo Jidoki Co Ltd | チャック付き包装袋のチャック部分離装置及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1101875A (en) | Amplifier | |
| GB1367660A (en) | Circuit for generating a difference current value between a pair of current mode input signals | |
| KR870009543A (ko) | 차동 증폭 회로 | |
| KR900013509A (ko) | 온도보상회로 | |
| GB1297867A (ja) | ||
| US4347531A (en) | Circuit converting a pair of differential input signals to single-ended output signals | |
| JPS60148207A (ja) | クランプ回路付差動増幅回路 | |
| US4502016A (en) | Final bridge stage for a receiver audio amplifier | |
| US4714897A (en) | Monolithically integratable signal amplifier stage with high output dynamics | |
| JPH077337A (ja) | 両極性電圧／電流変換回路 | |
| US4583051A (en) | Extended range amplifier circuit | |
| US4274018A (en) | Saturation limited bias circuit for complementary transistors | |
| JPS6231523B2 (ja) | ||
| JP2844796B2 (ja) | 増幅回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| SU1138921A1 (ru) | Усилитель тока | |
| JPS59207716A (ja) | 自動レベル制御回路 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPH0738981Y2 (ja) | 定電流源回路 | |
| JP2759226B2 (ja) | 基準電圧発生回路 | |
| JPS63304706A (ja) | リミタ増幅回路 | |
| SU1474826A1 (ru) | Двухтактный усилитель мощности | |
| SU1589374A1 (ru) | Усилитель мощности низкой частоты | |
| JPS6119541Y2 (ja) | ||
| RU1781814C (ru) | Усилитель |