JPS60152017A - 電子ビ−ムアニ−ル装置 - Google Patents

電子ビ−ムアニ−ル装置

Info

Publication number
JPS60152017A
JPS60152017A JP59007337A JP733784A JPS60152017A JP S60152017 A JPS60152017 A JP S60152017A JP 59007337 A JP59007337 A JP 59007337A JP 733784 A JP733784 A JP 733784A JP S60152017 A JPS60152017 A JP S60152017A
Authority
JP
Japan
Prior art keywords
electron
electron beam
sample
scanning
beams
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59007337A
Other languages
English (en)
Inventor
Kenji Shibata
健二 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP59007337A priority Critical patent/JPS60152017A/ja
Publication of JPS60152017A publication Critical patent/JPS60152017A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2926—Crystal orientations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3818—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3248—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3458—Monocrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/382—Scanning of a beam

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の技術分野） 本発明は、電子ビームアニール装置に係わり、＼ 特にビーム形状をくの字形としてアニール条件の最適化
をはかった電子ビームアニール装置に関する。
〔発明の技術的背景とその問題点〕
近年、電子ビームやレーザー光等のエネルギービーム照
射装置によりＳ　ｉ、Ｇｅ、ＱａＡｓを始めとする半導
体或いはＡ１．ＭＯ，Ｗ等の金属や金属化合物を短時間
、局所的に熱処理することにより半導体デバイスの高速
化、高集積化、多機能化及び新機能、新構造なデバイス
の実現等の可能性が開けて来ている。この種の用途に用
いられる従来の電子ビームアニール装置は高電圧（５〜
３０ＫｅＶ）、大電流（１〜３０ＴｒＬＡ）の電子ビー
ムが取り出し可能な電子銃とその電源、ビームエネルギ
ーをコントロールする電気回路、ビームを偏向する電子
光学系及び試料ステージを備えたチャンバー等よりなり
、試料上・にビームを連続的に走査して熱処理、エピタ
キシャル成長及び溶融前帯の周辺から次々と発生し、中
心に向かって細長い結晶粒が成長する。所謂シェブロン
型の再結晶層となる。これは、第１図で示す用に再結晶
過程ｔにおいて結晶粒界が固液界面に直交して入るため
、であり、これを防ぐには第２図で示す様に再結晶“化
時の固液界面がビーム進行方向に対して凸型となるよう
にする必要がある。しかし、ガウス分布を持つ電子ビー
ムによるアニールでは上記進行方１向に対して凸型の固
液界面を形成することはできなかった。なお、図中Ａは
ビーム走査方向、Ｂは溶融領域、Ｃは結晶粒界、Ｄは再
結晶化領域をそれぞれ示している。
〔発明の目的］ 本発明の目的は、ビームの進行方向に対して凸型の固液
界面を形成することができ、特に絶縁膜上シリコンを広
い範囲に亘って容易に単結晶化し得る電子ビームアニー
ル装置を提供することにある。
〔発明の概要〕
本発明の骨子は、くの字形ビームを形成し、このビーム
を所定方向に走査することによって、前記ビームの進行
方向に対して凸型の固液界面を実現することにある。
ビームを線状化する方法としては、第３図（ａ）（ｂ）
に示す如くビーム１を試料上に集束させる最終段で対向
配置された高速偏向電極２により高速偏向して線状化す
る方法がある。ここで電極２に印加する電圧変動が１０
［ＫＨｚ］以下であるとビームは線状化できないが、周
波数の増大と共に線状化が進行する。第４図は周波数が
１００［ＫＨ２］と５０［ＭＨｚコの場合を代表的に示
したものであるが、１００［ＫＨｚ］ではおよそ６００
　［μｍ］　、５０　［ＭＨｚ］では９００［μｍ］長
ざまで線状化できることが実験で確かめられた。また、
本発明者等の鋭意研究によれば、上記のようにして線状
化したビームを２つ形成し、これらのビームを９０〜１
８０度の角度をもってつなげることにより、くの字形ビ
ームの形成が可能であることが判明した。
本発明はこのような点に着目し、絶縁膜上のシリコン膜
等をアニール、して再結晶化する電子ビームアニール装
置において、電子ビームを放出する第１及び第２の電子
銃と、対向配置された２枚の平板体からなり、上記第１
及び第２の電子銃から放出された各電子ビームを高速偏
向してそれぞれ直線上のビームを形成する第１及び第２
の高速偏向電極と、上記２つの直線上ビームをそれぞれ
偏向制御し各ビームの一端を接続してくの字形ビームを
形成する第１及び第２のビーム接続用偏向器と、上記く
の字形ビームを被アニール試料上で前記各直線上ビーム
の接続点が前方となるように走査する手段とを設けるよ
うにしたものである。
〔発明の効果〕
本発明によれば、２つの直線状ビームを接続したくの字
形の電子ビームを形成することができる。
このため、上記くの字形ビームを直線状ビームの接続点
が前方となるように被アニール試料上で走査することに
より、ビーム走査方向に対し凸型の固液界面を実現する
ことができる。従って、結晶粒界の発生を効果的に迎え
ることができ、絶縁膜上シリコン等を広範囲に亘って容
易に単結晶化することができる。
〔発明の実施例〕
第５図は本発明の一実施例に係わる電子ビームアニール
装置を示す概略構成図である。なお、この図ではビーム
を集束するレンズ系及び０Ｎ−ＯＦＦするブランキング
電極等は省略している。図中５１は第１の電子銃、５２
は第２の電子銃であり、第１の電子銃５１から放出され
た電子ビームは対向配置された２枚の平板体からなる高
速偏向電極５３により高速で偏向される。第１の電極５
３は前記第３図（ａ）に示した如く高周波電圧が印加さ
れており、これにより直線状のビームが１ｑられる。一
方、第２の電子銃５２が放出された電子ビームも第２の
高速偏向Ｎ極５４により高速偏向され、上記と同時に直
線状のビームが得られる。
上記２つの直線状ビームは第１及び第２のビーム接続用
偏向器５５．５６によりそれぞれ偏向される。そして、
直線状ビームの一端が角度　θ（９０’＜θく１８０°
）で接続されてくの字形ビームが形成されるものとなっ
ている。また、このくの字形ビームは前記偏向器５５．
５６により直線状ビームの接続点が前方となるように被
アニール試料上を走査されるものとなっている。
このような構成であれば、高速偏向電極５２゜５４及び
ビーム接続用偏向器５３．５６等の作用によりビーム形
状をくの字形とし、且つこのくの字形ビームを走査する
ことができる。このため、被アニール試料の固液界面を
ビーム走査方向に凸型に形成−することができ、これに
より結晶粒界発生を極力押え単結晶化を容易に行うこと
ができる。
次に上記実施例装置を２層ＭＯ８−ＬＳＩ製造に用いた
実験例について説明する。まず、第６図（ａ）に示す如
く例えばＰ型（１００）面方位の単結晶シリコン基板６
１の上に約１［μｍ］のＳｉ０２層６２を形成する。そ
の上に必要とあればＳｉＮ膜６膜管３成する。このＳｉ
Ｎ膜６膜管３の工程で多結晶あるいは非晶質シリコン層
を単結晶化させやすくするために形成するものであり、
必ずしも必要としない。またシリコン基板６１は既に所
望の素子が周知の工程を終で形成されているとする。次
いで、第６図（ｂ）に示す如く、ＳｉＮ膜６膜管３面に
例えば約６００Ｑ　［大コの多結晶シリコン層６４を被
着する。その上に約２０００　［人］のＳｉＯ２膜６５
膜形５する。この１・、 １、時の８＋０２膜６５は、後の工程で多結晶あるい、
は非晶質シリコン層を単結晶化させやすくするた１．１ めに形成するものでＳＩＮ膜等でもかまわない。
次に、第６図（Ｃ）に示す如く前記第５図に示す装置を
用いて上部から電子ビーム熱処理をして上記シリコン層
６４を単結晶化する。その際、ビーム加速電圧は１０［
Ｋ、ｅｖ］、ビーム電流は５［ｍＡ］、ビーム線状化の
ための高速偏向では周波数５０［ＭＨｚ］、電極印加電
圧８０　［Ｖ］、ＳＩＮ波を用いて行った。また、試料
表面温度を５００　［’Ｃ］　、ビーム走査速ｆｆ１ｃ
ｃｍ／ｓ］で行った。実施例に用いた装置によればアニ
ール中に溶融するシリコン層の幅は２［ｓｌでそのうち
中央部の幅約１［ｍｍ］が完全に単結晶化された。ビー
ム走査を繰返してゆくと単結晶化の幅はさらに広がり５
　［８］　Ｘ　５　ＥｙｒｍＪが単結晶化できる様にな
った。
次に、第６図（ｄ）に示す如く、５１０２膜６５を除去
後電子ビーム熱処理によって単結晶化したシリコン層６
４−をバターニングして二層目の素子形成領域とし、そ
の後公知の技術にて素子間分離絶縁膜６６を形成し、素
子形成領域にグー１〜酸化膜６７を介して例えば多結晶
シリ゛コンからなるゲート電極６８を形成し、ソース・
ドレイン領域６９ａ、６９ｂを形成してＭｏ３　ｌ−ラ
ンリスタとする。次いで、第６図（ｅ）に示す如く全面
を絶縁ＩＩ　７０で覆った後、Ａ１による電極７１ａ。
〜、７１Ｃを形成して２層ＭＯ８−ＬＳＩを完成する。
なお、本発明は上述した実施例に限定されたものではな
い。例えば、前記くの字形ビームの折れ角θは９０６〜
１８０°の範囲で、適宜定めればよい。また、くの字形
ビームを試料上で走査する手段として、前記ビーム接続
用偏向器の代りにこれより試料側にビーム走査用偏向器
を設けるようにしてもよい、また、実施例で述べたＭＯ
Ｓトランジスタの他に、Ｃ−Ｍｏ５ｔ〜ランジスタ、パ
イ−ポーラトランジスタ、ダイオード等あらゆる素子を
熱処理したシリコン層に形成して効果を挙げることは言
うまでもなく、本発明の効果を用いて、これらの素子を
３次元的に配列することにより、従来より高集積、高性
能、多機能等の３次元集積回路装置を実現することが可
能となる。さらに、シリコン以外の半導体、例えばＧｅ
やＧａＡｓ。
ＧａＰ、ＩｎＰ、ＩｎＳｂ等の化合物半導体装置いても
十分な効果が期待できる。その他、本発明の要旨を逸脱
しない範囲で、種々変形して実施することができる。
【図面の簡単な説明】
第１図は従来のスポットビームによる再結晶化における
結晶粒界の現われ方を示づ模式図、第２図は固液界面を
ビーム進行方向に対して凸となる様にした時の結晶粒界
の現われ方を示す模式図、第３図（ａ）（ｂ）及び第４
図は本発明の詳細な説明するためのもので第３図（ａ）
（ｂ）はビームを線状化する方法を示す模式図、第４図
は周波数を１００　［ＫＨｚ］、５０　［ＭＨｚ］でビ
ームを線状化した時の印加電圧に対するビーム長さ、の
関係を示す特性図、第５図は本発明の一実施例に係わる
電子ビームアニール装置を示す概略構成図、第６図（ａ
、）〜（ｅ）は上記実隠例装置を用いて行った２層ＭＯ
３ＬＳＩ製造工程を示す断面図である。 ５１・・・第１の電子銃、５２・・・第２の電子銃、５
３・・・第１の高速偏向電極、５４・・・第２の高速偏
向電極、５５・・・第１のビーム接続用偏向器、５６・
・・第２のビーム接続用偏向器、５７・・・くの字形ビ
ーム、６１・・・シリコン基板、６２・・・Ｓｉ　０２
　ｆｔ！、６３・・・ＳｔＮ膜、６４・・・多結晶若し
くは非晶質シリコン層、６４−・・・単結晶化したシリ
コン層、６５・・・５ｉ０２１１１１６６・・・絶縁膜
、６７・・・ゲート酸化膜、６８・・・ゲート電極、６
９ａ、６９ｂ・・・ソース・ドレイン領域、７０・・・
絶縁膜、７１ａ、〜、７１Ｃ・・・Ａ１電極。 出願人　工業技術院長　用田裕部 第１図

Claims (3)

    【特許請求の範囲】
  1. （１）電子ビームを放出する第１及び第２の電子銃と、
    対向配置された２枚の平板体からなり、上記第１及び第
    ２の電子銃から放出された各電子ビームを高速偏向して
    それぞれ直線上のビームを形成する第１及び第２の高速
    偏向電極と、上記２つの直線上ビームをそれぞれ偏向制
    御し各ビームの一端を接続してくの字形ビームを形成す
    る第１及び第２のビーム接続用偏向器と、上記くの字形
    ビームを被アニール試料上で前記各直線上ビームの接続
    点が前方となるように走査する手段とを具備してなるこ
    とを特徴とする電子ビームアニール装置。
  2. （２）前記くの字形ビームを試料上で走査する手段は、
    前記第１及び第２のビーム接続用偏向器により上記ビー
    ムを走査することである特許請求の範囲第１項記載の電
    子ビームアニール装置。
  3. （３）前記くの字形ビームを試料上で走査する手段は、
    前記第１及び第２のビーム接続用偏向器よりも試料側に
    設けたビーム走査用偏向器により上記ビームを走査する
    ことである特許請求の範囲第１項記載の電子ビームアニ
    ールＶ装置。
JP59007337A 1984-01-20 1984-01-20 電子ビ−ムアニ−ル装置 Pending JPS60152017A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59007337A JPS60152017A (ja) 1984-01-20 1984-01-20 電子ビ−ムアニ−ル装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59007337A JPS60152017A (ja) 1984-01-20 1984-01-20 電子ビ−ムアニ−ル装置

Publications (1)

Publication Number Publication Date
JPS60152017A true JPS60152017A (ja) 1985-08-10

Family

ID=11663127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59007337A Pending JPS60152017A (ja) 1984-01-20 1984-01-20 電子ビ−ムアニ−ル装置

Country Status (1)

Country Link
JP (1) JPS60152017A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5839012A (ja) * 1981-08-31 1983-03-07 Fujitsu Ltd 非単結晶半導体層の単結晶化方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5839012A (ja) * 1981-08-31 1983-03-07 Fujitsu Ltd 非単結晶半導体層の単結晶化方法

Similar Documents

Publication Publication Date Title
JPH0410216B2 (ja)
JPS60152017A (ja) 電子ビ−ムアニ−ル装置
US4559102A (en) Method for recrystallizing a polycrystalline, amorphous or small grain material
JPH0779081B2 (ja) 半導体単結晶層の製造方法
JPH0136970B2 (ja)
JPS60210830A (ja) 電子ビ−ムアニ−ル装置
JPS62296509A (ja) 半導体装置の製造方法
JPS61187222A (ja) 半導体単結晶層の製造方法
JPS63265419A (ja) 半導体結晶層の製造方法
JPH0132628B2 (ja)
JPH0236051B2 (ja)
JPS62190716A (ja) 半導体薄膜結晶層の製造方法
JPS62145718A (ja) 半導体単結晶層の製造方法
JPH04380B2 (ja)
JPS58180019A (ja) 半導体基体およびその製造方法
JPS59194422A (ja) 半導体層の単結晶化方法
JPH01162323A (ja) 半導体単結晶層の製造方法
JPH0241899B2 (ja)
JPH0232747B2 (ja)
JPH0235451B2 (ja)
JP2569402B2 (ja) 半導体薄膜結晶層の製造方法
JPS61191013A (ja) 半導体装置の製造方法
JPH0212376B2 (ja)
JPS5835916A (ja) 半導体装置の製造方法
JPH0610965B2 (ja) 線状電子線発生装置