JPS6015272B2 - 学習装置 - Google Patents

Description

【発明の詳細な説明】 本発明は学習装置に関し、その目的とするところは提示
された複数の問題に対する回答の正、誤を全間まとめて
報知できるようにし、全間に対する回答の正、誤を即座
に判断できるようにすることにある。

以下に本発明の一実施例について図面と共に説明する。

まず本実施例の学習装置の基本的な構成は、陰極線管（
ＣＲＴ）又は液晶、発光ダイオード、蟹光表示管等によ
りなるキャラクタディスプレィ装置等を用いる問題提示
部、この問題提示部より出力された問題に対する回答を
入力する回答入力部、上記問題の正、誤データと上記回
答入力部からの回答データを比較する比較演算部、この
比較演算部の演算結果を音声又は表示で報知する回答提
示部から成る。問題提示部は、スライドプロジェクター
、ＣＲＴ表示管、ムービーフィルム又はキャラクタディ
スプレィ装置等の視覚に訴えるものと、聴覚に訴えるも
のとがあり、それぞれ独立又は組合せて使用する。

第１図は実施例の装置の構成を示すが、上記基本構成の
各部のうち、比較演算部と回答提示部のみを示している
。

比較演算部では、出題された問題に対する回答と回答者
により入力された回答を比較して、表示及び報知に必要
な信号に変換処理し、処理後の信号を回答提示部に伝達
する。

本実施例では、回答提示部には、アルファニュメリック
の蟹光表示管を利用して、回答結果を複数の問題たとえ
ば１庇塩を１グループとして問題番号順に０×式表示で
一括提示させると共に、この視覚表示とよる報知と併用
して、判定スイッチをオンにする毎に発音装置から正答
であったか誤答であったかの判別音声が出力される聴覚
による報知を合わせて行なわせようとするものである。

第１図に示すアルファニュメリック蟹光表示管のセグメ
ントは、本実施例装置の内容を説明するために必要な最
少のセグメントを記しているにすぎない。第１図におい
て、正誤比較回路４は正答と誤答の判定を行なう回路で
、入力機ｍには、別に設けた問題提示部で提示されてい
る問題に対する正答番号指定信号が入力されており、他
端ｎ‘ま回答入力部かの回答番号を入力する端子である
。

この正誤比較回路４では、入力ｍと入力ｎの信号が一致
する場合、正答“１”と判定し、一致しない誤答１‘０
”と判定する。

この判定は１グループを構成する複数の問題について問
題毎に行なわれ、その結果は、次段の記憶回路９に入力
される。実施例では、記憶回路９の直列入力並列出力型
のｎ段のシフトレジスタを使用しているが、ランダムア
クセスムメモリいわゆるＲＡＭを使用することもできる
。従って、この場合、ｎ間までの正答又は誤答信号を記
憶することができる。記憶回路９の９−１〜９一ｎまで
の各段の出力は、ｎ個のＡＮＤゲート回路から成るゲー
ト手段８に入力されている。回答提示部に使用している
蟹光表示管７のダイナミック点灯の動作原理については
衆知であるので説明は省略する。

蟹光表示管７中の信号ａ，ｂ，ｃ，ｄ，ｅ，ｆは文字又
は記号を構成するセグメントを示す。すなわちセグメン
トａ．ｂ，ｃ，ｄが点灯すると「０」を表示し、ｅ，ｆ
が点灯すると「×」を表示する。表示管７内には記憶回
路９の記憶容量に等しいｎ個の記号又は文字が表示でき
るが、点灯（表示）の条件としては、ＡＮＤゲート回路
Ａ，〜Ａｎの出力と選択されたグメントが一致するとき
、該当の記号又は文字が表示される。１は、ＡＮＤゲー
ト回路Ａ，〜Ａｎの出力の“１”又は“０”に対応して
出力端ａ，ｂ，ｃ，ｄ，ｅ，ｆのいずれか又は絹合せた
複数端子に必要な信号に変換するためのコード変換回路
であり、実施例の場合、ＡＮＤゲート回路Ａ，〜Ａｎの
出力が“１”のとき、正答であるとして「０」を表示す
るようコード変換回路１のａ，ｂ，ｃ，ｄの出力が“１
”となり、ＡＮＤゲート回路Ａ，〜Ａｎの出力が“０”
のとき、誤答であるとして「×」を表示するようコード
変換回路ｅ，ｆの出力が“１”となるように構成してあ
る。

コ−ド変換回路１の出力機ａ，ｂ，ｃ，ｄ，ｅ，ｆは、
蟹光表示管７のセグメントａ，ｂ，ｃ，ｄ，ｅ，ｆに対
応して接続されている。

２はクロツクパルス発生回路、３はクロックバルス発生
回路２で発生したクロツクパルス列をＡＮＤゲート手段
８を構成する各アンドゲート回路Ａ，〜Ａｎへ順次に供
給できるように、並列順次パルスに変換する変換回路で
あり、ｎ段のシフトレジスタ回路又はリング回路、カウ
ンタ回路とデコーダ回路を組合せて構成されている。

従って、ＡＮＤゲート手段８のＡＮＤゲート回路Ａ，〜
Ａｎは、パルス列変換回路３の出力順次パルスにより、
クロツクの周期で順次にオンになる。記憶回路９の各段
Ｍ，〜Ｍｎの出力端は、それぞれＡＮＤゲート回路Ａ，
〜Ａｎに接続されている。

たとえばＡＮＤゲート回路Ａ，には記憶回路Ｍ，の出力
以下Ａ２にはＭ２、ＡｎにはＭｎというように接続され
ている。この状態で、先に述べたパルス列変換回路３の
出力がＡＮＤゲート回路Ａ，からＡｎに向けて順次に走
査するとＡＮＤゲート回路Ａ．の出力には記憶回路９の
Ｍ，のメモリ内容が、んにはＭ２の、又Ａ。の出力には
Ｍｎのメモリ内容が出力される。たとえばＭ，＝“１”
、Ｍ２＝“０”、Ｍｎ＝“１”であるとすると、ん＝“
１”、ん＝“０”、Ａｎ＝“１”と出力される。上記、
各ゲートからの出力信号の内容ぐ１”か“０”か）によ
ってコード変換回路１の出力として“１”の場合正答で
あるから「０」を表示するために、表示管７のセグメン
トａ，ｂ，ｃ，ｄ，ｅ、が点灯し、“０”の場合、誤答
であるから「×」を表示するために表示管７のセグメン
トｅ’ｆが点灯する。

従って、正答“１”を出力するＭ，，Ｍｎは○印、誤答
“０”のＭ２は×印が麹光表示管７上に表示される。

したがってｎ個の問題に対して問題毎に回答を入力すれ
ば、その都度表示管７に○×の表示がなされ、ｎ個の問
題を終えたときには表示管７の全ての表示部に○×が一
括表示される。次に、正答か誤答かを音で報知する場合
について説明する。６は変換回路３と同じ直列パルス信
号を並列順次パルスに変換する回路で、スイッチ５をオ
ンにするたびに、出力端子６一１，６一２〜６一ｎから
パルスが得られるよう構成してある。

出力端子６−１は、ゲート回路群１０のＡＮＤゲート回
路Ｂ〜に、出力端子６−ｎは、同じくＢｎに接続されて
いる。アンドゲート回路Ｂは出力端子６−１と記憶回路
９の第１段目Ｍ，の出力９とで構成されており、いずれ
も入力が“１”のときＢに出力“１”を得る。ＡＮＤゲ
ート回路Ｂ，の出力は判定スイッチ５の信号とＡＮＤゲ
ート回路Ｃ，でＡＮＤ薮続ざれており、両方の入力が“
１”ときＡＮＤゲート回路Ｃ，の出力は“１”となり、
次段の発音回路１２をトリガする。一方、記憶回路９の
出力たとえばＭ２の出力が“０”ときはＡＮＤゲート回
路区の出力は“０”でありＡＮＤゲート回路Ｃ，に出力
は出ず、ＡＮＤゲート回路Ｃ２に“１”を得る。

１３は上記発音回路１２とは別個に設けた発音回路であ
る。

すなわち発音回路１２が高音の信号（周波数の高い信号
）を発する場合、発音回路１３は低音の信号（周波数の
低い信号）を発するよう区別しており、たとえば１２は
正答信号発音回路であり、１３は誤答信号発音回路とす
ることもできる。発音回路１２又は１３から得られた発
音信号はアンプ１４を得てスピーカ等の発音体１５から
発音される。従って、判定スイッチ５が第１回目‘こオ
ンになると記憶回路９の第１段目Ｍ，に記憶されている
情報に応じて報知音が発せられて上記スイッチ５が第２
回目にオンになると、第２段目処の記憶情報に応じて報
知音が発せられる。以下、同様に第ｎ回目にｎ段目Ｍｎ
の情報に応じて報知音が発せられる。

この発音回路は、よく知られている発振回路を使用して
正答のとき“ピッ”という音、誤答のとき“ポッ”とい
う音を報知するともできるが、半導体記憶素子に記憶さ
れている音声情報を読み出して合成音とする合成音声に
よる報知も可能である。

すなわち、正答であるときは“せいとうです”と発音さ
せ、誤答のときは“あやまりです”と発音させることも
できる。

この音声合成について次に説明する。

音声信号を半導体記憶素子に記録する方法としては、記
録しようとする信号をアナログ信号からディジタル信号
に変換し、ビット情報として、リードオンリーメモリい
わゆるＲＯＭまたはランダムアクセスメモリいわゆるＲ
ＡＭに記憶させることができる。

公知のＰＣＭ（パルスコードモジユレーション）手法を
使用する場合を考えると音声の場合には必Ｈｚ程度の周
波数帯城が要求され、振中に１０ビットを与えるとして
、ごく簡単に計算しても１０（ビット）×４×１ぴ（Ｈ
ｚ）ｘ２＝８皿肋ｔとなって、毎秒８０ｋｂｉｔもの記
憶容量の半導体記憶素子が必要となり、長時間信号の記
憶は不都合である。そこで、帯城圧縮の技法が必要とな
り、公知の技術として、毎秒約ｌｋｂｉｔで、上記相当
の音質を実現しているものである。

例えば、特開昭５１−５９２０７号、袴関昭５２一１２
２００４号に示される方式あるいは、ＰＡＲＣＯＲ方式
等がある。

こうした帯減圧縦の手法を用いると、帯城圧縮のない手
法では、１秒しか記憶できなかったものが、上記記憶容
量の場合約８鼠砂の記憶が可能となる。

一方、帯城圧縮により記憶されている情報を読み出し、
元の音声信号に戻す方法は、一般に音声合成と呼ばれ、
この具体例は、例えばエレクトロニクス誌１９７母王８
月３１日号に詳しく述べてあるように公知である。

この音声合成方式は、線形予測符号化（ＬＰＣ）方式と
、人間の発声をモデル化したディジタル・フィル夕を組
み合わせたものである。ＬＰＣ音声合成システムの基本
部を第２図に示す。

第２図の声道モデルは、多段格子フィル夕で、フィル夕
２０の入力には、周期的パルス列２１か、ランダム・パ
ルス列２２かを使用しており、これらの音源信号を、制
御回路２３で制御して、ディジタル的にフィルタし、人
間の発声機構をある程度まねることができる。最後は、
その出力をスピーカ２５に接続したＤ−Ａ変換回路２４
に送る。人間の発音は、有声音と無声音に分けることが
でき、有声音は声帯の振動によって作られ、声帯が開い
たり閉じたりする速度が作り出される音のピッチを決め
る。

ランダム・パルス列は、無声青を発声させるために用い
る。制御回路の形式、増中度およびフィルタ係数を指定
するのに必要なデータはＲＯＭ２６に記憶してある。従
って、ある単語を合成させるためには、上記ＲＯＭのア
ドレスを指定してやればよい。アンドゲート回路Ｃ，は
Ｃ２の出力パルスは、次段の半導体記憶回路の合成音声
発生回路１２又は１３をトリガするトリガパルスとして
使用する。

合成音声発生回路１２又は１３は、ＰＣＭ手法で半導体
記憶回路に記憶された音声信号を発生させる回路であっ
てもよいし、ＬＰＣ、ＰＡＲＣＯＲなどの音声圧縮の手
法を用いて記憶させた音声を発生させる回路であっても
よい。以上の説明は、蟹光表示管に、ｎ間の回答結果を
○×記号で全部表示した上で、判定スイッチ５をオンす
るたびに、第１問目から順に正答、誤答を音声で報知さ
せていくという方法であるが、変換回路６の出力６−１
をゲート回路Ａ，の入力として接続し、３入力が同時に
“１”のときのみゲ−ト回路Ａ，の出力が“１”になる
様構成すると判定スイッチ５をオンにする度に、ゲート
回路ん，ん・・・・・・・・・の順で○又は×表示が点
灯して行き、そのたびに正答又は誤答の音声的報知を行
なわせることもできる。

なお上記機能はすべてワィアードロジック回路を実施例
として説明したが、マイクロコンピュータ等を用いたソ
フトウェアによっても実現できることは明らかである。

実施例では表示に蜜光表示管を使用しているが、発光ダ
イオード液晶、ＣＲＴその他の表示を用いることもでき
る。以上説明したように本発明の学習装置によれば複数
の問題に対する回答の正、誤一旦記憶させ、問題順に正
答、誤答を一括して表示するようにしているので結果が
わかり易く、また正、誤を音声でも報知できるので学習
装置として非常に大きな効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例における学習装置の礎成図、
第２図は発音装置の構成図である。 ７・・・・・０蟹光表示管、８，１０・・・・・・ゲー
ト回路、９・・・・・・記憶回路、１１・・・・・・発
音回路。 第２図第１図

Claims (1)

1. 【特許請求の範囲】 １ 問題提示回路によつて提示された問題に対する正答
   信号と該問題に対して回答者が回答した回答信号とを比
   較する比較回路と、前記比較回路の比較出力を複数記憶
   する記憶回路と、前記記憶回路の複数の記憶内容を順次
   、読出す読出回路と、前記読出回路により読出された信
   号を報知信号に変換する変換回路と、前記変換回路から
   出力された報知信号に応じて報知動作を行なう報知回路
   で構成された学習装置。 ２ 報知回路は正答信号、誤答信号を表示する表示回路
   もしくは正答、誤答を発声する発声回路で構成してなる
   特許請求の範囲第１項記載の学習装置。 ３ 報知回路は正答信号、誤答信号を表示する表示回路
   と正答、誤答を発声する発声回路とで構成し、上記表示
   回路に全問題に対する正、誤の表示を行なつた状態で、
   読出回路により記憶回路の内容を順次読出して発声回路
   を動作させるように構成した特許請求の範囲第１項記載
   の学習装置。 ４ 報知回路を正答信号、誤答信号を表示する表示する
   表示回路と正答、誤答を発声する発声回路とで構成し、
   読出装置により記憶回路の内容を順次読出して表示回路
   と発声回路を同時に作動させて報知するように構成した
   特許請求の範囲第１項記載の学習装置。 ５ 発声回路は音声圧縮法を用いて記憶された内容を持
   つ半導体記憶素子を含んでなる特許請求の範囲第２項記
   載の学習装置。