JPS60154629A - 圧接型半導体装置 - Google Patents

圧接型半導体装置

Info

Publication number
JPS60154629A
JPS60154629A JP59010112A JP1011284A JPS60154629A JP S60154629 A JPS60154629 A JP S60154629A JP 59010112 A JP59010112 A JP 59010112A JP 1011284 A JP1011284 A JP 1011284A JP S60154629 A JPS60154629 A JP S60154629A
Authority
JP
Japan
Prior art keywords
electrodes
pressure
rectifying unit
internal electrodes
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59010112A
Other languages
English (en)
Inventor
Akira Ishida
石田 昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59010112A priority Critical patent/JPS60154629A/ja
Publication of JPS60154629A publication Critical patent/JPS60154629A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は圧接型半導体装置に係り、特に、半導体基体に
対し、ろう材を一切用いないで′亀換等を圧接する構造
の半導体装置に関するものである。
〔発明の背刑〕
圧接型半導体装置は二種に太別嘔れ、その第一は半導体
基体を補助支持板にろう伺しているもの(特公昭47−
4818号公報)、第二は補助支持体を用いず、温度補
償板と半導体基体を圧接して□いるものである(特公昭
46−31926 月公報)。
補助支持体としては熱膨張係数に近似したモリブデンあ
るいはタングステンが用いられ、温tW補償版としては
半導体基体上の電極膜と溶着を起し離い金柄、例えは電
極膜がアルミニウムの」):i、台タングステンが用い
られ“る。
前方では、ろう何役に熱膨張係数の差から、彎曲を生じ
、彎曲度は半導体基体の口佳にbLかい太となるので、
大型のものには不向きである。
後者では、半導体基体がtiij助支持体とろう付芒れ
ていないので騙す曲を生ずることはないが、各部材の動
きを規制する手段が必要である。
第1図は従来の後者に層する圧接型ダイオード100を
示している。
セラミック円筒101はその両端開孔部にコノく−ル可
撓性フランジ102,103を介して銅外部奄幀104
,105が設けられ気密容器を形成している。上下外部
電極104,105間にI)n接合が形成されているシ
リコン基体106が配置される。シリコン基体106の
上下主表面には第2図に示すようにアルミニウム電極膜
107゜108が蒸着後、シンタリング処理を施して設
けられ、また、上止表面の外周部にアルミニウムろう1
09によりpn接合を持たないシリコン環110が固着
嘔れている。シリコン基体106の傾斜面に加工された
側周にはpn接合が蕗出し、弐面女走化剤としてシリコ
ンゴム111が塗布されている。電極膜107,108
に温度補償板112.113が接触される。その接触面
にアルミニウム層114.115が蒸着により設けられ
ている。−ト外部電極104の容器内上部には四部10
4aが設けられており、鋼板116が固着されている。
上外部電極105の容器内下部にはやはり銀板117が
固着されている。両銀板116゜117間に第2図に示
したシリコン基体106を温度補償板112,11.3
を介して挟持される。
容器内にはテフロンガイド@118が設けられている。
これは下外部′電極104のフランジ部104bと下方
で係合し、上方でシリコン環110と係合している。
以上ノ々口<、シリコン基体t 06 、r7it1m
補償板112.113は自由に動きイ4fるので、シリ
コン環110を設けたり、凹部104 a、フランジ部
104bを設け、テフロンガイド筒118を設置する必
豊かあり、複雑な構造となっている。
上り嶌袂なことは、シリコン基板106等を気密容器内
に封止し、上下外部電極104,105間で加圧し、実
使用状態にしてからでないと、tVA性試験が不可能な
ことである。
〔発明の目的〕
本発明の目的は構造が単純で位置合せが容易であり、組
立途中段階で特性試験を行うことが可能な圧接型半導体
装置を提供することにある。
〔発明の概要〕
上記目的を達成する本発明の%徴とするところは1刻の
内部″電極間に電極膜が両主表面に設けられた半導体基
体を熱膨張係数が半導体基体に近似した温度補償板を介
して挾持し、各内部電極の外周に設けた加圧環を介して
内向部電極間に加圧力を付与してなる整流単位体を、絶
縁筒の開孔両端部に各々可撓的に外部電極を設けてなる
気密容器内に内外両電極が当接するように封止され、加
圧環は内部電極に当’4″)、:する外部電極を包囲係
合していることにある。
〔発明の実施例〕
第3図は本発明の一実施例になる圧接型ダイオード20
0を示している。
第3図において、セラミック円筒201、コバール可撓
性フランジ202,203、上下両銅外部電極204,
205は気密容器を形成し、その内部に本発明になる整
流単位体206が封止されている。整流単位体206゛
十第4園に分解して示すように両主表面にアルミニウム
電極膜207゜208が設けられ、傾斜加工側面に表面
安定化材209が設けられた端部が側面にνに出してい
るpn接合を有するシリコン基体210にタングステン
温度補償板211,212を介して鋼内部電極213,
214が当接婆れる。内部電極213゜214の突出部
213a、214aの外枠よりわずか大きい内径となっ
ている加圧tjGt215,216が嵌合され、テフロ
ンボルト217、ナツト218を用い第5図の如く、1
対の内部′電極213゜214間に温度補償板211,
212を介して半導体基体(シリコン基体)210が挾
持圧接した整流単位体206が組立てられる。
テフロンボルト217、ナツト218を加圧環215.
216の外周4〜8ケ所に等間隔をもって設けると加圧
力は全周で均一化される。表iの安定化材209をボル
トに当接するようにしておけば、整流単位体206内で
シリコン基体210が移動することはない。内向部電&
213,214間は絶縁する必要があるが加圧環215
,216の一方を絶縁材とすれば、ポル)217は絶縁
材でなしても良く、その材料の組合せは任意に選択でき
る。第5図に示す整流単位体206は気密容器内に封止
されていないだけで完成品に近い状態にあるので、この
段階でシリコン基体210の特性試験を行うことができ
、又、良品と判断されたものはそのまま清浄分界囲気下
に保管しておいても良い。
良品は第3図に示すようにセラミック円筒201、フラ
ンジ202,203、外部電極204 、205からな
る気密容器内に封止される。セラミック円筒201の下
側開孔部にフランジ202を介して外部電極204をろ
う付したものを用意し、別途用意した整流単位体206
をセットする。次に外部電極204に設けたフランジ2
03をセラミック円筒201の上側開孔部にろう付して
気ヤ容器が完成すると共にその内に整流単位体206が
封止された形になる。ここで、外部電極204゜205
の凸部204a、205aの外径を内部電極213,2
14の凸部213a、214aとはぽ同じ寸法とし、か
つ、加圧環215.216の内径よりわずかに小さくな
っているので、加工環215.216は外部′電極20
4,205の内部電極213,214との接触部を外周
側から包囲する形となって、整流単位体206が気2と
容器内で接触面に平行な方向に移動することを阻止する
ことができる。
第6図、第7図は各々他の実施例を示しており、第3図
〜第5図に示したものと同一物、相当物には同一符号を
付けである。
第6図の実施例では内外両電極204,205゜213
.214の接触部に凹部が形成され、中子219が挿入
されている。中子219の設置により、整流単位体20
6が気密容器内で回転することが防止される。
第7図の実施例では、平坦な内部電極213゜214が
使用され、加工環215,216か内部電極213,2
14の外側面に保合ケれて、整流単位体206と外部電
極204.205との保合部材となっている。
第3図、第7図の実施例で、加圧環215゜216と内
外両電極204,205,213゜214との保合部の
形状を非真円形とすれば、第6図に示す中子219を設
けなくても、整流単位体206の回転防止が可能である
。
各実施例では加圧手段としてボルト217、ナツト21
8を用いているが内部電極213,214間に加圧力を
加えられるなら、これに代るものとして如何なる手段で
もよい。
実使用状態では外部電極204,205間に正規の接触
面圧が加えられるから、ボルト217、ナツト218等
の加圧手段による整流単位体206の加圧は仮圧接、す
なわち、実使用時に加えられる加圧力より低い加圧力で
整流単位体206が構成されていれはよい。
尚、本発明は図示したダイオードだけでなく、トランジ
スタ、ザイリスタ等、各種の圧接型半導体装置に適用が
可能である。
〔発明の効果〕
以上説明したように本発明によれば、単純な構造で゛位
置合せが容易であり、組立途中段階でも特性試験を行う
ことが可能な圧接型半導体装置を得ることかできる。
【図面の簡単な説明】
第1図は従来の圧接型ダイオードを示す縦断面図、第2
図は第1図のダイオードの要部分解図、第3図は本発明
の一実施例になる圧接型ダイオードの縦断面図、第4図
は第3図のダイオードの要部分解図、第5図は第4図に
示した各部材を整流単位体として組立てた状態を示す縦
断面図、第6図、第7図は各々本発明の他の実施例にな
る圧接型ダイオードの縦断面図である。 200・・・圧接型ダイオード、201・・・セラミッ
ク円筒、202,203・・・フランジ、204,20
5・・・外部電極、206・・・整流単位体、207,
208・・・金属膜、209・・・表面安定化材、21
0・・・シリコン基体、211,212・・・温度補償
板、213゜214・・・内部電極、215,216・
・・加圧環、2137・・・ボルト、218・・・ナツ
ト、219・・・中子。 へ 代理人 弁理士 尚橋明夫 メ 1 図 躬27 メ 312]

Claims (1)

    【特許請求の範囲】
  1. 1.1対の内部電極間に電極膜が両生表面に設けられた
    半導体基体を熱膨張係数が半導体基体に近似した温度補
    償板を介して挾持し、各内部1極の外周に設けた加圧環
    を介して内向部電極間に加圧力を付与してなる整流単位
    体を絶縁筒の開孔両端部に各々可撓的に外部電極を設け
    てカる気密容器内に内外両電極が当接するように封止さ
    れ、加圧環は内部電極に当接する外部電極を包囲係合し
    ていることを特徴とする圧接型半導体装置。 2、特許請求の範囲第1項において、内外両電極はほぼ
    等しい外径の凸部を有し、この凸部の外径よりわずか大
    きい内径の加圧環が当接し合う内外両t4iiISの両
    凸部を包囲係合していることを特徴とする圧接型半導体
    装置。
JP59010112A 1984-01-25 1984-01-25 圧接型半導体装置 Pending JPS60154629A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59010112A JPS60154629A (ja) 1984-01-25 1984-01-25 圧接型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59010112A JPS60154629A (ja) 1984-01-25 1984-01-25 圧接型半導体装置

Publications (1)

Publication Number Publication Date
JPS60154629A true JPS60154629A (ja) 1985-08-14

Family

ID=11741227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59010112A Pending JPS60154629A (ja) 1984-01-25 1984-01-25 圧接型半導体装置

Country Status (1)

Country Link
JP (1) JPS60154629A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02110944A (ja) * 1988-10-19 1990-04-24 Toshiba Corp 圧接型半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02110944A (ja) * 1988-10-19 1990-04-24 Toshiba Corp 圧接型半導体装置

Similar Documents

Publication Publication Date Title
US3226466A (en) Semiconductor devices with cooling plates
US3238425A (en) Encapsuled semiconductor device and method of its manufacture
JP2007537598A (ja) 超高真空管のための半導体取り付け
JPS6225263B2 (ja)
US3736474A (en) Solderless semiconductor devices
JPS6220716B2 (ja)
US2975928A (en) Method of joining two metal parts in a vacuum-tight manner and object manufactured by the use of such method
US3495023A (en) Flat pack having a beryllia base and an alumina ring
JPH081914B2 (ja) 圧接型半導体装置
JPS63261831A (ja) 層の接合方法及び接合を実施するための装置
US3024519A (en) Cold weld semiconductor housing
US3280387A (en) Encapsuled semiconductor with alloy-bonded carrier plates and pressure maintained connectors
US4259946A (en) Solar collector
US3030558A (en) Semiconductor diode assembly and housing therefor
US3090116A (en) Method of cold bonding metallic parts
US3978518A (en) Reinforced transcalent device
US4403242A (en) Semiconductor device having a metal-fiber composite material electrode
US3534233A (en) Hermetically sealed electrical device
JPS62213191A (ja) 光半導体用ステム
US3553538A (en) Pressure contact semiconductor device
JPS60150635A (ja) 圧接型半導体装置
JPS5814604Y2 (ja) 半導体装置
JPH0322600Y2 (ja)
JPH0758134A (ja) 半導体装置及びその実装装置及びその実装方法
US3458776A (en) Cushioning thrust washer for application of uniform pressure to semiconductor irregular structures