JPS60154995U - マトリクスデイスプレイのインタ−フエ−ス装置 - Google Patents
マトリクスデイスプレイのインタ−フエ−ス装置Info
- Publication number
- JPS60154995U JPS60154995U JP4264384U JP4264384U JPS60154995U JP S60154995 U JPS60154995 U JP S60154995U JP 4264384 U JP4264384 U JP 4264384U JP 4264384 U JP4264384 U JP 4264384U JP S60154995 U JPS60154995 U JP S60154995U
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- matrix display
- clock pulse
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims description 5
- 239000002131 composite material Substances 0.000 claims description 5
- 238000007493 shaping process Methods 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 2
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は、本考案の一実施例を示すブロック図、第２図
はマトリクスディスプレイの駆動方式を説明するための
回路図である。 ２・・・インターフェース装置、３・・・コンポジット
信号の入力端子、４・・・同期分離回路、５・・・波形
整形回路、６・・・発振回路、７・・・ラッチ回路、８
・・・並列信号の出力端子、９・・・マトリクスディス
プレイ、Ｓ・・・コンポジット信号、Ｈｓ・・・水平同
期信号、Ｖｓ・・・垂直同期信号、Ｄ・・・データ信号
、Ｃｋ・・・クロックパルス。
はマトリクスディスプレイの駆動方式を説明するための
回路図である。 ２・・・インターフェース装置、３・・・コンポジット
信号の入力端子、４・・・同期分離回路、５・・・波形
整形回路、６・・・発振回路、７・・・ラッチ回路、８
・・・並列信号の出力端子、９・・・マトリクスディス
プレイ、Ｓ・・・コンポジット信号、Ｈｓ・・・水平同
期信号、Ｖｓ・・・垂直同期信号、Ｄ・・・データ信号
、Ｃｋ・・・クロックパルス。
Claims (1)
- コンポジット信号の入力端子と、このコンポジット信号
から水平同期信号及び垂直同期信号を分離して取出す同
期分離回路と、前記コンポジット信号を所定レベルでス
ライスしてデータ信号を取り出す波形整形回路と、前記
同期分離回路の出力する水平同期信号を基準としてこれ
に同期するクロックパルスを生成する発振回路と、前記
波形整形回路の出力するデータ信号をラッチして前記ク
ロックパルスに同期させるラッチ回路と、前記クロック
パルス、水平同期信号、垂直同期信号、及、びデータ信
号よりなる並列信号をマトリクスディスプレイに出力す
る出力端子とを含むマトリクスディスプレイのインター
フェース装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4264384U JPS60154995U (ja) | 1984-03-24 | 1984-03-24 | マトリクスデイスプレイのインタ−フエ−ス装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4264384U JPS60154995U (ja) | 1984-03-24 | 1984-03-24 | マトリクスデイスプレイのインタ−フエ−ス装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60154995U true JPS60154995U (ja) | 1985-10-16 |
Family
ID=30553589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4264384U Pending JPS60154995U (ja) | 1984-03-24 | 1984-03-24 | マトリクスデイスプレイのインタ−フエ−ス装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60154995U (ja) |
-
1984
- 1984-03-24 JP JP4264384U patent/JPS60154995U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60154995U (ja) | マトリクスデイスプレイのインタ−フエ−ス装置 | |
| JPS61191657U (ja) | ||
| JPS5828467U (ja) | 同期回路 | |
| JPS6082876U (ja) | 同期分離回路 | |
| JPS60116780U (ja) | 同期信号検出回路 | |
| JPS60100847U (ja) | デイスプレイインタ−フエ−ス付装置 | |
| JPS59114661U (ja) | フレ−ム識別回路 | |
| JPS6047374U (ja) | インタ−フェイス回路 | |
| JPS617151U (ja) | 同期化回路 | |
| JPS6050565U (ja) | フイ−ルド判別回路 | |
| JPS5914454U (ja) | 映像信号処理装置 | |
| JPS5834458U (ja) | ウインドパルス形成回路 | |
| JPS60172465U (ja) | 垂直同期積分回路 | |
| JPS5883863U (ja) | 同期信号分離回路 | |
| JPS60132059U (ja) | デ−タ伝送回路 | |
| JPS59171459U (ja) | 同期信号処理回路 | |
| JPS60131893U (ja) | 同期式時計装置 | |
| JPS59114664U (ja) | 同期回路 | |
| JPS60103969U (ja) | Ａｆｃデイフイ−ト回路 | |
| JPS59152866U (ja) | 複合同期信号の分周回路 | |
| JPS6133231U (ja) | ヘツド切換信号作成回路 | |
| JPS60145738U (ja) | 非同期信号とパルス信号の同期回路 | |
| JPH01155776A (ja) | 同期信号抽出回路 | |
| JPS6040164U (ja) | 表示クロツク発生回路 | |
| JPS60144364U (ja) | 映像信号遅延回路 |