JPS60160711A - ミユ−テイング回路 - Google Patents
ミユ−テイング回路Info
- Publication number
- JPS60160711A JPS60160711A JP59016503A JP1650384A JPS60160711A JP S60160711 A JPS60160711 A JP S60160711A JP 59016503 A JP59016503 A JP 59016503A JP 1650384 A JP1650384 A JP 1650384A JP S60160711 A JPS60160711 A JP S60160711A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- point
- circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present
- H03G3/348—Muting in response to a mechanical action or to power supply variations, e.g. during tuning; Click removal circuits
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Noise Elimination (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ＡＧＣ回路を含む音声増幅回路における電源
投入時の音声出力を徐々に太きくして聴感上の違和感を
低減するミューティング回路であり、音響分野において
利用可能である。
投入時の音声出力を徐々に太きくして聴感上の違和感を
低減するミューティング回路であり、音響分野において
利用可能である。
従来例の構成とその間聰点
従来の音声増幅回路では、電源投入を行なうと無音状態
から急激に音声が出力され聴感上違和感があり、また複
合回路においては、他の回路への悪影響を及ぼすことも
あり、特に、高級機種においてはこれを改善する必要が
ある。
から急激に音声が出力され聴感上違和感があり、また複
合回路においては、他の回路への悪影響を及ぼすことも
あり、特に、高級機種においてはこれを改善する必要が
ある。
第１図は、ショック音対策のなされた従来例回路であり
、以下、この回路の動作をのべる。なお、枠１で示す回
路部分は、たとえば、シリコン基板内に一体的に集積回
路化されうる部分であり、それ以外については、半導体
集積回路の外部端子により接続される部品である。
、以下、この回路の動作をのべる。なお、枠１で示す回
路部分は、たとえば、シリコン基板内に一体的に集積回
路化されうる部分であり、それ以外については、半導体
集積回路の外部端子により接続される部品である。
第１図に示すように、主要回路構成部はオペアンプ回路
部２、ＡＧＣ回路部３．ショック音対策回路部４、よ−
Ｖ−なる。Ａ、Ｂ、Ｃの各端子は、差動増幅回路による
オペアンプ回路２の端子であり、八は差動増幅回路の十
入力端子であり、容置Ｃ１により直流成分をカットする
。Ｂは一入力端子、Ｃは出力端子であり、Ｂ端子とＣ端
子との間につながる抵抗Ｒ１および、Ｂ端子から容量Ｃ
２につながる抵抗Ｒ２により増幅度を決定し、容量Ｃ２
により交流接地となり、直流分をカットする。Ｄ点は便
宜上交流出力を得るための端子であり、Ｄ点とＣ端子と
の間に直流分をカットする容量Ｃ３を接続する。また、
ＡＧＣ回路３を制御するために交流出力の検波を行なう
ダイオードＤ１のアノード側をＤ点に接続し、検波出力
平滑をするコンデンサＣ４をダイオードＤ１のカソード
と接地との間に接続し、また、このダイオードＤ１のカ
ソードをＡＧＣ回路３のＥ端子に接続する。
部２、ＡＧＣ回路部３．ショック音対策回路部４、よ−
Ｖ−なる。Ａ、Ｂ、Ｃの各端子は、差動増幅回路による
オペアンプ回路２の端子であり、八は差動増幅回路の十
入力端子であり、容置Ｃ１により直流成分をカットする
。Ｂは一入力端子、Ｃは出力端子であり、Ｂ端子とＣ端
子との間につながる抵抗Ｒ１および、Ｂ端子から容量Ｃ
２につながる抵抗Ｒ２により増幅度を決定し、容量Ｃ２
により交流接地となり、直流分をカットする。Ｄ点は便
宜上交流出力を得るための端子であり、Ｄ点とＣ端子と
の間に直流分をカットする容量Ｃ３を接続する。また、
ＡＧＣ回路３を制御するために交流出力の検波を行なう
ダイオードＤ１のアノード側をＤ点に接続し、検波出力
平滑をするコンデンサＣ４をダイオードＤ１のカソード
と接地との間に接続し、また、このダイオードＤ１のカ
ソードをＡＧＣ回路３のＥ端子に接続する。
ショック音対策回路４のＦ端子は電源のリップルを除去
すると共に、時定数を決定する容量Ｃ６を接地との間に
接続する。
すると共に、時定数を決定する容量Ｃ６を接地との間に
接続する。
またＣ端子、Ｈ端子はそれぞれ回路の直流接地電位ＧＮ
Ｄ 、および電源電位ｖｃｏを与えるための端子である
。
Ｄ 、および電源電位ｖｃｏを与えるための端子である
。
第１図のオペアンプ回路部２は、ＰＮ’Ｐ）ランジスタ
ＴＲ１，ＴＲ２を能動負荷とする通常の差動入力のオペ
アンプである。４ＪＡＧＣ回路部３は、Ｅ端子にベース
接続したＮＰＮ ）ランジスタＴＲ３のエミッタを接地
し、コレクタをＮＰＮトランジスタＴＲ４のエミッタお
よびダイオードＤ２のカソード側に接続し、Ａ端子から
みた入力インピーダンスを可変にすると共に、トランジ
スタＴＲ４のコレクタおよびダイオードＤ２のアノード
側に、それぞれ、ベースを共通にしたＰＮＰ ）ランジ
スタ′電流ミラ一対ＴＲ５、ＴＲｅの各コレクタを接続
した構成を有する０なお、トランジスタＴＲ５のベース
・コレクタは共通接続され、ＰＮＰ）ランジスタＴＲ５
、ＴＲ６の各エミッタは電源端子Ｈに接続されている。
ＴＲ１，ＴＲ２を能動負荷とする通常の差動入力のオペ
アンプである。４ＪＡＧＣ回路部３は、Ｅ端子にベース
接続したＮＰＮ ）ランジスタＴＲ３のエミッタを接地
し、コレクタをＮＰＮトランジスタＴＲ４のエミッタお
よびダイオードＤ２のカソード側に接続し、Ａ端子から
みた入力インピーダンスを可変にすると共に、トランジ
スタＴＲ４のコレクタおよびダイオードＤ２のアノード
側に、それぞれ、ベースを共通にしたＰＮＰ ）ランジ
スタ′電流ミラ一対ＴＲ５、ＴＲｅの各コレクタを接続
した構成を有する０なお、トランジスタＴＲ５のベース
・コレクタは共通接続され、ＰＮＰ）ランジスタＴＲ５
、ＴＲ６の各エミッタは電源端子Ｈに接続されている。
トランジスタＴＲ４のベース入力はシ’ｆｆ ’７り音
対策回路４から供給され、一方、ダイオードＤ２のアノ
ード側の信号すなわち、オペアンプ回路部２に供給され
る信号が抵抗ＲＯを介して接続される０ ショック音対策回路部４は、ＡＧＣ回路部４に結合され
ると共に、両エミッタを接地し、且つベースを共通接続
したＮＰＮ）ランジスタＴＲ７。
対策回路４から供給され、一方、ダイオードＤ２のアノ
ード側の信号すなわち、オペアンプ回路部２に供給され
る信号が抵抗ＲＯを介して接続される０ ショック音対策回路部４は、ＡＧＣ回路部４に結合され
ると共に、両エミッタを接地し、且つベースを共通接続
したＮＰＮ）ランジスタＴＲ７。
ＴＲ８）ランジスタＴＲ７のコレクタをベースに接続し
、また抵抗Ｒ６（（介して電源接続し、他方、トランジ
スタＴＲｓのコレクタを、ＮＰＮ’）ランジスタＴＲ９
、ＴＲ１０ベアの共通エミッタに接続し、かつ、各トラ
ンジスタＴＲ９、ＴＲ１０の各ベースが、それぞれ電源
端子と接地間に接続された抵抗Ｒ７，Ｒ８および抵抗Ｒ
４，Ｒ６間に接続された差動電流源回路中のトランジス
タＴＲ１０のベースにも接続されている。１だ、トラン
ジスタＴＲ９、ＴＲ１０の各コレクタは、エミッタを電
源端子に接続し、且つコレクタとベースを共通接続した
ＰＮＰトランジスタＴＲ１１，ＴＲ１２の各コレクタに
それぞれ接続され、このトランジスタＴＲ１１のベース
は、ショック音対策回路部４中にあって、エミッタを電
源接続したＰＮＰ）ランジスタＴＲ１３のベースに接続
され、一方、トランジスタＴＲ１２のベースは、オペア
ンプ回終部２の能動負荷に電流ミラー結合で接続される
。
、また抵抗Ｒ６（（介して電源接続し、他方、トランジ
スタＴＲｓのコレクタを、ＮＰＮ’）ランジスタＴＲ９
、ＴＲ１０ベアの共通エミッタに接続し、かつ、各トラ
ンジスタＴＲ９、ＴＲ１０の各ベースが、それぞれ電源
端子と接地間に接続された抵抗Ｒ７，Ｒ８および抵抗Ｒ
４，Ｒ６間に接続された差動電流源回路中のトランジス
タＴＲ１０のベースにも接続されている。１だ、トラン
ジスタＴＲ９、ＴＲ１０の各コレクタは、エミッタを電
源端子に接続し、且つコレクタとベースを共通接続した
ＰＮＰトランジスタＴＲ１１，ＴＲ１２の各コレクタに
それぞれ接続され、このトランジスタＴＲ１１のベース
は、ショック音対策回路部４中にあって、エミッタを電
源接続したＰＮＰ）ランジスタＴＲ１３のベースに接続
され、一方、トランジスタＴＲ１２のベースは、オペア
ンプ回終部２の能動負荷に電流ミラー結合で接続される
。
トランジスタＴＲ’１３のコレクタは、各エミッタｅコ
レクタをそれぞれコレクタ・エミッタと接続したＮＰＮ
ｌ、ランジスタＴＲ１４，Ｔｌ（１５のベースにそれぞ
れ抵抗を介して分流的に接続される。
レクタをそれぞれコレクタ・エミッタと接続したＮＰＮ
ｌ、ランジスタＴＲ１４，Ｔｌ（１５のベースにそれぞ
れ抵抗を介して分流的に接続される。
これらのトランジスタＴＲ１４、ＴＲ１ｔｓの各エミッ
タ・コレクタ接続点は、一方がオペアンプ回路部２の出
力端子（Ｃ端子）に、他方がＦ端子に、それぞれ接続さ
れている。
タ・コレクタ接続点は、一方がオペアンプ回路部２の出
力端子（Ｃ端子）に、他方がＦ端子に、それぞれ接続さ
れている。
次に、第１図の回路について動作を説°明する。
差動入力のオペアンプ回路部２は、負荷トランジスタＴ
Ｒ１，ＴＲ２のベース電位を切ることにより、電源電圧
が印加されている状態において増幅回路を切断する働き
を持たせである。捷だ電源端子に接続したＲ４および接
地点に接続したＲ５の接続点から抵抗Ｒ○により直流バ
イアスを与えている。ＡＧＣ回路部３は、Ｅ端子から入
力される直流電位を、エミッタ接地のＮＰＮ）ランジス
タＴＲ３により電流変換を行ない、とのＮＰＮ ）ラン
ジスタＴＲ３のコレクタに流れる電流により、ＡＧＣ回
路のＡ端子からみた入力インピーダンスすなわち可変イ
ンピーダンス（以下、工端子に付加する外部入力インピ
ーダンスＺ１に対し、内部入力インピーダンスと称し、
Ｚ２と称す。）を制御する。
Ｒ１，ＴＲ２のベース電位を切ることにより、電源電圧
が印加されている状態において増幅回路を切断する働き
を持たせである。捷だ電源端子に接続したＲ４および接
地点に接続したＲ５の接続点から抵抗Ｒ○により直流バ
イアスを与えている。ＡＧＣ回路部３は、Ｅ端子から入
力される直流電位を、エミッタ接地のＮＰＮ）ランジス
タＴＲ３により電流変換を行ない、とのＮＰＮ ）ラン
ジスタＴＲ３のコレクタに流れる電流により、ＡＧＣ回
路のＡ端子からみた入力インピーダンスすなわち可変イ
ンピーダンス（以下、工端子に付加する外部入力インピ
ーダンスＺ１に対し、内部入力インピーダンスと称し、
Ｚ２と称す。）を制御する。
この形式によるＡＧＣ回路部２中のダイオードＤ２のア
ノード点、すなわちＡ＃Ａ子でハ、トランジスタＴＲ３
のコレクタ電流により、工端子に加えられた入力信号を
、工端子〜Ａ端子間に接続した外部入力インピーダンス
Ｚ１と、前記内部入力インピーダンスＺ２とにより分割
された信号を増幅回路の入力とすることになる。
ノード点、すなわちＡ＃Ａ子でハ、トランジスタＴＲ３
のコレクタ電流により、工端子に加えられた入力信号を
、工端子〜Ａ端子間に接続した外部入力インピーダンス
Ｚ１と、前記内部入力インピーダンスＺ２とにより分割
された信号を増幅回路の入力とすることになる。
従来使われている電源投入時のショック音対策回路部４
Ｖｉ、ＮＰＮ）ランジスタＴＲ７、ＴＲｓおよび、抵抗
Ｒ６により一定電流を得て、ＮＰＮトランジスタＴＲ９
，ＴＲ１０により、それぞれのベース電位を比較し、ベ
ース電位の高い方のトランジスタのコレクタが電流を引
きこむ回路となる。
Ｖｉ、ＮＰＮ）ランジスタＴＲ７、ＴＲｓおよび、抵抗
Ｒ６により一定電流を得て、ＮＰＮトランジスタＴＲ９
，ＴＲ１０により、それぞれのベース電位を比較し、ベ
ース電位の高い方のトランジスタのコレクタが電流を引
きこむ回路となる。
抵抗Ｒ４，Ｒ６，Ｒ７，Ｒ８をそれぞれ、と設定するこ
とにより、定常状態では、ＰＮＰ）ランジスタＴＲ１２
に電流を流すことができる。
とにより、定常状態では、ＰＮＰ）ランジスタＴＲ１２
に電流を流すことができる。
ここでＦ端子にはコンデンサＣ５が接続されているため
時定数を持ち、電源投入時にはＮＰＮトランジスタＴＲ
１ｏのベース電位が低い状態を作゛ リ、ＰＮＰトラン
ジスタＴＲ１１に電流を流すことができる。この間の電
位変化を示すのが、第２図ａであり、この結果電源投入
の過渡期において。
時定数を持ち、電源投入時にはＮＰＮトランジスタＴＲ
１ｏのベース電位が低い状態を作゛ リ、ＰＮＰトラン
ジスタＴＲ１１に電流を流すことができる。この間の電
位変化を示すのが、第２図ａであり、この結果電源投入
の過渡期において。
第２図すに示すｔ○〜ｔ１４でのバイアスと、第２図Ｃ
に示すｔ１以後のバイアスとの切換えが可能となる。
に示すｔ１以後のバイアスとの切換えが可能となる。
上記のｔＯ〜ｔ１１でのバイアスをＮＰＮ ）ランジス
タＴＲ１４、ＴＲ１５に流すことにより、電源投入時に
ミューティングをかけて、ショック音を低減する回路が
実現する。
タＴＲ１４、ＴＲ１５に流すことにより、電源投入時に
ミューティングをかけて、ショック音を低減する回路が
実現する。
前記の回路によって得られるＤＣ出力波形をＣ端子点で
観測すると、第３図に示す波形が得られ投入後ｔ１にお
いて無音から急激に出力音声を聴くことになり聴感上の
違和感を伴う。
観測すると、第３図に示す波形が得られ投入後ｔ１にお
いて無音から急激に出力音声を聴くことになり聴感上の
違和感を伴う。
発明の目的
本発明は、ＡＧＣ回路を含む音声帯域増幅回路において
、電源投入時に聴感上違和感の少ない音声出力を得る回
路を提供するものである。
、電源投入時に聴感上違和感の少ない音声出力を得る回
路を提供するものである。
発明の構成
本発明は、従来例とくらべると、第４図のブロック５で
示す部分の回路が付加されたものであり、エミッタＮＰ
Ｎ）ランジスタＴＲ１６（７）ベース奮、定電流源のＮ
ＰＮ トランジスタＴＲ７のベースに共通接続した電流
ミラー結合とし、このコレクタを、差動対ＮＰＮ トラ
ンジスタＴＲ１７，ＴＲ１Ｂの共通エミッタに接続し、
このトランジスタＴＲ１８のベースをＦ端子に、また、
同ＴＲ１８のコレクタを電源端子にそれぞれ接続し、一
方、トランジスタＴＲ１７のベースｔ５第１図で示した
抵抗Ｒ７をさらに、抵抗Ｒ９，Ｒ１０に分割した抵抗間
に接続し、かつ、とのＮＰＮ トランジスタＴＲ１７の
コレクタを、エミッタ分電源端子に接続したＰＮＰ ト
ランジスタＴＲ１９のベースとコレクタに接続する。こ
のＰＮＰ ）ランジスタ１９には、そのベースをエミッ
タを電源端子に接続したＰＮＰｌ、ランジスタＴＲ２０
のベースに共通接続して電流ミラー結合の電流源とし、
このトランジスタＴＲ２０のコレクタをＥ端子に接続し
た構成である。
示す部分の回路が付加されたものであり、エミッタＮＰ
Ｎ）ランジスタＴＲ１６（７）ベース奮、定電流源のＮ
ＰＮ トランジスタＴＲ７のベースに共通接続した電流
ミラー結合とし、このコレクタを、差動対ＮＰＮ トラ
ンジスタＴＲ１７，ＴＲ１Ｂの共通エミッタに接続し、
このトランジスタＴＲ１８のベースをＦ端子に、また、
同ＴＲ１８のコレクタを電源端子にそれぞれ接続し、一
方、トランジスタＴＲ１７のベースｔ５第１図で示した
抵抗Ｒ７をさらに、抵抗Ｒ９，Ｒ１０に分割した抵抗間
に接続し、かつ、とのＮＰＮ トランジスタＴＲ１７の
コレクタを、エミッタ分電源端子に接続したＰＮＰ ト
ランジスタＴＲ１９のベースとコレクタに接続する。こ
のＰＮＰ ）ランジスタ１９には、そのベースをエミッ
タを電源端子に接続したＰＮＰｌ、ランジスタＴＲ２０
のベースに共通接続して電流ミラー結合の電流源とし、
このトランジスタＴＲ２０のコレクタをＥ端子に接続し
た構成である。
ブロック５で示す回路を説明すると、ＮＰＮトランジス
タＴＲ１６は、第１図のＴＲｓと同じく一定電流を引き
こむ電流源であＥｌ、ＮＰＮ’ｌ−ランジスタ’Ｉ”Ｒ
１７，ＴＲ１８により、前記のＮＰＮトランジスタＴＲ
９、ＴＲ１０と同様の動作を行なう、前記の第２１刀（
α） と同様に過渡時期の電位変化を示すのが第５１ｆ
Ｊ（リ である。また前記のＴＲ１７と接続されたＴＲ
１９に流れる電流を１１９として時間変化に対する電流
変化を示したのが第５図（リ である。
タＴＲ１６は、第１図のＴＲｓと同じく一定電流を引き
こむ電流源であＥｌ、ＮＰＮ’ｌ−ランジスタ’Ｉ”Ｒ
１７，ＴＲ１８により、前記のＮＰＮトランジスタＴＲ
９、ＴＲ１０と同様の動作を行なう、前記の第２１刀（
α） と同様に過渡時期の電位変化を示すのが第５１ｆ
Ｊ（リ である。また前記のＴＲ１７と接続されたＴＲ
１９に流れる電流を１１９として時間変化に対する電流
変化を示したのが第５図（リ である。
第５１刀（ａ） において、ＮＰＮ）ランジスタＴＲ９
のベース電位’ｉＶ１．ＴＲ１７のベース電位をｖ２と
したときこの２つの電位は Ｖ１＝ＶＣ，−Ｒ８／（Ｒ８＋Ｒ９＋Ｒ１０）Ｖ２＝：
Ｖｏ。・（ＦＬ８＋Ｒ１０）／（Ｒ８＋Ｒ９＋Ｒ１０）
であるため、 Ｖｌ＜Ｖ２ となり、この結果トランジスタＴＲ１９に第６図すの電
流１１９が得られる時間ｔｏ−ｔ２ｉｊ、前記第２図Ｃ
のトランジスタＴＲ１１に流れる電流１１１の時間ｔｏ
−ｔ１と比べると、 ｔｌ＜ｔ２ となる。この結果、回路動作としては、電流投入時ｔＯ
〜ｔ１までの時間は、トランジスタＴＲ１２の電流１１
２がＯＦＦ、同ＴＲ１１の電流１１１がＯＮ、により、
出力波形は従来得られる第３図の波形と同じとなる。こ
の期間、トランジスタＴ Ｒ１９の電流１１９によりＡ
ＧＣ回路が動作しているが増幅回路が動作していないの
で、この場合は考えに入れなくてもよい。次にｔｌから
ｔ２の期間において、まずｔｌの時点では、増幅回路が
動作しているが、トランジスタＴＲ１９の電流１１ｅに
よってＡＧＣ回路が動作しているため入力信号は、減衰
され、ＡＧ、Ｃの内部入力インピーダンスＺ２が充分に
小さい場合には、無信号と考えられ、従がって増幅回路
出力は交流的に無信号と見なせる。
のベース電位’ｉＶ１．ＴＲ１７のベース電位をｖ２と
したときこの２つの電位は Ｖ１＝ＶＣ，−Ｒ８／（Ｒ８＋Ｒ９＋Ｒ１０）Ｖ２＝：
Ｖｏ。・（ＦＬ８＋Ｒ１０）／（Ｒ８＋Ｒ９＋Ｒ１０）
であるため、 Ｖｌ＜Ｖ２ となり、この結果トランジスタＴＲ１９に第６図すの電
流１１９が得られる時間ｔｏ−ｔ２ｉｊ、前記第２図Ｃ
のトランジスタＴＲ１１に流れる電流１１１の時間ｔｏ
−ｔ１と比べると、 ｔｌ＜ｔ２ となる。この結果、回路動作としては、電流投入時ｔＯ
〜ｔ１までの時間は、トランジスタＴＲ１２の電流１１
２がＯＦＦ、同ＴＲ１１の電流１１１がＯＮ、により、
出力波形は従来得られる第３図の波形と同じとなる。こ
の期間、トランジスタＴ Ｒ１９の電流１１９によりＡ
ＧＣ回路が動作しているが増幅回路が動作していないの
で、この場合は考えに入れなくてもよい。次にｔｌから
ｔ２の期間において、まずｔｌの時点では、増幅回路が
動作しているが、トランジスタＴＲ１９の電流１１ｅに
よってＡＧＣ回路が動作しているため入力信号は、減衰
され、ＡＧ、Ｃの内部入力インピーダンスＺ２が充分に
小さい場合には、無信号と考えられ、従がって増幅回路
出力は交流的に無信号と見なせる。
またｔ３の時点では増幅回路が動作し、ＡＧＣ回路が通
常動作であるため、一定基準の出力が得られる。
常動作であるため、一定基準の出力が得られる。
このｔｌからｔ３までの期間が本発明の最重点である。
第５図すに示すように、トランジスタＴＲ１９の電流１
１９がｔ２においてＯＮからＯＦＦ ＶＣなる。この期
間において同電流１１９が変化し、カレントミラーされ
たトランジスタＴＲ２０の電流が変化し、これによ５Ａ
ＧＧ回路部の電流すなわち、内部入力インピーダンスＺ
２の電流が変化することにより、可変インピーダンスＺ
２が変化する。このため、■端子に印加された信号が増
幅回路に入力される以前に、その信号の大きさが変化さ
れ、したがって、出力信号が変化する。
１９がｔ２においてＯＮからＯＦＦ ＶＣなる。この期
間において同電流１１９が変化し、カレントミラーされ
たトランジスタＴＲ２０の電流が変化し、これによ５Ａ
ＧＧ回路部の電流すなわち、内部入力インピーダンスＺ
２の電流が変化することにより、可変インピーダンスＺ
２が変化する。このため、■端子に印加された信号が増
幅回路に入力される以前に、その信号の大きさが変化さ
れ、したがって、出力信号が変化する。
この回路によって得られる出力波形を第６図に示におい
て、増幅回路が動作した状態で聴感上無音になるように
、内部入力インピーダンスＺ２を充分小さくすること、
またこの状態から、ＮＰＮトランジスタＴＲ３の電流を
ＯＦＦ にするが、この電流変化が急激であると、得ら
れる出力波形が、第３図と同等となり、本発明により改
良がなされない、従ってコンデンサＣｅｓ、抵抗Ｒ４、
Ｒ５による時定数等の調整により可変インピーダンスに
流れる電流を徐々に少なくする必要がある。
て、増幅回路が動作した状態で聴感上無音になるように
、内部入力インピーダンスＺ２を充分小さくすること、
またこの状態から、ＮＰＮトランジスタＴＲ３の電流を
ＯＦＦ にするが、この電流変化が急激であると、得ら
れる出力波形が、第３図と同等となり、本発明により改
良がなされない、従ってコンデンサＣｅｓ、抵抗Ｒ４、
Ｒ５による時定数等の調整により可変インピーダンスに
流れる電流を徐々に少なくする必要がある。
発明の詳細
な説明したように本発明により、ＡＧＣ回路を含む音声
増幅回路において電源投入した場合に出力音声が急激に
聞こえる違和感を、徐々に出力音声を大きくすることに
より低減する回路を提供できる。
増幅回路において電源投入した場合に出力音声が急激に
聞こえる違和感を、徐々に出力音声を大きくすることに
より低減する回路を提供できる。
第１図はミューティング回路の従来例回路図、第２図ａ
〜Ｃおよび第３図は同ミューティング回路の動作特性図
、第４図は本発明によるミューティング回路の構成図、
第６図ａ、ｂおよび第６図は本発明のミューティング回
路の動作特性図である０ ＴＲ１〜ＴＲ２０・・・・・・トランジスタ、Ｒ１−Ｒ
１０・・・・・・抵抗、Ｃ１〜Ｃ５・・・・・・コンデ
ンサ、Ｄｌ 、Ｄ２・・・・・・ダイオード。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名り、
−、、−一一一一一一２−−−−」第２図 九 Ｊ：＋ ＋ 第３図 九 １１ ＝ 下
〜Ｃおよび第３図は同ミューティング回路の動作特性図
、第４図は本発明によるミューティング回路の構成図、
第６図ａ、ｂおよび第６図は本発明のミューティング回
路の動作特性図である０ ＴＲ１〜ＴＲ２０・・・・・・トランジスタ、Ｒ１−Ｒ
１０・・・・・・抵抗、Ｃ１〜Ｃ５・・・・・・コンデ
ンサ、Ｄｌ 、Ｄ２・・・・・・ダイオード。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名り、
−、、−一一一一一一２−−−−」第２図 九 Ｊ：＋ ＋ 第３図 九 １１ ＝ 下
Claims (1)
- ショック音対策回路、ＡＧＣ回路を差動増幅器に接続し
た構成からなり、ショック音対策回路として、両エミッ
ク接地、且つベース共通接続した第１．第２のＮＰＮ
）ランジスタ電流ミラー結合対の前記第１のトランジス
タのコレクタを第１の、 抵抗を介して電源接続し、前
記第２のトランジスタのコレクタに、第３．第４ＯＮＰ
Ｎ ）ランジスタ差動対の共通エミッタを接続し、前記
第３．第４のトランジスタ差動対の各ベースにはそれぞ
れ電源端子と接地との間の抵抗分割点の第１の電位点を
接続し、前記第３．第４のトランジスタの各コレクタに
、両エミッタ電源接続、且つコレクタとベースとを共通
接続した第６．第６のＰＮＰ トランジスタの各一方の
コレクタを接続し、前記第５のトランジスタを第７のＰ
ＮＰ）ランジスタと電流ミラー結合し、且つ同第７のト
ランジスタのコレクタヲ、各エミッタ・コレクタをそれ
ぞれ接続した第８．第９のＮ’ Ｐ Ｎ ）ランジスタ
対の両ベースに、それぞれ抵抗を介して接続し、前記第
８゜第９のＮ Ｐ Ｎ 、）ランジスタ対の一方のエミ
ッタ・コレクタ接続点を前記差動増幅器の終段出力点に
かつ、他′方のエミッタ・コレクタ接続点を、エミッタ
接地で前記第１のＮＰＮ トランジスタに電流ミラー結
合された第１０のＮＰＮ）ランジスタを電流源とする共
通エミッタの第１１．第１２のＮＰＮ）ランジスタ差動
対の第１２のトランジスタのベースに接続し、前記第１
１のトランジスタのベースを前記抵抗分割点の第２の電
位点に接続し、且つ前記第１１のトランジスタに第１３
．第１４のＰＮＰ ）ランジスタからなる電流ミラー結
合対の同第１３のＰＮＰトランジスタのコレクタを接続
し、前記第１４のＰＮＰ ）ランジスタケ前記ＡＧＣ回
路に結合した構成を有するミューティング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59016503A JPS60160711A (ja) | 1984-01-31 | 1984-01-31 | ミユ−テイング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59016503A JPS60160711A (ja) | 1984-01-31 | 1984-01-31 | ミユ−テイング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60160711A true JPS60160711A (ja) | 1985-08-22 |
| JPH0417562B2 JPH0417562B2 (ja) | 1992-03-26 |
Family
ID=11918074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59016503A Granted JPS60160711A (ja) | 1984-01-31 | 1984-01-31 | ミユ−テイング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60160711A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005039046A1 (en) * | 2003-10-14 | 2005-04-28 | Knowles Electronics, Llc | Method and apparatus for resetting a buffer amplifier |
| US9843292B2 (en) | 2015-10-14 | 2017-12-12 | Knowles Electronics, Llc | Method and apparatus for maintaining DC bias |
| US10516935B2 (en) | 2015-07-15 | 2019-12-24 | Knowles Electronics, Llc | Hybrid transducer |
| US10616691B2 (en) | 2015-11-12 | 2020-04-07 | Knowles Electronics, Llc | Method and apparatus to increase audio band microphone sensitivity |
-
1984
- 1984-01-31 JP JP59016503A patent/JPS60160711A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005039046A1 (en) * | 2003-10-14 | 2005-04-28 | Knowles Electronics, Llc | Method and apparatus for resetting a buffer amplifier |
| CN1868118B (zh) | 2003-10-14 | 2010-06-16 | 美商楼氏电子有限公司 | 用于对缓冲放大器进行复位的方法和装置 |
| US10516935B2 (en) | 2015-07-15 | 2019-12-24 | Knowles Electronics, Llc | Hybrid transducer |
| US9843292B2 (en) | 2015-10-14 | 2017-12-12 | Knowles Electronics, Llc | Method and apparatus for maintaining DC bias |
| US10616691B2 (en) | 2015-11-12 | 2020-04-07 | Knowles Electronics, Llc | Method and apparatus to increase audio band microphone sensitivity |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0417562B2 (ja) | 1992-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0830731B1 (en) | Signal conditioning circuit for compressing audio signals | |
| JP2734265B2 (ja) | エレクトレット・コンデンサ・マイクロフォン用増幅回路 | |
| JPH0834393B2 (ja) | トランスコンダクタンス増幅器 | |
| JPH06224689A (ja) | 低周波及び超低周波応用装置のためのｒｃフィルタ | |
| JPH08213849A (ja) | 音声ミュート回路 | |
| US5266905A (en) | Audio amplifier with amplified feedback | |
| JPS5821209Y2 (ja) | デンリヨクゾウフクカイロ | |
| JPH0417562B2 (ja) | ||
| JPS6228087Y2 (ja) | ||
| JPH045949B2 (ja) | ||
| JPH07176004A (ja) | 特に磁気ヘッド用の低雑音前置増幅器段 | |
| EP0146185A2 (en) | Telephone circuit comprising a class-B amplifier | |
| JP2901441B2 (ja) | 緩衝増幅器 | |
| JPH0145766B2 (ja) | ||
| JPH0326565B2 (ja) | ||
| JPS6126313A (ja) | 広帯域直流増幅回路 | |
| JPS5931045Y2 (ja) | 帰還増幅回路 | |
| JPS60153612A (ja) | 電流反転回路 | |
| US4303891A (en) | Monolithic integrated circuit with frequency dependent amplification | |
| JP2712310B2 (ja) | カレントミラー回路 | |
| JP2613266B2 (ja) | 電圧・電流変換回路 | |
| JPS6016105Y2 (ja) | 可変利得制御回路 | |
| JPS6340406A (ja) | ミユ−テイング回路 | |
| JPH01268302A (ja) | 増幅回路 | |
| JPS6029276Y2 (ja) | スピ−カ駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |