JPS60160740A - 通信制御装置 - Google Patents
通信制御装置Info
- Publication number
- JPS60160740A JPS60160740A JP59017492A JP1749284A JPS60160740A JP S60160740 A JPS60160740 A JP S60160740A JP 59017492 A JP59017492 A JP 59017492A JP 1749284 A JP1749284 A JP 1749284A JP S60160740 A JPS60160740 A JP S60160740A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- output
- field
- length
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims description 8
- 238000001514 detection method Methods 0.000 abstract description 13
- 238000005070 sampling Methods 0.000 abstract description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
- H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明はディジタル・データ通信の」−功ルエリアネツ
′トワーク（ＬＡＮ）における通信制御装置に関する。
′トワーク（ＬＡＮ）における通信制御装置に関する。
特にそのフレームフォーマットとエラー検出方式に関す
る。
る。
従来、この種の通信制御装置によるデータ転送では伝送
路からの雑音や瞬断などの妨害または、通信制御装置の
間欠障害に起因してデータ誤りが発生することが避けら
れないため、パケットフレームの最後にＦｏｅ（フレー
ムチェックシーケンス）が付加され、受信時にこのＦｏ
Ｓをチェックすることによってデータの信頼性を保証し
ている。
路からの雑音や瞬断などの妨害または、通信制御装置の
間欠障害に起因してデータ誤りが発生することが避けら
れないため、パケットフレームの最後にＦｏｅ（フレー
ムチェックシーケンス）が付加され、受信時にこのＦｏ
Ｓをチェックすることによってデータの信頼性を保証し
ている。
ローカルエリアネットワーク（ＬＡＮ ）におけるフレ
ームフォーマットは一般にスタートフラグ（または）同
期フィールド・宛先アドレス（ＤＡ）フィールド・送信
元アドレス（８Ａ）フィールド・データフィールド・フ
レームチェックシーケンス（ｙｅｓ）・エンドフラグフ
ィールド（フレーム終了指定）により構成されているが
、Ｆｏｅチェックはエンドフラグが破壊されているケー
スで祉実行できない欠点がある。またＦｏＳ工２−検出
の場合でも障害の詳細な報告、すなわちバイト単位また
は、ビット単位の「データ抜け」および「データのわき
出「７」についての情報が得られな゛い欠点があった。
ームフォーマットは一般にスタートフラグ（または）同
期フィールド・宛先アドレス（ＤＡ）フィールド・送信
元アドレス（８Ａ）フィールド・データフィールド・フ
レームチェックシーケンス（ｙｅｓ）・エンドフラグフ
ィールド（フレーム終了指定）により構成されているが
、Ｆｏｅチェックはエンドフラグが破壊されているケー
スで祉実行できない欠点がある。またＦｏＳ工２−検出
の場合でも障害の詳細な報告、すなわちバイト単位また
は、ビット単位の「データ抜け」および「データのわき
出「７」についての情報が得られな゛い欠点があった。
本発明は上記欠点を改良するもので、エンドフラグにエ
ラーがある場合またはデータ抜けまたはデータのわぎ出
しについての情報が得られる検出方式を提供することを
目的とする。
ラーがある場合またはデータ抜けまたはデータのわぎ出
しについての情報が得られる検出方式を提供することを
目的とする。
本発明は上記欠点を寺決するものであり、ローカルエリ
アネットワークにおけるパケットフレーム内のスタート
フラグフィールドと宛先アドレスフィールドの間にバイ
ト単位または、ビット単位のパケット長フィールドを追
加することにより、受信動作におけるバッファメモリ保
護、フレームチェックエラーとして検出されないレング
スエラー検出、さらにビット単位もしくはバイト単位の
「データ欠落」または「データのわき出し」を区別した
障害の詳細データ等を上位装置に報告することによフ、
障害復旧を速やかに行うことが可能な通信制御装置を提
供する。
アネットワークにおけるパケットフレーム内のスタート
フラグフィールドと宛先アドレスフィールドの間にバイ
ト単位または、ビット単位のパケット長フィールドを追
加することにより、受信動作におけるバッファメモリ保
護、フレームチェックエラーとして検出されないレング
スエラー検出、さらにビット単位もしくはバイト単位の
「データ欠落」または「データのわき出し」を区別した
障害の詳細データ等を上位装置に報告することによフ、
障害復旧を速やかに行うことが可能な通信制御装置を提
供する。
すなわち本発明は、パケットフレームフォーマットにバ
イト単位または、ビット単位のパケット長を示すフィー
ルドが定義されているとき、自局宛受信動作においてパ
ケット長をリードライト可能なカウンタへ取込み、バイ
ト単位または、ビット単位のデータを受４ｇする毎にカ
ウントダウンし、「０」を検出することにより、ストロ
ーブ信号を発生する手段と、前記ストローブ信号によっ
て、受信中のフィールドが他フィールド中のパターンと
区別可能なエンドフラグであることをチェックし前記エ
ンドフラグでないときレングスエラーを保持する手段と
、−刀先に、前記エンドフラグが検出された場合には前
記カウンタのカウントダウン信号を禁止しカウント値を
保持する手段と、受信エラーとして前記レングスエ２−
と残余カウント値とを上位装置に報告する手段とを備え
たことを特徴とする。
イト単位または、ビット単位のパケット長を示すフィー
ルドが定義されているとき、自局宛受信動作においてパ
ケット長をリードライト可能なカウンタへ取込み、バイ
ト単位または、ビット単位のデータを受４ｇする毎にカ
ウントダウンし、「０」を検出することにより、ストロ
ーブ信号を発生する手段と、前記ストローブ信号によっ
て、受信中のフィールドが他フィールド中のパターンと
区別可能なエンドフラグであることをチェックし前記エ
ンドフラグでないときレングスエラーを保持する手段と
、−刀先に、前記エンドフラグが検出された場合には前
記カウンタのカウントダウン信号を禁止しカウント値を
保持する手段と、受信エラーとして前記レングスエ２−
と残余カウント値とを上位装置に報告する手段とを備え
たことを特徴とする。
初めに本発明の背景について図面を参邪して説明する。
第１図は、本発明で使用するパケットフレームフォーマ
ットを示す。ａおよびｉはパケットフレーム間をうめる
タイムフィルであり、ｂおよびｈけスタートフラグおよ
びエンドフラグを示し、スタートフラグは受信開始の同
期フィールドを、エンドフラグはフレームの最後を示す
。これらはビットパターンとしては同一でも、異ってい
てもさしつかえガい。（ｌｊ、 Ｌ 、フラクパターン
ｂ、ｈ Ｆｉａ％ ｃ、ｄ、θ、ｆ％ ｇと区別される
ものとスル。Ｑ ｋ−１フレーム長フイールドでｄ、ｅ
Ｓ ｆ。
ットを示す。ａおよびｉはパケットフレーム間をうめる
タイムフィルであり、ｂおよびｈけスタートフラグおよ
びエンドフラグを示し、スタートフラグは受信開始の同
期フィールドを、エンドフラグはフレームの最後を示す
。これらはビットパターンとしては同一でも、異ってい
てもさしつかえガい。（ｌｊ、 Ｌ 、フラクパターン
ｂ、ｈ Ｆｉａ％ ｃ、ｄ、θ、ｆ％ ｇと区別される
ものとスル。Ｑ ｋ−１フレーム長フイールドでｄ、ｅ
Ｓ ｆ。
ｇの各フィールド長のバイト単位捷たは、ビット単位の
トータルレングスを示す。受信局は受信動作の場合、本
フィールドＣを必ず取込む。フィールドＣの位置につい
てはｄ−ｊたはｅフィールドの後に定義することも可能
だが、Ｃの対象フィールドを増加させる意味からｂの後
が望ましい。ｄは宛先アドレスフイー−ルド、θは送信
元アドレスフィールド、ｆはデータフィールドを示す。
トータルレングスを示す。受信局は受信動作の場合、本
フィールドＣを必ず取込む。フィールドＣの位置につい
てはｄ−ｊたはｅフィールドの後に定義することも可能
だが、Ｃの対象フィールドを増加させる意味からｂの後
が望ましい。ｄは宛先アドレスフイー−ルド、θは送信
元アドレスフィールド、ｆはデータフィールドを示す。
ｇ ｉｔ、ｃ 。
ｄ、θ、ｆフィールドに対するフレームチェックシーケ
ンスである。一般にｆのフレーム長ｔｉ、）−一ト量・
性能・フレームチェックシーケンスの性能から制限され
る最大炎以下の可変長な値がとられる。エンドフラグｈ
を検出することによりフレームチェックタイミングを発
生させる関係上、エンドフラグｈが破壊されているとチ
ェックができ々い。ブレームチェックでエラーが検出さ
れたときのフィールド異常としては対象フィールドの「
データ化け」であるが、その詳細内容はビットの反転、
端数ビットエラーとして知られている１ノくイト未満の
「ビット抜け」および「ビットのわき出し」、バイト単
位の「データ抜け」および「データわき出し」、そして
それらの混会がある。ノくイト単位または、ビット単位
の「データ抜け」または、「データわき出し」量はレン
グスチェックによって始めて検出できるものである。
ンスである。一般にｆのフレーム長ｔｉ、）−一ト量・
性能・フレームチェックシーケンスの性能から制限され
る最大炎以下の可変長な値がとられる。エンドフラグｈ
を検出することによりフレームチェックタイミングを発
生させる関係上、エンドフラグｈが破壊されているとチ
ェックができ々い。ブレームチェックでエラーが検出さ
れたときのフィールド異常としては対象フィールドの「
データ化け」であるが、その詳細内容はビットの反転、
端数ビットエラーとして知られている１ノくイト未満の
「ビット抜け」および「ビットのわき出し」、バイト単
位の「データ抜け」および「データわき出し」、そして
それらの混会がある。ノくイト単位または、ビット単位
の「データ抜け」または、「データわき出し」量はレン
グスチェックによって始めて検出できるものである。
次に第２図によって、バイト単位のレングスチェック実
施例回路の動作について説明する。
施例回路の動作について説明する。
ビットシリアルなＮＲＺデータ２０はデコーダ回路等か
ら抽出されたサンプリングクロック２１により、シリア
ルパラレル（ｓｐ）変換回路２によってバイト単位に変
換される。バイト境界を示すバイトタイミング２６は、
スタートおよびエンドフラグ（ｂ％ｈ）の検出回路３の
出力２３によってステージ制御回路４がトリガーされた
とき、受信サンプリングクロック２１に同期して発生さ
れる。また、ステージ制御回路４はシリアルパラレル変
換回路２の出力２２が＠１図のフレームフォーマットの
各フィールドに対応したステージ信号を発生させるもの
で、特にその２５は７レーム長フイールドであるとき出
力される。フレームチェックシーケンス回路ｌは７レー
ム長フイールドｃＫよジ動作を開始して、エンドラ２グ
ｈ’６検出した時点で、フレームチェックがなされる。
ら抽出されたサンプリングクロック２１により、シリア
ルパラレル（ｓｐ）変換回路２によってバイト単位に変
換される。バイト境界を示すバイトタイミング２６は、
スタートおよびエンドフラグ（ｂ％ｈ）の検出回路３の
出力２３によってステージ制御回路４がトリガーされた
とき、受信サンプリングクロック２１に同期して発生さ
れる。また、ステージ制御回路４はシリアルパラレル変
換回路２の出力２２が＠１図のフレームフォーマットの
各フィールドに対応したステージ信号を発生させるもの
で、特にその２５は７レーム長フイールドであるとき出
力される。フレームチェックシーケンス回路ｌは７レー
ム長フイールドｃＫよジ動作を開始して、エンドラ２グ
ｈ’６検出した時点で、フレームチェックがなされる。
フレーム長フィールドＣに続いて、出力２２が宛先アド
レスｄステージの時、自局アドレスと比較され一致して
いるとき（図示してないが）受信動作は続行される。
レスｄステージの時、自局アドレスと比較され一致して
いるとき（図示してないが）受信動作は続行される。
出力２２がフィールド長ステージであるとき、フレーム
最大長を示すスイッチ５の出力と比較器６によって比較
され、出力結果２４がスイッチ５の設、定値以下であれ
ば、出力２２は信号５と２６によってカウンタ８ヘセク
トされる。以降、自局宛フレームであればエンド７ラグ
ｈが検出されるかまたは、バイトタイミング２６によっ
てカウントダウンされて、カウンタ８が「０」になるま
で、受信動作が続行される。
最大長を示すスイッチ５の出力と比較器６によって比較
され、出力結果２４がスイッチ５の設、定値以下であれ
ば、出力２２は信号５と２６によってカウンタ８ヘセク
トされる。以降、自局宛フレームであればエンド７ラグ
ｈが検出されるかまたは、バイトタイミング２６によっ
てカウントダウンされて、カウンタ８が「０」になるま
で、受信動作が続行される。
一方、フレーム最大長異常やアドレス不一致を検出した
ときは、ただちに受信動作を停止すると同ｎＫ、バッフ
ァアドレスをリセットする。カウンタ８の出力詔が「０
」になり、検出回路１０のストローブ信号器が出力され
たとき、エンドフラグｈがフラグ検出回路３より検出さ
れていなければ、ステージ制御回路４の入力２３が［Ｈ
工ＧＨＪ出力されているため、信号２７が［Ｈ工ＧＨＪ
出力され、ストローブ信号２９によって、フリップフロ
ップ１３ヘレングスエ２−がセットされる。フラグ検出
回路３よりすでにエンドフラグｈが検出されていれば出
力ηは［ＬＯＷ Ｊ出力されてレングスエラーとはなら
ない。
ときは、ただちに受信動作を停止すると同ｎＫ、バッフ
ァアドレスをリセットする。カウンタ８の出力詔が「０
」になり、検出回路１０のストローブ信号器が出力され
たとき、エンドフラグｈがフラグ検出回路３より検出さ
れていなければ、ステージ制御回路４の入力２３が［Ｈ
工ＧＨＪ出力されているため、信号２７が［Ｈ工ＧＨＪ
出力され、ストローブ信号２９によって、フリップフロ
ップ１３ヘレングスエ２−がセットされる。フラグ検出
回路３よりすでにエンドフラグｈが検出されていれば出
力ηは［ＬＯＷ Ｊ出力されてレングスエラーとはなら
ない。
一方、回路４に入力されている「０」検出信号２９より
、エンドフラグ検出４ｇ号ｎのｒ ＬＯＷ 」出力発生
が早い時は、ステージ制御回路４によって、カウンタ８
へのバイトタイミング信号２６を禁止して、カウンタ８
の内容を保持する。
、エンドフラグ検出４ｇ号ｎのｒ ＬＯＷ 」出力発生
が早い時は、ステージ制御回路４によって、カウンタ８
へのバイトタイミング信号２６を禁止して、カウンタ８
の内容を保持する。
従って、ＦＣＳエラーまたけその他のエラーが外部上位
装置に報告されたとき、レングスエラーフリップフロッ
プ１３がセットされているときは［バイトデータのわき
出し］、カウンタ８の残余カウンタが「０」でないとき
、「バイトデータの欠落」と判断できる。
装置に報告されたとき、レングスエラーフリップフロッ
プ１３がセットされているときは［バイトデータのわき
出し］、カウンタ８の残余カウンタが「０」でないとき
、「バイトデータの欠落」と判断できる。
フラグパターンを他のフィールドと区別させる方法とし
ては、第１図において、Ｃからｇのフィールドに関して
シリアルデータレベルで送信データ８ビツトを９ビツト
に変換し、受（Ｎ時には逆変換する等の方式がある。以
上は、バイト単位のチェックに対するものであるがビッ
ト単位の８逝カウンタを付加することにより、端数ビッ
ト量に対−ト λ番近釧櫓橘Ω ４ｆ且 λ と μ
よ 物 巨ｒ岸首ゼ台 づ嘩 番 １〔発明の効果〕 本発明は、以上説明したようにパケットフレームフォー
マット内にフレーム長フィールドを定義し、受信におい
て受信フレーム長をカウントすることにより障害時の詳
細情報を得ることができる。
ては、第１図において、Ｃからｇのフィールドに関して
シリアルデータレベルで送信データ８ビツトを９ビツト
に変換し、受（Ｎ時には逆変換する等の方式がある。以
上は、バイト単位のチェックに対するものであるがビッ
ト単位の８逝カウンタを付加することにより、端数ビッ
ト量に対−ト λ番近釧櫓橘Ω ４ｆ且 λ と μ
よ 物 巨ｒ岸首ゼ台 づ嘩 番 １〔発明の効果〕 本発明は、以上説明したようにパケットフレームフォー
マット内にフレーム長フィールドを定義し、受信におい
て受信フレーム長をカウントすることにより障害時の詳
細情報を得ることができる。
第１図°は本発明におけるパケットフレームフォーマッ
ト図。 第２図は通信制御装置内のブロック構成レングスチェッ
ク回路図。 １・・・フレームチェックシーケンス回路、２・・・シ
リアルパラレル変換回路、３・・・スタートフックとエ
ンドフラグ検出回路、４・・・フレームに同期した信号
を発生するステージ制御回路、５・・・スイッチ回路、
６・・・比較回路、８・・・カウンタ、１０・・・「０
」検出回路、 １１・・・バツファレジヌタ、１２・・
・受信バッファメモリ、１３・・・レングスエラーフリ
ップフロップ、ａ、１・・・タイムフィル、ｂ・・・ス
タートフラグ、Ｃ・・・フレーム長フィールド、ｄ・・
・宛先アドレスフイールド、θ・・・送信元アドレスフ
ィールド、ｆ・・・データフィールド、ｇ・・・フレー
ムチェックシーケンス、ｈ・・・エンドフラグ。 特許出願人 日本電気株式会社 代理人 弁理士 井 出 直 孝
ト図。 第２図は通信制御装置内のブロック構成レングスチェッ
ク回路図。 １・・・フレームチェックシーケンス回路、２・・・シ
リアルパラレル変換回路、３・・・スタートフックとエ
ンドフラグ検出回路、４・・・フレームに同期した信号
を発生するステージ制御回路、５・・・スイッチ回路、
６・・・比較回路、８・・・カウンタ、１０・・・「０
」検出回路、 １１・・・バツファレジヌタ、１２・・
・受信バッファメモリ、１３・・・レングスエラーフリ
ップフロップ、ａ、１・・・タイムフィル、ｂ・・・ス
タートフラグ、Ｃ・・・フレーム長フィールド、ｄ・・
・宛先アドレスフイールド、θ・・・送信元アドレスフ
ィールド、ｆ・・・データフィールド、ｇ・・・フレー
ムチェックシーケンス、ｈ・・・エンドフラグ。 特許出願人 日本電気株式会社 代理人 弁理士 井 出 直 孝
Claims (1)
- （１） 自局宛のデータを１単位受信する毎に計数を実
行しその計数値が定義されたパケット長に達したときに
出力を送出するカウンタと、 受１ｇ中のフィールドのエンドフラグを検出する手段と
、 この手段によりエンドフラグが検出されたときと上記カ
ウンタから出力が送出されたときとのずれの値を保持す
る手段と、 この手段により保持された値を正位装置に報告する手段
と を備えた通信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59017492A JPS60160740A (ja) | 1984-02-01 | 1984-02-01 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59017492A JPS60160740A (ja) | 1984-02-01 | 1984-02-01 | 通信制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60160740A true JPS60160740A (ja) | 1985-08-22 |
Family
ID=11945501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59017492A Pending JPS60160740A (ja) | 1984-02-01 | 1984-02-01 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60160740A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01220546A (ja) * | 1988-02-29 | 1989-09-04 | Komatsu Ltd | 多重データリンク |
| WO1989008362A1 (fr) * | 1988-02-29 | 1989-09-08 | Kabushiki Kaisha Komatsu Seisakusho | Unite de commande en serie et procede de commande |
| JP2015037281A (ja) * | 2013-08-15 | 2015-02-23 | 富士ゼロックス株式会社 | 通信装置、制御装置、及び通信処理プログラム |
-
1984
- 1984-02-01 JP JP59017492A patent/JPS60160740A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01220546A (ja) * | 1988-02-29 | 1989-09-04 | Komatsu Ltd | 多重データリンク |
| WO1989008362A1 (fr) * | 1988-02-29 | 1989-09-08 | Kabushiki Kaisha Komatsu Seisakusho | Unite de commande en serie et procede de commande |
| JP2015037281A (ja) * | 2013-08-15 | 2015-02-23 | 富士ゼロックス株式会社 | 通信装置、制御装置、及び通信処理プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1202435A (en) | Synchronization system for multiplexed digital packets | |
| US4397020A (en) | Error monitoring in digital transmission systems | |
| USRE33900E (en) | Error monitoring in digital transmission systems | |
| JP2954486B2 (ja) | チェックデータ発生方式 | |
| US6983403B2 (en) | Detecting bit errors in a communications system | |
| JPH05292095A (ja) | イーサネットパケットの受取りまたは拒否を決定するための方法およびイーサネットメディアアクセスコントローラ | |
| US4771440A (en) | Data modulation interface | |
| JPH03131138A (ja) | 直列データ通信システム用のクロック回復装置とその方法 | |
| JPS6034300B2 (ja) | デイジタル・コ−ド・ワ−ド検出方法およびその装置 | |
| US3335224A (en) | Signal distortion detection by sampling digital diphase signals at twice the bit repetition rate | |
| US4701912A (en) | Device for transmitting packets in an asynchronous time-division network, and method of encoding silences | |
| JPH031738A (ja) | データ情報の正確なデコードを保証する装置 | |
| CA2088210A1 (en) | Procedure for synchronizing circuit elements of a telecommunications system | |
| KR920001856B1 (ko) | 교환기 노드간의 순환 반복 코드 시그날링 검출회로 | |
| JPH0131818B2 (ja) | ||
| JPS60213150A (ja) | 符号方式 | |
| JPS6364931B2 (ja) | ||
| JP2796094B2 (ja) | 伝送路障害検出方式 | |
| JP2555582B2 (ja) | Ｃｍｉ符号誤り検出回路 | |
| SU1053127A1 (ru) | Многоканальна цифрова телеметрическа система | |
| JP3990064B2 (ja) | パス監視方法およびパス監視回路 | |
| JPH06205020A (ja) | データバスの信号衝突検出装置 | |
| JP3568639B2 (ja) | ランダムパターン生成回路 | |
| JPS6386936A (ja) | ユニ−クパタ−ン検出回路 | |
| JPS62242435A (ja) | 非同期デ−タの読取装置 |