JPS6016241U - メモリ保護回路 - Google Patents
メモリ保護回路Info
- Publication number
- JPS6016241U JPS6016241U JP1983106461U JP10646183U JPS6016241U JP S6016241 U JPS6016241 U JP S6016241U JP 1983106461 U JP1983106461 U JP 1983106461U JP 10646183 U JP10646183 U JP 10646183U JP S6016241 U JPS6016241 U JP S6016241U
- Authority
- JP
- Japan
- Prior art keywords
- protection circuit
- memory protection
- memory
- signal
- pass line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
図面は、この考案の一実施例を示し、第１図は要部の回
路構成図、第２図は動作を説明するためのフローチャー
トである。 １・・・・・・ＣＰＵ、２・・・・・・メモリ、３，４
・・・・・・スリーステートバッファ、Ｆ／ＦＩ、 Ｆ
／ＦＩＩ・・・・・・フリップフロップ。
路構成図、第２図は動作を説明するためのフローチャー
トである。 １・・・・・・ＣＰＵ、２・・・・・・メモリ、３，４
・・・・・・スリーステートバッファ、Ｆ／ＦＩ、 Ｆ
／ＦＩＩ・・・・・・フリップフロップ。
Claims (1)
- ＣＰＬＩメモリとの間のハスライン上に設けられ、この
パスラインを遮断又は導通ずるゲート手段と、前記ＣＰ
Ｕからの信号によってセット又はリセットされ、前記ゲ
ート手段を遮断又は導通させる信号を出力するラッチ手
段とを具備してなるメモリ保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1983106461U JPS6016241U (ja) | 1983-07-11 | 1983-07-11 | メモリ保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1983106461U JPS6016241U (ja) | 1983-07-11 | 1983-07-11 | メモリ保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6016241U true JPS6016241U (ja) | 1985-02-04 |
Family
ID=30249124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1983106461U Pending JPS6016241U (ja) | 1983-07-11 | 1983-07-11 | メモリ保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6016241U (ja) |
-
1983
- 1983-07-11 JP JP1983106461U patent/JPS6016241U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6016241U (ja) | メモリ保護回路 | |
| JPS5834735U (ja) | ウエ−ハ検出回路 | |
| JPS6020695U (ja) | 入力信号検出回路 | |
| JPS6062346U (ja) | 半ドア警告ブザ−回路 | |
| JPS5996610U (ja) | バス異常検出回路 | |
| JPS5846193U (ja) | 論理入力回路 | |
| JPS6071956U (ja) | バ−ジヨンチエツク機能を有するマルチｃｐｕシステム | |
| JPS58187912U (ja) | スイツチの取付装置 | |
| JPS6086035U (ja) | 入力保護回路 | |
| JPS6010334U (ja) | 誤操作防止確認回路 | |
| JPS61334U (ja) | トライステ−トゲ−ト素子チツプ | |
| JPS5988710U (ja) | 調節計 | |
| JPS58183539U (ja) | 停電処理回路 | |
| JPS5847945U (ja) | 要求信号処理回路 | |
| JPS5851359U (ja) | 出力回路 | |
| JPS58147051U (ja) | 同一メモリを共用する装置 | |
| JPS58194556U (ja) | 信号検査制御回路 | |
| JPS6016401U (ja) | 流し用水切り具 | |
| JPS60161894U (ja) | アラ−ム時計 | |
| JPS58113139U (ja) | キ−スイツチのレスポンス回路 | |
| JPS5851336U (ja) | ダイレクト・メモリ・アクセス制御回路 | |
| JPS6035274U (ja) | 電子部品の試験回路 | |
| JPS59189336U (ja) | 入力回路 | |
| JPS5939496U (ja) | カセツトデツキ | |
| JPS58150129U (ja) | デユアル制御装置 |