JPS60165734A - 半導体領域のマツピング方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体ウェハのテスト方法に係り、更に具体
的に云えば、電子顕微鏡を用いてウェハに於ける欠陥を
有する接合をマツピングする方法に係る。

〔従来技術〕

半導体ウェハには、該ウェハ」−に電子回路を形成する
ために、エミッターペース接合及びベース−コレクタ接
合の如き、多くの接合が形成される。

そのような接合に欠陥があれば、半導体回路の製造に於
ける歩留りが低下する。低い歩留りは、極めて多数の半
導体の接合がウェハ中に存在する、ＶＬＳＩ　半導体回
路に於ては、特に問題となる。

そのようなウェハの寸法及び複雑さが増すと、故障の発
生する機会が増して、単一のウェハ上に大きな回路が良
好に形成される可能性が低下する。

成るウェハ検査技術は、ウェハ上の電気回路の電気的付
勢とともに、電子顕微鏡を用いている。

回路に於ける接合及び他の位置に跨る電位差は、電子ビ
ームの衝突に応答する二次電子放出の大きさを変えさせ
ることができる。電子ビームをウェハ回路に沿って位置
から位置へと移動させることにより、異なる二次電子放
出が生じる。二次電子放出を受取って、二次電子放出の
各測定に於ける電子ビームの位置を記録することにより
、ウェハ回路の像が得られる。上記技術は、雑誌″エレ
クトロニクス（Ｅｌｅｃｔｒｏｎｉｃｓ）”、１９８１
年７月１４日、第１０５頁乃至第１１２頁に記載されて
いる。

もう１つのウェハ検査技術は、ウェハに沿って異なる値
の電位を生ぜしめるためにウェハ上の電気回路を付勢す
ることなく、電子顕微鏡を用いている。この技術は、ト
ランジスタ及び他の半導体装置に於ける微細な構造体を
画像表示する場合に有用である。しかしながら、この技
術は、回路位置の間の電位差に基く情報を得ることがで
きないという欠点を有している。

回路の付勢を電子顕微鏡と組合わせて用いる前述の技術
は、回路製造プロセスに於て金属化工程を施される前の
部分的に形成されたウェハ回路には用いることができな
い。それは、ウェハ上の種々の位置に電位を生ぜしめる
ためには、金属導電路を必要とするためである。上記制
約は、検査技術の使用を著しく限定し、製造プロセスを
通じて、特に金属化工程の前に、ウェハ回路の検査を適
切に行うことができないという問題を生じる。

〔発明が解決しようとする問題点〕

本発明の目的は、ウェハ回路の製造プロセスに於ける金
属化工程の前に、該ウェハ回路に外部電源を接続するこ
となく電位差を生ぜしめるとともに、電子顕＃鏡を用い
ることによって、半導体ウェハ回路を検査する方法を提
供することである。

（３） 〔問題点を解決するための手段〕 本発明は、電子顕微鏡の鮮鋭な像形成能力と、ウェハ回
路の異なる位置間に電位差を生ぜしめることによシ更に
得られる解像力との両方を利用した、ウェハ回路の検査
方法を提供する。これは、ウェハ回路を外部電源により
付勢することを必要とせずに実現される。従って、本発
明の方法は、部分的に完成されたウェハ回路を検査する
ために用いることができる。

本発明の方法は、電子顕微鏡に於て存在する如き電子の
流れによる照射の下で、半導体材料中に電位差が生じる
ことが認識されたことに基いている。それらの電位差は
、半導体材料に於けるドーピングの差及び他の変動に応
答して生じ、電子の衝突により半導体材料上に加えられ
た電荷の存在によって特徴付けられる。

金属化工程の前に於ける部分的に形成された半導体ウェ
ハ回路の場合には、電子ビームを停止させた後も、上記
電荷が比較的長期間の間保持され（４） ていることが解った０そのような電荷の保持は、適切に
形成された半導体の接合に於て観察される。

しかしながら、適切に形成されていない接合に於ては、
上記電荷は、あたかも該接合が電荷をパ漏洩”させてい
るかの如く、隣接する領域へ移動しがちである。例えば
、適切に形成されていないトランジスタ構造体に於ては
、初めにエミッタ領域又はコレクタ領域に生じた電荷が
他の領域に拡散してしまうことがある。従って、適切に
形成されていない半導体構造体に於ては、電荷の保持時
間が比較的短かい。

従って、本発明の方法は、半導体製造プロセスに於て金
属化工程を施される前の、複数の接合を有する半導体構
造体をマツピングすることによって実施される。そのマ
ツピングは、欠陥領域を示し、３つの基本的工程によっ
て達成される０第１工程に於て、半導体構造体が鮮鋭に
集束された電子ビームで走査される。これは、電子ビー
ム以外の手段による電位差を生ぜしめずに行われる。第
２工程に於て、電子の衝撃により生じた二次電子放出が
測定され、その測定は電圧として表わされる。第３工程
に於て、上記電圧が、走査された電子ビームの座標の関
数としてプロットされて、半導体構造体の電位差のマツ
プが得られる。上記マツプ上に得られた像は、半導体構
造体の良好な領域及び欠陥領域として認識することがで
きる。所望ならば、欠陥を有するウエノ・が教われるよ
うに、金属化工程中に欠陥領域の周囲の金属路を変更す
るために、上記マツプ上の情報を用いることができる。

〔実施例〕

第１図は本発明の方法を実施するために有用な装置２０
を示す図であり、第２図は装置２０の動作を説明するた
めのタイミングを示す図である０装置２０は、電子ビー
ム２８を発生させるだめの電子銃２６を有する電子顕微
鏡２４を含む。電子顕微鏡２４は又、二次電子放出を受
取るだめの包囲電極３０を含む。電子顕微鏡２４は、表
面上に半導体回路構造体を有する半導体ウェハ３２の上
に、電子ビーム２８が検査さ九るウェハ３２の一部又は
全体を照射するように配置されている。

更に、装置２０は、電子銃２６に接続されている３つの
ビーム駆動回路３４．３６及び６８を含む。駆動回路６
４は顕微鏡２４のＺ軸方向にビームの強度を変調させ、
駆動回路３６は顕微鏡２４のＸ軸方向にビーム２８を位
置付け、駆動回路６８は顕微鏡２４のＸ軸方向にビーム
２８を位置付ける。それによって、ビーム２８がパルス
・−Ａ−７及びパルス・オフされ、ウェハろ２の面に沿
って２つの軸の方向に走査される０ウエハ３２から放出
した二次電子が電極３０の内側表面に衝突したときに、
線４２上に電気的信号が発生するように、電極３０にレ
シーバ４０が接続されている。そのような二次電子放出
は、ビーム２８の電子がウェハ３２に衝突したときに生
じる。

更に、装置２０は、４つの変換器４４．４６．４８及び
５０、並びに２つのメモリ５２及び５４を含み、メモリ
５２は読取専用メモリ（ＲＯＭ）であり、メモリ５４は
ランダム・アクセス・メモリ（７） （ＲＡＭ）である。メモリ５２及び５°４は、クロック
５日により駆動されるプログラム・カウンタ５６によっ
てアドレスされる。又、装置２０には、３つの表示６０
．６２及び６４、並びに減算器６６が含まれている。第
１表示６０及び第２表示６２はメモリ５４の出力信号を
受取シ、メモリ５４の出力信号はウェハ６２上の半導体
構造体の像を表わす点である０２つの表示６０及び６２
は半導体構造体の２つの別個の１象が順次に生じること
を可能にする。次に、表示６２の第２の像の点が、減算
器６６によって、表示６０の対応する第１の像の点から
、点毎に減算され、その減算の結果が表示６４」二に表
わされる。半導体構造体に於ける欠陥が電子ビーム２８
による衝撃に関連する電荷の遅い漏洩によって特徴付け
られる場合には、表示６２の第２の像が表示６０の第１
の像と幾分具なる。そのような差は欠陥の位置に於て生
じ、従って表示６４上の像はそのような欠陥のマツプで
ある。

動作に於て、電子銃２６がビーム駆動回路３４（８） によりゲート・オン及びゲート・オフされ、ウェハ３２
の面を走査するように駆動回路３６及び３８により位置
付けられる。その走査は、ビームが初めに成る位置に位
置付けられてから、成る所定期間の間パルス・オンされ
、それから該ビームがウェハ３２上のもう１つの位置に
再び位置付けられるように、歩進される。ウェハ６２が
ビーム２８の電子により衝撃されると、半導体材料が帯
電し、又電子の衝突した位置から二次電子が放出される
。レシーバ４０により線４２上に生じる電圧の大きさは
、二次電子放出のエネルギの測定値である。その電圧は
、ビーム２８によシ照射された位置の電荷量、並びに照
射された位置に於ける半導体材料の物理的及び化学的構
造に応じて変化する。従って、ビーム２８が位置から位
置へと走査されるとともに、線４２」二の電圧の大きさ
に於ける変化が、ウニ・・６２上の半導体構造体の像の
各点を与える。線４２上の像点が、アナログ−ディジタ
ル変換器５０によりアナログ信号からディジタル信号に
変換され、それからカウンタ５６により割当てられた記
憶位置に於てメモリ５４に記憶される。

電子ビーム２８の走査パターン及びその変調は、メモリ
５２の制御の下で達成される。カウンタ５６がメモリ５
２をアドレスすると、該メモリ５２からディジタル制御
信号が出力され、そのディジタル信号は、駆動回路３４
．３６及び３８を動作させるために、ディジタル−アナ
ログ変換器４４．４６及び４８によりアナログ信号に変
換される。

従って、メモリ５２に記憶されている所定のプログラム
に応答して、ビーム２８が所定の走査パターンに従って
走査される。

所望であれば、第２図の第１グラフに示されている如く
、初めにウェハ３２を電子銃２６により発生された電子
ビームで全面照射してもよい。それから、第２図の第１
グラフに示されている如く、ビーム２８を細く集束させ
て、一連のスポットを走査させる。その二次電子放出を
観察することにより得られる像点が第２図の第２グラフ
に示されており、第２図に於ける４つのグラフは相互に
時間的に整合されている。第２図のｉ２グラフに表わさ
れている、ウェハ３２」二の一連のスポットの像点け、
メモリ５４に記憶され、後にメモリ５４から読出されて
、第１表示６０上に表示される。

そのようなデータの読出はカウンタ５６の指令の下で行
われる。

更に、第２図の第１グラフに示されている、ビーム２８
の第２走査によって、半導体構造体の像をもう１つ形成
することが望ましい場合がある。

その二次電子放出を観察することによシ得られる像点が
第２図の第３グラフに表わされており、それらの像点は
メモリ５４に記憶されて、後に表示６２に表示される。

それらの２つの像に於ける各々の像点が相互に減算され
て、それらの２つの像ノ差のマツプが得られ、そのマツ
プは、ビーム２８により照射された接合から電荷が漏洩
することにより生じる半導体構造体に於ける欠陥の位置
を示す。それらの欠陥のマツプは第３表示６４に表示さ
れる。上記減算プロセスは、第２図の第４グラフに示さ
れている如く、２つの像が生じた後に（１１） 行ってもよい。

本発明の方法の実施に於て、ビーム２８の単一走査によ
って単一の像を表示６０上に生ぜしめるだけでも、半導
体構造体に於ける欠陥の位置を知ることができる。単一
走査の場合には、任意の成る位置に於ける電子ビーム２
８のドエル時間が、電子の衝突する位置に電荷を誘起さ
せるに充分な長さにされる。照射された領域に欠陥を有
する接合が存在している場合には、その照射された領域
から電荷が漏洩即ち拡散し、その二次電子放出のエネル
ギは、電荷の拡散が実質的に生じない、適切に形成され
ている半導体接合を照射することにより生じる二次電子
放出のエネルギと異なる。従って、単一の走査によって
も、欠陥を観察することのできる像を生ぜしめることが
できる。

しかしながら゛、電荷の拡散速度が比較的遅い状況に於
ては、２つの走査を時間間隔を置いて行うことが好まし
い。適切に形成された接合に於ける帯電された領域は、
第２走査の間も、第１走査の結果としてそのまま存在し
ている。欠陥領域に於（１２） では、電荷が相当に減少している。従って、複数の走査
による複数の像は欠陥の存在をより容易に示すことがで
きる。又は、所望ならば、２つの別個の走査の代りに、
細く集束されたスポット・ビームによる走査の前に、第
２図の第１グラフに示されている全面照射ビームを用い
ることもできる。

全面照射ビームを用いる場合には、半導体材料のすべて
の領域が初めに帯電され、走査されるときまでに、欠陥
領域から一部の電荷が拡散しているので、得られた像」
二に欠陥領域を観察することができる。更に、上記電荷
の拡散速度が遅い場合に欠陥領域の解像力を更に増すた
めに、第２図の第２グラフに示されている如く、全面照
射ビームを用いた後に２つの走査を用いてもよい。

上述の本発明の方法は、半導体構造体の製造に於ける金
属化工程に於て通常形成される如き金属構成素子を何ら
形成されていない半導体構造体に対して用いられる。そ
のような金属化は、電子の衝撃により生じた電荷を直ち
に除いてしまう導電路を形成する。その結果、得られた
像から半導体の欠陥を検出することができない。従って
、本発明の方法の実施に於ては、半導体構造体は、電荷
を逃がすように働く金属構成素子を何ら含んではならな
い。

〔発明の効果〕

本発明の方法によれば、ウェハ回路の製造プロセスに於
ける金属化工程の前に、該ウェハ回路に外部電源を接続
することなく電位差を生ぜしめるとともに、電子顕微鏡
を用いることによって、半導体ウェハ回路を検査する方
法が得られる０

【図面の簡単な説明】

第１図は本発明の方法を実施するために有用な装置に於
ける電子顕微鏡装置及びその関連回路を示す図、第２図
は第１図の装置の動作を説明するだめのタイミングを示
す図である。 ２０・・・・本発明の方法を実施するために有用な装置
、２４・・・・電子顕微鏡、２６・・・・電子銃、２８
・・・・電子ビーム、′５０・・・・二次電子放出を受
取るための包囲電極、３２・・・・半導体ウエノ・、３
４．３Ｓ、３Ｂ・・・・ビーム駆動回路、４０・・・・
二次電子放出を受゛取るためのレシーバ、４４．４６，
４８・・・・ディジタル−アナログ変換器、５０・・・
・アナログ−ディジタル変換器、５２・・・・メモリ（
ＲＯＭ）　、５４・・・・メモリ（ＲＡＭ）、５６・・
・・プログラム・カウンタ、５８・・・・クロック、６
０・・・・第１表示、６２・・・・第２表示、６４・・
・・第６表示、６６・・・・減算器。

Claims (1)

1. 【特許請求の範囲】 複数の接合を有する、金属化されていない半導体構造体
   に於ける領域をマツピングする方法であって、 電圧が印加されていない状態の上記半導体構造体を電子
   ビームで走査し、 」＝配電子ビームが」二記半導体構造体を衝撃すること
   により誘起された二次電子放出を電圧と］２て測定し、 上記電子ビームの走査位置の座標の関数として上記電圧
   をマツピングして、上記半導体構造体に於ける欠陥領域
   の存在を識別するだめのマツプを得ることを含む、 半導体領域のマツピング方法。