JPS60167038A - マイクロプロセツサ - Google Patents
マイクロプロセツサInfo
- Publication number
- JPS60167038A JPS60167038A JP59023215A JP2321584A JPS60167038A JP S60167038 A JPS60167038 A JP S60167038A JP 59023215 A JP59023215 A JP 59023215A JP 2321584 A JP2321584 A JP 2321584A JP S60167038 A JPS60167038 A JP S60167038A
- Authority
- JP
- Japan
- Prior art keywords
- address
- program
- instruction
- specified
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は命令の先取りを行ない、マスクできない割り込
みによって例えば、デバッグ用のモニタプログラムが起
動されるマイクロプロセッサに関するものである。
みによって例えば、デバッグ用のモニタプログラムが起
動されるマイクロプロセッサに関するものである。
通常のマイクロプロセッサではプログラム（以下被チエ
ツクプログラムと言う）をチェックするためにデパック
用プログラムとも呼ばれるモニタプログラムを備えてい
る。
ツクプログラムと言う）をチェックするためにデパック
用プログラムとも呼ばれるモニタプログラムを備えてい
る。
このモニタプログラムは被チエツクプログラムとは別に
実行され、この被チエツクプログラムの実行、停止およ
び初期設定ならびに実行結果の表示等を行なう。
実行され、この被チエツクプログラムの実行、停止およ
び初期設定ならびに実行結果の表示等を行なう。
この場合、被チエツクプログラムの実行時、特定のアド
レスで実行を停止し、モニタプログラムを起動させるに
は指定アドレスの命令の読み出し時に中央処理装置（以
下ＣＰＵと言う）に対してマスクできない割り込みをか
けてＣＰＨの制御をモニタプログラムに移すことになる
。
レスで実行を停止し、モニタプログラムを起動させるに
は指定アドレスの命令の読み出し時に中央処理装置（以
下ＣＰＵと言う）に対してマスクできない割り込みをか
けてＣＰＨの制御をモニタプログラムに移すことになる
。
このことを第１図を参照してさらに詳しく説明する０
第１図中（１）は命令の実行を行なうＣＰＵ、（２）は
このＣＰ Ｕ （１）が実行する命令のアドレスを出力
するアドレスバス、（８）は命令を格納しているプログ
ラムメモリ、（４）および（５）はそれぞれこのプログ
ラムメモリ（８）の内容の一部分である被チエツクプロ
グラムおよびモニタプログラム、（６）はプログラムメ
モリ（３）の出力データｉ ＣＰ Ｕ （１）に送り込
むデータバス、（γ）は被チエツクプログラム（４）の
実行を停止し、モニタプログラム（５）の起動を指定す
る指定アドレス、（８）はこの指定アドレス（γ）とア
ドレスノ（ス（２）の内容との一致を検出してマスクで
きない割り込み（９）全発生するアドレス一致検出回路
である。
このＣＰ Ｕ （１）が実行する命令のアドレスを出力
するアドレスバス、（８）は命令を格納しているプログ
ラムメモリ、（４）および（５）はそれぞれこのプログ
ラムメモリ（８）の内容の一部分である被チエツクプロ
グラムおよびモニタプログラム、（６）はプログラムメ
モリ（３）の出力データｉ ＣＰ Ｕ （１）に送り込
むデータバス、（γ）は被チエツクプログラム（４）の
実行を停止し、モニタプログラム（５）の起動を指定す
る指定アドレス、（８）はこの指定アドレス（γ）とア
ドレスノ（ス（２）の内容との一致を検出してマスクで
きない割り込み（９）全発生するアドレス一致検出回路
である。
第１図において、ＣＰＵ（１）が実行する命令のアドレ
スをアドレスバス（２）に出力すると、プログラムメモ
リ（８）はそのアドレスの内容である被チエツクプログ
ラム（４）の命令をデータバス（６）に出力する。
スをアドレスバス（２）に出力すると、プログラムメモ
リ（８）はそのアドレスの内容である被チエツクプログ
ラム（４）の命令をデータバス（６）に出力する。
このとき、アドレスバス（２）の内容と指定アドレス（
７）とが一致するか否かを検出し、両者が一致していた
ときマスクできない割り込み（９）ｉ ＣＰ Ｕ （１
）に与える。これによってＣＰ Ｕ （１）はこの割り
込みを受けつけて読み込んだ命令を実行した後、モニタ
プログラム（６）に制御を移す。
７）とが一致するか否かを検出し、両者が一致していた
ときマスクできない割り込み（９）ｉ ＣＰ Ｕ （１
）に与える。これによってＣＰ Ｕ （１）はこの割り
込みを受けつけて読み込んだ命令を実行した後、モニタ
プログラム（６）に制御を移す。
かくして、被チエツクプログラム（４）は指定されたア
ドレスで実行を停止したことになる。
ドレスで実行を停止したことになる。
ところで、命令の先取りヲ行なっているマイクロプロセ
ッサにおいて、ＣＰＵ（１）はアドレスの指定、命令の
読み取りおよび命令の実行を並列に行なっており、この
うち、命令の読み取りは命令を実行する数個の命令の前
に行なっている。その時、前もって読み取り済みの命令
が分岐命令であれば、この分岐命令を実行すると既に読
み取り済みの命令は実行されないことになる。
ッサにおいて、ＣＰＵ（１）はアドレスの指定、命令の
読み取りおよび命令の実行を並列に行なっており、この
うち、命令の読み取りは命令を実行する数個の命令の前
に行なっている。その時、前もって読み取り済みの命令
が分岐命令であれば、この分岐命令を実行すると既に読
み取り済みの命令は実行されないことになる。
すなわち、分岐命令以後の命令はこの分岐命令を実行す
る以前に読み取られても実際には実行されないものであ
り、したがって、命令が実行されるか否かは命令の読み
取９段階では確定しない。
る以前に読み取られても実際には実行されないものであ
り、したがって、命令が実行されるか否かは命令の読み
取９段階では確定しない。
このように、命令の読み取９段階では実行が確定しない
アドレスで被チエツクプログラム（４）の実行を停止し
てモニタプログラム（５）を起動するには、ＣＰ Ｕ
（１）の制御がモニタプログラム（６）に移った後、被
チエツクプログラム（４）が停止したアドレスから指定
アドレスまたは分岐命令が実行されるまで、モニタプロ
グラム（５）によって被チエツクプログラム（４）を実
行し、次いで、指定アドレスの命令が実行されれば指定
アドレスで停止したものと見做し、指定アドレスの命令
が実行されずにプログラムが別のアドレスに分岐した場
合にはモニタプログラム（５）は被チエツクプログラム
（４）を再実行させている。
アドレスで被チエツクプログラム（４）の実行を停止し
てモニタプログラム（５）を起動するには、ＣＰ Ｕ
（１）の制御がモニタプログラム（６）に移った後、被
チエツクプログラム（４）が停止したアドレスから指定
アドレスまたは分岐命令が実行されるまで、モニタプロ
グラム（５）によって被チエツクプログラム（４）を実
行し、次いで、指定アドレスの命令が実行されれば指定
アドレスで停止したものと見做し、指定アドレスの命令
が実行されずにプログラムが別のアドレスに分岐した場
合にはモニタプログラム（５）は被チエツクプログラム
（４）を再実行させている。
しかして、命令の先取ｐヲ行っている従来のマイクロプ
ロセッサにあっては、被チエツクプログラムの実行を停
止させる指定アドレスが分岐命令の後になるとき、この
分岐命令が実行される毎にモニタプログラムに制御が移
って指定アドレスの命令が実行されるか否かを調べなけ
ればならず、また、複数の指定アドレスを必要とする場
合にはこれに対応する個数の検出回路を必要としこれら
の指定アドレスの全てについてモニタプログラムに制御
が移るため、被チエツクプログラムの実行時間がモニタ
プログラムの実行分だけ長くなるという欠点があった。
ロセッサにあっては、被チエツクプログラムの実行を停
止させる指定アドレスが分岐命令の後になるとき、この
分岐命令が実行される毎にモニタプログラムに制御が移
って指定アドレスの命令が実行されるか否かを調べなけ
ればならず、また、複数の指定アドレスを必要とする場
合にはこれに対応する個数の検出回路を必要としこれら
の指定アドレスの全てについてモニタプログラムに制御
が移るため、被チエツクプログラムの実行時間がモニタ
プログラムの実行分だけ長くなるという欠点があった。
本発明は上記の欠点を除去する目的でなされたもので、
命令の先取Ｃｅ行っているマイクロプロセッサにおいて
、指定されたアドレスの命令がプログラムメモリから読
み出されるとき、このプログラムメモリと同一のアドレ
スでアクセスされ、指定の有無をプログラムにょクメモ
リに書き込むことによって指定アドレスを検出する指定
アドレスメモリ回路と、この指定アドレスメモリ回路の
出力によって特定アドレスをアクセスするための命令を
発生する擬似命令発生回路と、この擬似命令発生回路の
出力データとプログラムメモリの出力データとを前記指
定アドレスメモリ回路の出方により切替えてデータバス
に出方するデータ切替回路と、前記特定アドレスにアク
セスしたとき、ＣＰＨに対してマスクできない割り込み
を発生する割ｐ込み発生回路とを具備し、これによって
、被チエツクプログラムの実行を停止させる指定アドレ
スの位置および個数に係わりなく、実行の停止を行なわ
ない場合と略等しい時間で被チエツクプログラムを実行
させ得るマイクロプロセッサを提案するものである。
命令の先取Ｃｅ行っているマイクロプロセッサにおいて
、指定されたアドレスの命令がプログラムメモリから読
み出されるとき、このプログラムメモリと同一のアドレ
スでアクセスされ、指定の有無をプログラムにょクメモ
リに書き込むことによって指定アドレスを検出する指定
アドレスメモリ回路と、この指定アドレスメモリ回路の
出力によって特定アドレスをアクセスするための命令を
発生する擬似命令発生回路と、この擬似命令発生回路の
出力データとプログラムメモリの出力データとを前記指
定アドレスメモリ回路の出方により切替えてデータバス
に出方するデータ切替回路と、前記特定アドレスにアク
セスしたとき、ＣＰＨに対してマスクできない割り込み
を発生する割ｐ込み発生回路とを具備し、これによって
、被チエツクプログラムの実行を停止させる指定アドレ
スの位置および個数に係わりなく、実行の停止を行なわ
ない場合と略等しい時間で被チエツクプログラムを実行
させ得るマイクロプロセッサを提案するものである。
第２図は本発明の一実施例の構成をブロック的に示した
もので、図中、第１図と同一の符号を付したものはそれ
ぞれ同一の要素を示している。そして、プログラムメモ
リ（８）と同一のアドレスでアクセスされ、指定の有無
をプログラムに書き込むことによってこの指定アドレス
を検出する指定アドレスメモリ回路αＱと、この指定ア
ドレスメモリ回路θ０）の出力によって特定アドレスを
アクセスするための命令を発生する擬似命令発生回路（
１１１と、この擬似命令発生回路（Ｉｌｌの出力データ
とプログラムメモリ（８）の出力データとを切替えてデ
ータバス（６）に出力するデータ切換回路（旧とが新た
に付加され、さらに、第１図に示したアドレス一致検出
回路（８）の代わりに、特定アドレスにアクセスされた
ときマスクできない割り込み（９）全発生する割り込み
発生回路（１３）が設けられている。
もので、図中、第１図と同一の符号を付したものはそれ
ぞれ同一の要素を示している。そして、プログラムメモ
リ（８）と同一のアドレスでアクセスされ、指定の有無
をプログラムに書き込むことによってこの指定アドレス
を検出する指定アドレスメモリ回路αＱと、この指定ア
ドレスメモリ回路θ０）の出力によって特定アドレスを
アクセスするための命令を発生する擬似命令発生回路（
１１１と、この擬似命令発生回路（Ｉｌｌの出力データ
とプログラムメモリ（８）の出力データとを切替えてデ
ータバス（６）に出力するデータ切換回路（旧とが新た
に付加され、さらに、第１図に示したアドレス一致検出
回路（８）の代わりに、特定アドレスにアクセスされた
ときマスクできない割り込み（９）全発生する割り込み
発生回路（１３）が設けられている。
上記の如く構成されたマイクロプロセッサの作用を以下
・に説明する。
・に説明する。
先ず、モニタプログラムによってアドレスが指定アドレ
スであればデータｒＩＪ’ｅ、指定アドレスでなければ
データ「０」を指定アドレスメモリ回路叫に書き込む。
スであればデータｒＩＪ’ｅ、指定アドレスでなければ
データ「０」を指定アドレスメモリ回路叫に書き込む。
そして、ＣＰＵ（１）に被チエツクプログラム（４）を
実行させると、このＣＰ Ｕ （１）は次に読み出す命
令のアドレス全アドレスバス（２）に出力し、プログラ
ムメモリ（８）はそのアドレンの内容である被チエツク
プログラム（４）の命令をデータバス切替回路０刀を経
由してデータバス（６）に出力する。
実行させると、このＣＰ Ｕ （１）は次に読み出す命
令のアドレス全アドレスバス（２）に出力し、プログラ
ムメモリ（８）はそのアドレンの内容である被チエツク
プログラム（４）の命令をデータバス切替回路０刀を経
由してデータバス（６）に出力する。
これによって、ＣＰＵ（１）はデータバス（６）の１１
を実行するが、このマイクロプロセッサは命令の先取り
を行なっているので、命令の実行中に、次に実行する命
令の読み出しを行なうためこの命令。
を実行するが、このマイクロプロセッサは命令の先取り
を行なっているので、命令の実行中に、次に実行する命
令の読み出しを行なうためこの命令。
のアドレスをアドレスバス（２）に出力する。
このとき、アドレスバス（２）によって指定アドレスメ
モリ回路ＯＱのメモリを指定し、そのアドレスが指定ア
ドレスであればデータ「１」が出力される。このデータ
「１」により擬似命令発生回路Ｃ１１は特定アドレスを
アクセスする擬似命令を発生し、また、このデータ「１
」によりデータ切換回路（Ｌ？Ｊはプログラムメモリ（
８）の出力データを擬似命令発生回路（Ｉｌｌの出力デ
ータに切替えてデータバス（６）に出力する。
モリ回路ＯＱのメモリを指定し、そのアドレスが指定ア
ドレスであればデータ「１」が出力される。このデータ
「１」により擬似命令発生回路Ｃ１１は特定アドレスを
アクセスする擬似命令を発生し、また、このデータ「１
」によりデータ切換回路（Ｌ？Ｊはプログラムメモリ（
８）の出力データを擬似命令発生回路（Ｉｌｌの出力デ
ータに切替えてデータバス（６）に出力する。
すなわち、ＣＰＵ（１）は指定アドレス（γ）から、実
行すべき被チエツクプログラム（４）の命令ではなく擬
似命令を読み取ることになる０ 次に、ＣＰＵ（１）が指定アドレスの命令を実行しよう
とすれば擬似命令を実行することになって、特定アドレ
スをアクセスすることになり、割り込み発生回路（１２
）からＣＰ Ｕ （１）にマスクできない割り込みが加
えられる。するとＣＰ Ｕ （１）はこの割り込みを受
け付けてモニタプログラム（５）に制御を移す。
行すべき被チエツクプログラム（４）の命令ではなく擬
似命令を読み取ることになる０ 次に、ＣＰＵ（１）が指定アドレスの命令を実行しよう
とすれば擬似命令を実行することになって、特定アドレ
スをアクセスすることになり、割り込み発生回路（１２
）からＣＰ Ｕ （１）にマスクできない割り込みが加
えられる。するとＣＰ Ｕ （１）はこの割り込みを受
け付けてモニタプログラム（５）に制御を移す。
カくシて、被チエツクプログラム（４）は指定されたア
ドレスで実行を停止したことになり、従来装置と同一の
処理を行なわせ得る０ ところで、指定アドレスの命令の読み取りを行なったと
しても、その命令の実行前に被チエツクプログラム（４
）の分岐命令により指定アドレスの命令が分岐された場
合、読み取られた擬似命令は実行されることなく捨てら
れるので、モニタプログラムに制御が移ることはない。
ドレスで実行を停止したことになり、従来装置と同一の
処理を行なわせ得る０ ところで、指定アドレスの命令の読み取りを行なったと
しても、その命令の実行前に被チエツクプログラム（４
）の分岐命令により指定アドレスの命令が分岐された場
合、読み取られた擬似命令は実行されることなく捨てら
れるので、モニタプログラムに制御が移ることはない。
なお、上記実施例では指定アドレスで停止させるプログ
ラムを被チエツクプログラムとし、マスクできない割り
込みにより起動されるプログラムをモニタプログラムと
してプログラムのデバッグに使用する場合について説明
したが、被チエツクプログラムを実行プログラムとし、
モニタプログラムを変更プログラムとすることによって
、通常実行しているプログラムを外部から指定された任
意の個数の任意の位置で、通常のプログラムを変更する
ことなく別のプログラムを実行させてもよく、本発明は
命令の先取りを行なっているプロセッサにおいて指定ア
ドレスでの多重プログラムスイッチに広く適用すること
ができる。
ラムを被チエツクプログラムとし、マスクできない割り
込みにより起動されるプログラムをモニタプログラムと
してプログラムのデバッグに使用する場合について説明
したが、被チエツクプログラムを実行プログラムとし、
モニタプログラムを変更プログラムとすることによって
、通常実行しているプログラムを外部から指定された任
意の個数の任意の位置で、通常のプログラムを変更する
ことなく別のプログラムを実行させてもよく、本発明は
命令の先取りを行なっているプロセッサにおいて指定ア
ドレスでの多重プログラムスイッチに広く適用すること
ができる。
以上の説明によって明らかな如く、本発明によれば指定
アドレスにおけるプログラムスイッチを行なう場合にス
イッチ箇所の個数を任意に選択し得ると共に、スイッチ
を行なわない場合と略等しい時間で被チエツクプログラ
ムを実行させ得るという優れた効果が得られている。
アドレスにおけるプログラムスイッチを行なう場合にス
イッチ箇所の個数を任意に選択し得ると共に、スイッチ
を行なわない場合と略等しい時間で被チエツクプログラ
ムを実行させ得るという優れた効果が得られている。
第１図は従来のマイクロプロセッサの構成をブロックで
示した図、第２図は本発明の一実施例の構成をブロック
で示した図である。 （１）・［株］中央処理装置 （２）・・アドレスバス
（８）・・プログラムメモリ （４）ｅ・被チエツクプログラム （５）・・モニタプログラム （６）・・データバス （７）拳・指定アドレス（８）
−・アドレス一致回路 （９）ｅ・マスクできない割り込み 叫・・指定アドレスメモリ回路 （１１）φ・擬似命令発生回路 （廟・・データ切替回路 ＯＢ）＠・割り込み発生回路 なお、図中、同一符号は同一または相当部分を示す。 代理人大岩増雄 第１図 第２図 手続補正書（自発） １．事件の表示 特願昭＃ −ｚ、３ｚ／矛号２、発明
の名称 マイクロプロセッサ ３、補正をする者 代表者片山仁へ部 ４、代理人 ６、補正の内容 明細書第１１頁第１７行の「（８）・・・・・・アドレ
ス一致回路」という記載を「（８）・・・・・・ アド
レス一致検出回路」と補正する。 以 上
示した図、第２図は本発明の一実施例の構成をブロック
で示した図である。 （１）・［株］中央処理装置 （２）・・アドレスバス
（８）・・プログラムメモリ （４）ｅ・被チエツクプログラム （５）・・モニタプログラム （６）・・データバス （７）拳・指定アドレス（８）
−・アドレス一致回路 （９）ｅ・マスクできない割り込み 叫・・指定アドレスメモリ回路 （１１）φ・擬似命令発生回路 （廟・・データ切替回路 ＯＢ）＠・割り込み発生回路 なお、図中、同一符号は同一または相当部分を示す。 代理人大岩増雄 第１図 第２図 手続補正書（自発） １．事件の表示 特願昭＃ −ｚ、３ｚ／矛号２、発明
の名称 マイクロプロセッサ ３、補正をする者 代表者片山仁へ部 ４、代理人 ６、補正の内容 明細書第１１頁第１７行の「（８）・・・・・・アドレ
ス一致回路」という記載を「（８）・・・・・・ アド
レス一致検出回路」と補正する。 以 上
Claims (1)
- 命令の先取＃）ヲ行なっているマイクロプロセッサにお
いて、指定されたアドレスの命令がプログラムメモリか
ら読み出されるとき、このプログラムメモリと同一のア
ドレスでアクセスされ、指定の有無をプログラムにより
メモリに書き込むことによって指定アドレスを検出する
指定アドレスメモリ回路と、この指定アドレスメモリ回
路の出力によって特定アドレスをアクセスするための命
令を発生する擬似命令発生回路と、この擬似命令発生回
路の出力データとプログラムメモリの出力データとを前
記指定アドレスメモリ回路の出力により切替えてデータ
バスに出力するデータ切替回路と、前記特定アドレスに
アクセスしたとき、中央処理装置に対してマスクできな
い割り込みを発生する割り込み発生回路とを具備したこ
とを特徴とするマイクロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59023215A JPS60167038A (ja) | 1984-02-08 | 1984-02-08 | マイクロプロセツサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59023215A JPS60167038A (ja) | 1984-02-08 | 1984-02-08 | マイクロプロセツサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60167038A true JPS60167038A (ja) | 1985-08-30 |
Family
ID=12104435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59023215A Pending JPS60167038A (ja) | 1984-02-08 | 1984-02-08 | マイクロプロセツサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60167038A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6398746A (ja) * | 1986-10-15 | 1988-04-30 | Yokogawa Electric Corp | デバツガのバス切替回路 |
| JPS63197243A (ja) * | 1987-02-12 | 1988-08-16 | Yokogawa Electric Corp | インサ−キツトエミユレ−タ |
-
1984
- 1984-02-08 JP JP59023215A patent/JPS60167038A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6398746A (ja) * | 1986-10-15 | 1988-04-30 | Yokogawa Electric Corp | デバツガのバス切替回路 |
| JPS63197243A (ja) * | 1987-02-12 | 1988-08-16 | Yokogawa Electric Corp | インサ−キツトエミユレ−タ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7178062B1 (en) | Methods and apparatus for executing code while avoiding interference | |
| WO2000045257B1 (en) | Executing programs for a first computer architecture on a computer of a second architecture | |
| EP1369787A2 (en) | Processor device and information processing device, compiling device, and compiling method using said processor device | |
| US20100205477A1 (en) | Memory Handling Techniques To Facilitate Debugging | |
| US5544307A (en) | Microcomputer development support system operable with only background monitor and without cache replacement | |
| US8612720B2 (en) | System and method for implementing data breakpoints | |
| JP2005122334A (ja) | メモリダンプ方法、メモリダンプ用プログラム及び仮想計算機システム | |
| JPS58197553A (ja) | プログラム監視装置 | |
| CN118069403B (zh) | 一种异常指令的处理方法 | |
| JPS60167038A (ja) | マイクロプロセツサ | |
| KR100238174B1 (ko) | 병렬 프로세서 시스템 | |
| JPS6152747A (ja) | マイクロプロセツサ | |
| JP2504191B2 (ja) | マイクロプロセッサ | |
| JPH02135545A (ja) | デバッガの実行制御処理方式 | |
| JP2562838B2 (ja) | プロセッサ及びストアバッファ制御方法 | |
| KR940007827B1 (ko) | 실시간 운영체계에서의 운영체계와 사용자 프로그램의 정합방법 | |
| JP3214413B2 (ja) | エミュレータ | |
| JPS6234238A (ja) | マイクロプロセツサ | |
| JP3159155B2 (ja) | プログラムのデバッグ方法および装置 | |
| JPH0795288B2 (ja) | マイクロコンピュータ | |
| JPH059815B2 (ja) | ||
| JPS59112494A (ja) | メモリテスト方式 | |
| JPS63316137A (ja) | 情報処理装置 | |
| JPH04167146A (ja) | 情報処理装置のアドレストレース方式 | |
| JPH087706B2 (ja) | 評価用シングルチツプマイクロコンピュータ |