JPS60167579A - 電荷移送型固体撮像素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 （２） 本発明は、半導体基板上に光電変換素子、および各素子
の光学情報を取出す電荷移送素子（ＣｈａｒｇｅＣｏｕ
ｐｌｅｄ　Ｄｅｖｉｃｅ、以下ＣＣＤと略称する。）を
用いた固体撮像素子に関するものである。

〔発明の背景〕

固体撮像素子は現行のテレビジョン放送で使用されてい
る撮像用電子管並みの解像力を備えることを必要とし、
このため垂直方向に５００個、水平方向に８００〜１０
００個を配列した絵素（光電変換素子）マトリックスと
それに相当する走査素子が必要となる。したがって、上
記固体撮像素子は高集積化が必要なＭＯ８大規模回路技
術を用いて作られ、構成素子として一般にＣＯＤあるい
はＭＯＳトランジスタ等が使用されている。第１図に低
雑音を特徴とするＣＣＤ型固体撮像素子の基本構成を示
す。ｌは例えば光ダイオードから成る光電変換素子、２
および３は光電変換素子群に蓄積された光信号を出力端
４に取り出すための垂直ＣＯＤシフトレジスタ、および
水平シフトレジスタである。５，６は各々垂直シフトレ
ジスタ、水（３） 平シフ１−レジスタを駆動するクロックパルスを製作す
るクロックパルス発生器である。ここでは２相のクロッ
クパルス発生器を図示したが、４相あるいは３相いずれ
のクロック形態を採用してもよい。また、７は光ダイオ
ードに蓄積された電荷を垂直シフトレジスタ２に送り込
む転送ゲートを示している。本素子はこのままの形態で
は白黒撮像未了となり、−に部にカラーフィルタを積層
すると各光ダイオードは色情報を備えることになりカラ
ーｍ像素了・となる。

固体撮像素子は衆知のように小型、軽量、メインテナン
スフリー、低消費電力など電子管に較べて固体化に伴う
多くの利点を有しており次期撮像デバイスとして将来が
期待されているものである。

しかし乍ら、現行素子を用いて撮像しモニタ上に再生像
を出すと輝度の高い光学情報パターン（すなわち明るい
パターン）の上下にも縦稿状のパターンが現われ画質を
著しく低下させている。これは固体素子に特有の現象で
あリスメアと呼ばれている。

（４） このスメアを除去する手段として最近第２図に示すよう
なフレーム・インターライントランスファ型のＣＯＤ固
体撮像素子が発表された（思出ほか’Ｆ　ＩＴ−ＣＣＤ
撮像素子”１０８２年テレビジョン学会全国大会予稿集
、３５〜３６頁）。１１は撮像領域であり垂直ＣＣＤシ
フトレジスタど光ダイオードにより構成されている。１
２は光ダイオードの貯えた信号電荷を一時蓄積する蓄積
領域であり、選択ゲート８、蓄積用ＣＯＤシフトレジス
タ９、出力ゲートｌＯにより構成されている。インタＬ
／−ス走査（飛越し走査）により第１フイールドの走査
で奇数列の光ダイオードの信号が読出され、第２フイー
ルドで偶数列の光ダイオードの信号が読出される。本構
成の素子においては、第１フイールドにおいては奇数列
の光ダイオードの信号電荷１，３，５，７．・・・が転
送ゲート７−ＩＬ。

７−ＩＲを通して垂直ＣＣＤシフトレジスタ内に読出さ
れ、続いて、垂直ＣＯＤシフトレジスタの高速駆動によ
り一旦蓄積用ＣＯＤシフトレジスタに移される。ここで
、７−ＩＬを介して出た信号（５） （１，５，・・・）は選択ゲート８の開閉により左側の
蓄積用ＣＣＤ９−Ｉ、に、７−ＩＲを介して出た信号（
３，７，・・・）は選択ゲート８の開閉により右側の蓄
積用ＣＣＤ９−Ｈに移される。続いて、標準のテレビ駆
動周波数（１５，７ｋＨｚ）により蓄積用ＣＯＤが駆動
され、出方ゲート１ｏの開閉により、正規の配列順序（
１，３，５，７，・・・の順序）に変換され、各列の光
ダイオードが列毎に水平ＣＣＤシフトレジスタ３内に送
り込まれ、出力端４に光信号が取り出される。一方、第
２フイールドでも同様の信号読出し動作が行われる（動
作の説明は省略する）。

本構成の撮像素子においては、第１図に示した従来の素
子に較べて、光信号電荷が撮像部を通りぬける時間が短
いため、スメア電荷を蓄積する時６■が短くなり、その
結果、スメア電荷量が減少する。例えば、垂直ＣＣＤシ
フトレジスタの駆動を７８５ｋＨｚ　（標準の５０倍の
速度）で行なうと、スメア電荷量は１１５ｏに減少する
ことになる。

このような構成によりスメアは相当改善するコト（６） ができるようになった９反面、本構成の素子は以下に述
べるような厳しい問題点を抱えるととし；なった。

（１）スメア抑制率を上げるためには垂直ＣＯＤシフト
レジスタから蓄積領域へ光信号を送り込む速度を上げる
必要がある。転送速度を上げるには垂直ＣＣＤシフトレ
ジスタおよび蓄積用ＣＯＤシフトレジスタの駆動周波数
を上げなければならないので、消費電力が増加する。電
力は駆動周波数にも依存するが前述の７８５ｋＨｚ駆動
の場合で従来素子（第１図）の約２０倍にも増加する。

さらに、駆動回路を構成する電子部品にも高い性能が要
求されビデオカメラの価格を引き上げる。

（２）転送速度を上げると、垂直ＣＯＤシフトレジスタ
および蓄積用ＣＯＤシフトレジスタの転送損失（ＣＣＤ
各段における電荷の取り残し）が大きくなり、その結果
、垂直方向の解像度の劣化および混色（カラー素子の場
合）を発生し、画質が劣化する。

（７） （３）撮像用電子管並みのスメア抑制率を実現しようと
する場合（言い換えれば、人間の目に気にならないスメ
アレベルに抑えようとする場合）、スメアを従来素子の
１／１０００程度に抑制しなければならない。上記構成
の素子においては、駆動周波数を１．５７ＭＨｚ（７８
５ｋＨｚの２倍）に」二げたとしても、抑制率は１／１
００であり、あと１桁改善しなければならない（現実に
は、１．５７ＭＨｚの駆動は消費電力および転送損失の
増加を招くので実行不可能である）。

〔発明の目的〕

本発明の目的は」−記の問題点を解決すること、すなわ
ち、第２図に示したフレーム・インターライントランス
型ＣＯＤ固体撮像素子の抜本的改善を図り、スメア抑制
率の向上および消費電力の低減を行うことにある。

〔発明の概要〕

本発明は上記目的を達成するため、撮像領域の下に設け
て電荷蓄積領域の中に光信号電荷と同時にスメア電荷を
蓄積する蓄積用ＣＣＤシフトレジ（８） スタを設け、光ダイオードからの光信号電荷を信号蓄積
用ＣＯＤシフトレジスタに転送した後、この転送期間中
にたまった垂直ＣＯＤシフトレジスタ内のスメア電荷を
スメア電荷蓄積用ＣＯＤシフトレジスタに転送し、水平
ＣＯＤシフトレジスタを介して得られる光信号およびス
メア信号両者の差を取ることにより光信号内に含まれた
スメア成分を除去するようにするものである。ここで、
スメア電荷のスメア蓄積用ＣＣＤシフトレジスタへの転
送は前述の場合と順序を入れ換えて、光信号電荷の信号
蓄積用ＣＯＤシフトレジスタへの転送の前に行ってもよ
い。

〔発明の実施例〕

以下、本発明を実施例を用いて詳細に説明する。

本発明の骨子となる改良型素子構成を第３図に示す、１
３は垂直ＣＣＤシフトレジスタ２の送って来る光信号あ
るいはスメア信号に同期して開閉する選択ゲート、３−
１および３−２は水平ＣＣＤシフトレジスタであり、例
えば３−１はスメア信号を出力４−１に向けて、３−２
は光信号を出力（９） ４−２に向けて転送する。１４は垂直ＣＣＤシフトレジ
スタにたまった不要電荷を掃き出しドレイン１４ｄに取
り出す掃き出しゲートである。蓄積領域１２は１５−１
．１５−２のの２つの部分から構成されており、１５−
１は光信号電荷を一時蓄積する信号蓄積用ＣＯＤシフト
レジスタ、１５−２はスメア信号を一時蓄積するスメア
蓄積用０ＣＴ）シフトレジスタである。

本発明のＣＯＤ固体撮像素子の動作について説明する。

光信号電荷およびスメア電荷の蓄積領域への転送は第４
図に示すように垂直ブランキング期間の中で行われる。

（１）光信号電荷を光ダイオードから垂直ＣＯＤシフト
レジスタに読出すにあたり、時間ｔ０で先ず垂直ＣＯＤ
シフトレジスタに１フィールド期間の間にたまった暗電
流成分、スメア電荷などを不要な電荷が垂直ＣＯＤシフ
トレジスタを逆方向（第３図矢印１６）に駆動すること
により掃き出しゲート１４を介してドレイン１４ｄに掃
き出される。

（１０） （２）時間１１で光ダイオードにフィールド期間の間に
たまった光信号電荷が転送ゲート７を介して垂直ＣＯＤ
シフトレジスタ内に読出される。

ここで、第１フイールドにおいては奇数列、第２フイー
ルドにおいては偶数列の光ダイオードにたまった光信号
電荷を読出すものとする。したがって、第１フイールド
においては転送ゲート７−１が導通状態に置かれ、第２
フイールドでは転送ゲート７−２が導通状態に置かれる
。

続いて（時間ｔ２から）、垂直ＣＯＤシフトレジスタを
正方向（第３図矢印１７）に駆動することにより、蓄積
用ＣＯＤシフトレジスタに送られる。ここで、垂直ＣＯ
Ｄシフトレジスタの駆動周波数は第２図に示したフレー
ム・インターライントランスファ型の１１５〜１／１０
の低周波数（例えば１５０　ｋ　Ｈｚ程度）でよい。

垂直ＣＣＤシフトレジスタの光信号電荷は、選択ゲート
１３−１にｌ”レベル電圧（高電圧）を加え選択ゲート
１３−１を導通状態に置くことにより、信号蓄積用ＣＣ
Ｔ′）シフトレジスタ（１１） １５−１に送り込まれる。一方、選択ゲート１３−２は
前記ゲート１３−１が導通状態にある期間、非導通状態
（１３−２には゛′０″レベル電圧が加わっている）に
置かれ光信号電荷がスメア蓄積用ＣＣＤシフトレジスタ
に入らないようにする。ここでは、信号蓄積用ＣＯＤシ
フトレジスタに光信号電荷を送り込むので、信号蓄積用
ＣＯＤシフトレジスタを構成する電極には、１″ｇ、ｚ
ｒｏｎのクロックパルスを印加する必要があるが、スメ
ア蓄積用ＣＣＤシフトレジスタを構成する電極には信号
蓄積用ＣＯＤシフトレジスタと同様のクロックパルスを
印加してもよいし、印加しなくてもよい。印加する場合
には、電荷のない空の状態でスメア蓄積用ＣＣＤシフト
レジスタが動作するだけでへい害はない。

（３）光信号電荷の転送が完了すると、時間ｔ２で再度
垂直ＣＯＤシフトレジスタをからの状態（光信号電荷の
ない状態）で駆動する。駆動周波数は一般的には光信号
電荷を転送した場合と同一とするのがよい。この場合、
垂直ＣＣＤシ（１２） フトレジスタの駆動中に漏洩してくるスメア電荷量は先
に光信号電荷を転送した際に漏洩するスメア電荷量と同
じになる。ここで、選択ゲート１３−２は導通状態（１
１１＃レベル電圧が加わっている）にあり、選択ゲート
１３−１は非導通状態Ｃｒｔ　Ｏｎレベル電圧が加わっ
ている）にあるため、前述の垂直ＣＯＤシフトレジスタ
に漏洩してきたスメア電荷は選択ゲート１３−２を介し
てスメア蓄積用１５−２に送り込まれる。

垂直ＣＯＤシフトレジスタの駆動周波数を前記の光信号
転送時より低くする場合、または高くする場合はスメア
の漏洩量も増加したり、または減少するので、両信号の
差をとる場合に（後述の第５図で説明する）、スメア信
号の方を増幅しく増幅率を１以下または１以上にする）
引き算器に入力すればよい。ここでは、スメア蓄積用Ｃ
ＣＤシフトレジスタにスメア電荷を送り込むので、スメ
ア蓄積用ＣＣＤシフトレジスタを構成する電極にはクロ
ックパルスを印加しなければならない。一方、信号蓄積
用ＣＣＤシフ（１３） トレジスタは動作を停止しておくのが好ましく（動作を
させると信号電荷が移動するため）、このためにはクロ
ックパルスを印加しないようにすればよい。

（４）スメア電荷の転送が完了すると、時間ｔ３で光信
号およびスメア信号の水平ＣＯＤシフトレジスタへの転
送が始まる。したがって時間ｔ。

〜ｔ３までの動作が垂直ブランキング期間の中で行われ
、時間ｔ４以後は映像期間となる。時間ｔ３になると水
平ＣＯＤシフトレジスタに一番近い場所に納まっていた
光信号電荷およびスメア電荷が１列毎に水平ＣＣＤシフ
トレジスタに送り込まれる。１列毎送り込む周期は標準
テレビ周波数に相当する１５．７ｋＨｚであり、最前列
の電荷が水平、ＣＯＤシフトレジスタに送り込まれると
同時に蓄積用ＣＯＤシフトレジスタに蓄積されていた電
荷が水平ＣＣＤシフトレジスタに向けて１列前にシフト
する。本実施例においては、２列の水平ＣＣＤシフトレ
ジスタが設けられているので、時間ｔ　３−１で光信号
型（１４） 荷が水平ＣＣＤシフトレジスタ３−１を一旦通って水平
ＣＣＤシフ１〜レジスタ３−２内に送り込まれ、続いて
、時間ｔ３−２でスメア電荷が水平ＣＣＤシフ１−レジ
スタ３−１内に送り込まれる。

（５）水平ＣＣＤシフ１−レジスタへの電荷転送が完了
すると、時間ｔ４で水平ＣＣＤシフトレジスタの駆動が
始まり、出力４−２に光信号が、出力４−１にスメア信
号が時間順次に取り出される。本実施例においては外側
に光信号転送用の水平ＣＯＤシフトレジスタ、内側にス
メア信号用の水平ＣＣＤシフトレジスタを配置したが、
外側にスメア信号用、内側に光信号用の水平ＣＯＤシフ
トレジスタを配置しても全く支障なり′％。

２列の水平ＣＣＤシフトレジスタで出力４−２．４−１
に送られてきた光信号およびスメア信号は第５図に示し
たような簡星な回路で引き算が行われる。

（１）第５図（ａ）の場合 （１５） ４′はＣＣＤ撮像素子内に集積化された電荷検出回路、
４は出力、１８′は引き算器である。引き算器１８’は
ＣＣＤ撮像素子内に集積化してもよいし、外部に設ける
形でもよい。また、引き算器としては種々の回路が考え
られるが、一般的には増幅機能も兼ね備えた差動増幅器
の使用などが好ましい。この場合は２列の水平ＣＯＤシ
フトレジスタが同一時刻に光信号（Ｓ□）およびスメア
信号（Ｓ８）を出力しくしたがって、２列の水平ＣＯＤ
シフトレジスタは対応するＣＯＤ電極が同相の水平ＣＣ
ＤＣＤ駆動用クロルパルスり駆動される）、２つの信号
出力ＳＡ、Ｓ８は引き算器に入力され、引き算器の出力
１８にはスメア信号が差し引かれた真の光信号（ｓ−ｒ
　）を得ることができる。

（２）第５図（Ｃ）の場合 １９は遅延回路であり、ここでスメア信号が光信号に対
して所定の時間（ｔ、：例えば１画素走査期間分あるい
は１／２画素走査期間分）だけ遅延される。遅延時間は
通常数１０　ｎ５ｅｃから１００（１６） ｎｓｅｃ程度であるから遅延回路として市販の遅延線を
利用してもよいし、同一素子内に集積化することを考え
てサンプルホールド回路を用いてもよい。

この場合は、スメア信号が光信号に対して１画素分ある
いは１／２画素分速く出力４−１に現われる。したがっ
て、２列の水平ＣＣＤはスメア用水平ＣＣＤの電極の方
が１画素分または１７２画素分位相の早いクロックパル
スにより駆動される。

出力４−１に現われたスメア信号（Ｓ８）は遅延回路１
９を通して所定の時間だけ遅れ（Ｓお。）、引き算器に
入力される。この結果、引き算器の出力１８にはスメア
信号が差し引かれた真の光信号（８丁）を得ることがで
きる。

以上の説明ではスメア信号を光信号より早く取り出すこ
とを考えたが、この逆に光信号をスメア信号より早く取
り出すようにしてもよい（どちらを早く出すかは２列の
水平ＣＣＤの駆動のさせ方により決めることができる）
。光信号を早く取り出した場合は、光信号側に遅延回路
を設けることになる。

（１７） 第５図（ａ）、（ｃ）に示した回路の構成は極めて簡単
であり、カメラ価格の上昇あるいは消費電力の増加は極
めて僅かなので問題はない。

第６図はスメア蓄積角ｃｃｏシフトレジスタの面積を小
さくし、その分光信号蓄積用ＣＣＤシフトレジスタの面
積を大きくした素子構成を示している。１５’−２はス
メア蓄積用ＣＣＤシフトレジスタ、１５’　−１は光信
号蓄積用ＣＣＤシフ１−レジスタ、３′−１はスメア転
送用ＣＣＤシフトレジスタ、３′−２は光信号転送用Ｃ
ＯＤシフトレジスタである。一般に、スメア信号の電荷
量は光信号の電荷量に較べて２衝程度小さいので、スメ
ア蓄積用あるいは転送用のＣＯＤシフトレジスタは寸法
（電極容量）を小さくすることができる。

本構成のＣＣＤ素子の利点は、（１）光信号蓄積用ＣＯ
Ｄシフトレジスタの水平方向の電極寸法ＷＨを大きくと
ることができるので、その分垂直方向の寸法Ｗｖを減ら
すことが可能になる。すなわち、蓄積領域の面積を実効
的に減らすことができ、ＣＣＤ素子のチップサイズを縮
少することができ（１８） る（歩留りの向上を図ることができる）、（２）光信号
電荷を水平ＣＯＤシフトレジスタ３′−２に送り込む時
、−・孔内側に在るスメア転送用ＣＣＤシフトレジスタ
３′−１を通過する必要があるが、水平ＣＯＤシフトレ
ジスタ３′−１の電極寸法が短かいため、光信号を高速
かつ転送損失なく外側の水平ＣＯＤシフトレジスタに送
り込むことができる、等である。本構成の素子の動作に
ついては、前記実施例の場合（第３図、第４図、第５図
）と同じであるので省略する。

第３図および第６図の実施例においては２列の水平ＣＯ
Ｄシフトレジスタを設けたが、１列の水平ＣＯＤシフト
レジスタによっても光信号およびスメア信号を転送する
ことができる。この場合においては、水平ＣＯＤシフト
レジスタ３′を２重転送モードで動作させればよい（２
重転送モードとはＣＣＤ１段で２つの信号を送る動作を
意味し、３相クロツクパルスを使用する場合は、〔信号
〕。

〔信号〕、〔空きビット〕　〔信号〕、〔信号〕。

〔空きビット〕・・・という様に転送動作を行わせる。

（１９） 一般に、Ｎ相のクロックパルスを使用すると（Ｎ−１）
種類の信号を転送することができるが、ここでは信号が
光信号とスメア信号の２種類なので３相クロツクパルス
を採用して水平ＣＯＤシフトレジスタを駆動するものが
望ましい）。本構成の素子における動作は第４図で説明
した動作と水平ＣＯＤシフトレジスタへの転送時を除い
て同じである。蓄積用ＣＯＤシフトレジスタの電荷を水
平ＣＯＤシフトレジスタに移す際、光信号電荷およびス
メア電荷は時間ｔ３で隣接するＣＯＤ電極下２０−１．
２０−２に同時に移される。本構成においては光信号蓄
積用ＣＯＤシフトレジスタが左側に、スメア蓄積用ＣＣ
Ｄシフトレジスタが右側に位置しているので、水平ＣＯ
Ｄシフトレジスタ円の電荷は時間ｔ４以後、光信号、ス
メア信号、空き、光信号、スメア信号、空き、・・・の
順に出力４＃に向けて転送される。

本構成の素子における２つの信号Ｓ、、Ｓ、の引き算は
第８図に示したような回路によって行うことができる。

２１−１．２１−２は出力ＩＩ　４　＃ｊに（２０） 現われた２種類の信号を交互にサンプリングするスイッ
チで、本スイッチの開閉は水平ＣＣＤシフトレジスタの
クロックパルスと同期のとれた１８０’位相の異なるサ
ンプリングパルスφ量。

φ２によって行う。本構成の素子では光信号が先に現わ
わるので、スイッチ２１−１を甲く導通状態にし、出力
１１４　ｇｇに現われた信号（Ｓｌ）をさらに遅延回路
２２を通し所定の時間（ｔｌ）だけ遅延する（Ｓｔ−８
）。続いて、スイッチ２１−２が導通しスメア信号Ｓ、
が出力４＃に現すれる。遅延回路の出力２３−１および
出力２３−２を引き算器１８′に入力すると、引き算器
の出力１８にスメア信号の差し引かれた真の信号（ＳＴ
）を得ることができる。

掃き出しドレインは第３図、第６図、第７図に記載した
ように上側に置かなくても、第９図に示したように蓄積
領域の余裕ある部分に設けてもよい。この場合は、光信
号を読み出す前の垂直ＣＯＤシフトレジスタ内の不要電
荷の転送１６は光信号、スメア信号と同一方向（１７）
に行われ、（２１） ドレイン１４ｄ′に掃き出される。

さらに、不要電荷を蓄積用ＣＣＤシフトＬノジスタを介
して水平ＣＯＤシフトレジスタに送り込み、水平ＣＯＤ
シフトレジスタにより掃き出しを行うようにすれば掃き
出しド【／インを省略することができる。

最後に垂直ＣＯＤシフ１−レジスタ内にたまる不要電荷
の掃き出しについて補足する。前記の実施例においては
、不要電荷の掃き出しは光信号電荷を垂直ＣＣＤシフト
レジスタ内を読み出す前に時間１゜で１回掃除をするこ
とを考えたが、ｔ、以前に何回掃除をしてもよい。前の
フィールドの信号電荷およびスメア電荷は既に蓄積用Ｃ
ＯＤシフトレジスタの中に送り込まれているので、これ
らの電荷が水平ＣＯＤシフトレジスタを介して転送され
ている期間中垂直ＣＯＤシフトレジスタを駆動し、連続
して不要電荷をドレインに掃き出すようにしても構わな
い。この場合、ブルーミング（明るいパターンが真の像
以上に周囲に広がる現像）を抑制することが可能になる
。ブルーミング（２２） 電荷の一部は転送ゲート７を通して垂直ＣＣＤシフトレ
ジスタ内に漏洩するので、掃き出し期間中は転送ゲー１
−に印加する電圧を光信号あるいはスメア信号を蓄積用
ＣＯＤシフトレジスタに転送す期間中より高くし、転送
ゲート下のポテンシャル壁を若子低くすることによりブ
ルーミング電荷が垂直ＣＯＤシフトレジスタ内に漏洩し
やすくしてやれば、さらに高いブルーミング抑制効果を
得ることができる。（垂直ＣＣＤシフトレジスタを形成
する電極の一部が転送ゲート電極を兼ねている場合は、
掃き出し期間中に垂直ＣＣＤシフ１−レジスタに印加す
るクロックパルスのｉｔ　ｉ　ｕレベル電圧を光信号あ
るいはスメア電荷転送期間中に印加するクロックパルス
のＩＩ　１　′ルベル電圧より高くしてやることにより
上記の目的を実現することができる。） 第３図、第６図、第７図および第９図の実施例において
は垂直ＣｌＣＤシフ１〜レジスタと蓄積用ＣＣＤシフト
Ｉ／ジスタの間に選択ゲート１３を設けたが、選択ゲー
トを省くことも可能である。こ（２３） の場合には、例えば、垂直ＣＯＤシフトレジスタの信号
電荷を信号蓄積用ＣＣｒ）シフトレジスタに送り込む際
信号蓄積用ＣＯＤのみを駆動しスメア蓄積用ＣＣＤシフ
トレジスタを駆動しないようにする。一方、スメア電荷
を送り込む際スメア蓄積用ＣＣＤシフトレジスタを駆動
し信号蓄積用ＣＣＤシフ！−レジスタを駆動しないよう
にすればよい。

また、第３図、第６図、第７図および第９図の実施例に
おいては、第１フイールドで奇数列、第２フイールドで
偶数列の光ダイオードの光信号電荷を読出し７垂直ＣＣ
Ｄシフトレジスタを介して光信号電荷を蓄積用ＣＯＤシ
フトレジスタに移すことを考えた。一方、隣接する２列
の光ダイオードの光信号を読出すこともできる。この場
合は、隣接する２列の転送ゲート７−１および７−２を
同時に導通し、第１フイールドでは（１，２）（３゜４
）（５，６）、・・・の光ダイオードの信号を、第２フ
イールドでは１列ずれた（２．３）（４，５）（６，７
）、・・・の光ダイオードの信号を読出すと（２４） いずれのフィールドにおいても垂直ＣＣＤシフ］・レジ
スタ内で隣接する２列の光ダイオードの信吟電荷が一緒
になり（混合され）、蓄積用ＣＯＤシフトレジスタには
いずれのフィールドにおいても隣接する２列の光ダイオ
ードの信号が混合された電荷が一時蓄積されることにな
る。

〔発明の効果〕

以」ユ、実施例を用いて説明したように本発明の固体撮
像素子の実用価値は極めて大きく、次のような利点を有
している。

（１）信号成分と同時にスメア成分を蓄積する領域を設
け、信号およびスメア信号を水平ＣＣＤシフトレジスタ
に同時に読出し、両信号の差を取ることによりスメア成
分を著しく低減することができる。発明者らの実験では
約１／１００に減らし得ることが判明した。垂直ＣＣｒ
）から蓄積用ＣＣｒ）への電荷転送を標準周波数の１０
倍に相当する１、　５７　ｋ　Ｈｚで行うと、本駆動に
よリスメア成分は１／１０に減少する。したがって、上
記２つの効果によってスメアは］　／１０００（２５） （＝１／１００ＸＩ／１０）まで低減することが可能と
なる。この結果、スメアの量は実用上間層のないレベル
までに抑制できるようになり、固体撮像素子においても
操作用電子管と同等の画質が得られるようになった。

（２）本発明の固体撮像素子においてはス穢アの低減は
前記の差動力式により行われるので、撮像領域から蓄積
領域への電荷の転送は、第２図に示した素子より１桁程
度遅い速度、すなわち、１桁程度低いクロック周波数で
駆動することが可能となる。この結果、本発明の固体撮
像素子に必要な駆動回路の消費電を１／７〜１／１４程
度に減らすことができる。転送損失が著しく小さくなり
、解像度の劣化および混色の発生を防止することができ
る。さらに、駆動回路を構成する電子部品の数も減らす
ことができるので、本発明の固体撮像素子を使用したビ
デオカメラの価格は大幅に安くなる。

（３）スメアの掃き出しと同時に暗電流も掃き出される
ため、ＣＣｒ′）型固体撮像素子の弱点の１つ（２６） になっている暗電流の問題を解消することができる。

【図面の簡単な説明】

第１図は従来のＣＣＤ固体撮像素子の構成を示す図、第
２図はフレーム・インタ・−ライン型ＣＣＤ固体撮偉素
子の構成を示す図、第３図は本発明の骨子となるフレー
ム・インターライン型ＣＣＤ固体撮像素子の構成を示す
図、第４図は第３図に示したフレーム・インターライン
型ＣＣＤ固体撮像素子の動作を説明する図、第５図は第
３図に示した本発明のフレーム・インターライン型ＣＣ
Ｄ固体撮像素子に用いる信号処理回路の構成を示す図、
第６図および第７回は第３図とは異なる本発明のフレー
ム・インターラインＣＣＤ固体撮像素子の構成を示す図
、第８図は第７図に示した本発明のフレーム・インター
ラインＣＣＤ固体撮像素子に用いる信号処理回路の構成
を示す図、第９図は第３図、第６図および第７図とは異
なる本発明のフレーム・インターライン型ＣＣＤ固体撮
像素子の構成を示す図である。 （２７） １・・・光電変換素子、２・・・垂直ＣＣＤシフトレジ
スタ、３−１．３−２・・・水平ＣＣＤシフトレジスタ
、１３−１．１３−２・・・選択ゲート、１４・・・掃
き出しゲ・−ト、１４ｄ・・・掃き出しドｌツイン、１
５−１・・・信号蓄積用ＣＣＤシフト１ノジスタ、１５
−２・・・（２８） ￥　１　国 ＩＺ図 第６図 冨　７　図 築　ｇ　図 １−１ ′￥３　９　図 −２

Claims (1)

1. 【特許請求の範囲】 １、同−半、導体基板上に光電変換素子群および垂直Ｃ
   ＯＤシフトレジスタ群から成る撮像領域、該撮像領域で
   検出した光信号電荷を一時的に蓄積する蓄積領域、該蓄
   積領域から取り出した該光信号電荷を出力に読出す水平
   ＣＯＤシフトレジスタを集積化した電荷移送型固体撮像
   素子において、該蓄積領域の中に光信号を蓄積する信号
   蓄積用ＣＣＤシフトレジスタとは別にスメア信号（偽似
   信号）を一時蓄積するスメア信号蓄積用ＣＣＤシフトレ
   ジスタを設け、該出力に光信号およびスメア信号を読出
   し、両信号の差をとることによりスメア信号の除去を図
   ることを特徴とする電荷移送型固体撮像素子。 ２、特許請求の範囲第１項記載の電荷移送型固体撮像素
   子において、該水平ＣＯＤシフトレジスタを２重転送モ
   ードで動作させることにより、シフトレジスタ１段で光
   信号およびスメア信号（１） の２つの信号を転送し、該出力に光信号とスメア信号を
   時間的に交互に取出すことを特徴とする電荷移送型固体
   撮像素子。 ３、特許請求の範囲第１項記載の電荷移送型固体撮像素
   子において、該水平ＣＣＤシフトレジスタを２つ以」二
   設け、一方の水平ＣＯＤシフトレジスタにより光信号を
   転送し、他方の水平ＣＣＤシフトレジスタによりスメア
   信１を転送することを特徴とする電荷移送型固体撮像素
   子。 ４、特許請求の範囲第１項記載の電荷移送型固体撮像素
   子において、該蓄積領域の一部あるいは蓄積領域の反対
   側に相当する撮像領域に隣接する部分に、不要信号掃出
   し用ドレインを設け、該垂直ＣＯＤにたまった不要信号
   を該ドレインに掃出した後、光信号およびスメア信号を
   各々該信号蓄積用ＣＯＤシフトレジスタおよびスメア信
   号蓄積用ＣＣＤシフトレジスタに移すことを特徴とする
   電荷移送型固体撮像素子。