JPS60180147A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60180147A JPS60180147A JP59035826A JP3582684A JPS60180147A JP S60180147 A JPS60180147 A JP S60180147A JP 59035826 A JP59035826 A JP 59035826A JP 3582684 A JP3582684 A JP 3582684A JP S60180147 A JPS60180147 A JP S60180147A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- bump
- insulating
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
−１−
［産業上の利用分野］
本発明は、半導体装置、特にフリップチップ型の集積回
路において、表面保護性能を向上させ、以て素子寿命お
よび信頼性を向上させた半導体装置に関する。
路において、表面保護性能を向上させ、以て素子寿命お
よび信頼性を向上させた半導体装置に関する。
［従来技術］
従来、集積回路、特にシリコンを基板とする半導体装置
は、その基板上にアルミニウムを用いた配線パターンを
形成し、その表面に二酸化シリコン（Ｓｉｎｇ＞又は窒
化シリコン（ＳｉＮ）等の絶縁膜を形成したものが使用
されている。しかしながら、この絶縁膜は、ピンホール
、クラック等の欠陥が存在し、該欠陥が存在する半導体
装置を、例えば、高温高湿雰囲気下で使用すると、この
欠陥部から水分が侵入し、アルミニウムの配線の腐蝕を
生じる等の欠点がある。又、バンブの熱膨張によるスト
レス等のため、それを支持する上記絶縁膜にクラックが
発生し易い等の欠点があり、半導体装置の素子寿命及び
信頼性の低下をもたらづ原因となっていた。
は、その基板上にアルミニウムを用いた配線パターンを
形成し、その表面に二酸化シリコン（Ｓｉｎｇ＞又は窒
化シリコン（ＳｉＮ）等の絶縁膜を形成したものが使用
されている。しかしながら、この絶縁膜は、ピンホール
、クラック等の欠陥が存在し、該欠陥が存在する半導体
装置を、例えば、高温高湿雰囲気下で使用すると、この
欠陥部から水分が侵入し、アルミニウムの配線の腐蝕を
生じる等の欠点がある。又、バンブの熱膨張によるスト
レス等のため、それを支持する上記絶縁膜にクラックが
発生し易い等の欠点があり、半導体装置の素子寿命及び
信頼性の低下をもたらづ原因となっていた。
−２−
［発明の目的］
そこで本発明は、上記の欠点を改良するために成された
ものであり、前記絶縁膜の欠陥を覆う第２の絶縁膜を形
成することにより、すでに発生したクラックからの水分
の浸透を防止し、かつ、バンプを弾性的に第２の絶縁層
で支持−することによりバンプの熱ス］〜レスに伴う第
１の絶縁層でのクラックの発生を防止することにより半
導体装置の寿命および信頼性を改善することを目的とす
る。
ものであり、前記絶縁膜の欠陥を覆う第２の絶縁膜を形
成することにより、すでに発生したクラックからの水分
の浸透を防止し、かつ、バンプを弾性的に第２の絶縁層
で支持−することによりバンプの熱ス］〜レスに伴う第
１の絶縁層でのクラックの発生を防止することにより半
導体装置の寿命および信頼性を改善することを目的とす
る。
［発明の構成］
即ち、本発明は、半導体素子を形成した半導体基板と、
該半導体基板上に形成された配線層と、該配線層の一部
を開口部とし、該開口部を除いて、前記半導体基板の表
面に形成された第１の絶縁層と、前記開口部の配線層と
電気的に接合し、前記第１の絶縁層にも接合し、支持さ
れるバンプと、から成る半導体装置において、 前記第１の絶縁層の開口部と同心的に設けられ、その開
口面積よりも、より大きな開口面積の！ｔｔ１口部を有
する第２の絶縁層を、前記半導体基板上に−３− 形成し、前記バンプは、前記配線層と電気的に接合し、
前記第１の絶縁層と前記第２の絶縁層とで支持されてい
ることを特徴とする半導体装置に関する。
該半導体基板上に形成された配線層と、該配線層の一部
を開口部とし、該開口部を除いて、前記半導体基板の表
面に形成された第１の絶縁層と、前記開口部の配線層と
電気的に接合し、前記第１の絶縁層にも接合し、支持さ
れるバンプと、から成る半導体装置において、 前記第１の絶縁層の開口部と同心的に設けられ、その開
口面積よりも、より大きな開口面積の！ｔｔ１口部を有
する第２の絶縁層を、前記半導体基板上に−３− 形成し、前記バンプは、前記配線層と電気的に接合し、
前記第１の絶縁層と前記第２の絶縁層とで支持されてい
ることを特徴とする半導体装置に関する。
本発明の半導体装置は集積回路がパターン形成されたフ
リップチップをバンプを介して装置基板にフェースダウ
ンに配設した半導体装置である。
リップチップをバンプを介して装置基板にフェースダウ
ンに配設した半導体装置である。
本発明はこのフリップチップのバンプの取り付は構造に
関する。従来のノリツブチップ型の半導体装置は半導体
素子基板上に例えば、アルミニウムによる電気配線層が
パターン成形されており、その配線層の一部分を開口部
として、その開口部を除く前記半導体基板の表面に第１
の絶縁層が形成されている。この絶縁層は酸化シリコン
又は窒化シリコン等から成るものである。そして、この
間口部に銅から成るバンプが形成され、このバンプは前
記の配線層と電気的に接続され、かつ、第１の絶縁層と
機械的に結合し、支持されているものである。
関する。従来のノリツブチップ型の半導体装置は半導体
素子基板上に例えば、アルミニウムによる電気配線層が
パターン成形されており、その配線層の一部分を開口部
として、その開口部を除く前記半導体基板の表面に第１
の絶縁層が形成されている。この絶縁層は酸化シリコン
又は窒化シリコン等から成るものである。そして、この
間口部に銅から成るバンプが形成され、このバンプは前
記の配線層と電気的に接続され、かつ、第１の絶縁層と
機械的に結合し、支持されているものである。
ところがこの絶縁層はピンホール、クランク等−４−
を有し、外部から水分の侵入により、その下層に形成さ
れた配線層を腐蝕するという欠点がある。
れた配線層を腐蝕するという欠点がある。
又この銅から成るバンプの熱膨張によりそのバンプを支
持する第１の絶縁層にクラックが発生するという欠点が
ある。
持する第１の絶縁層にクラックが発生するという欠点が
ある。
本発明はこのような半導体装置において、さらに第１の
絶縁層を覆う第２の絶縁層を形成したことを特徴として
いる。この第２の絶縁層は第１の絶縁層のバンプを設け
る開口部と同心的に設けられた開口部を有し、その開口
部の開口面積は、より広く大きなものとなっている。即
ち開口部の上部からみると配線層、第１の絶縁層、第２
の絶縁層が階段的に形成されている。この第２の絶縁層
はポリイミド等の合成樹脂で形成される。この合成樹脂
は熱可塑性、熱硬化性の両方のものが使用できるけれど
も、成形時に流動性があるのが望ましい。これにより第
１の絶縁層を平坦に覆うことができる。文箱２の絶縁層
は弾性力を有することが望ましい。第２の絶縁層をバン
プと第１の絶縁層との間に介在さぼることにより、その
バッファー ５ − 効果によりバンプの熱ストレスを吸収し、直接第１の絶
縁層にストレスを伝達ターることを遮断し、以てクラッ
クの発生を防止することができる。文箱２の絶縁層は第
１の絶縁層を平坦に覆っているために水分が第１の絶縁
層を介してアルミ層に到達することが防止できる。又機
械的な接続は１開口部における第１の絶縁層とバンプと
の間で保たれているので機械的な接着強度も強い。この
ように本発明は第２の絶縁層を介在させていることを特
徴としている。以下本発明を具体的な実施例に基づいて
説明する。
絶縁層を覆う第２の絶縁層を形成したことを特徴として
いる。この第２の絶縁層は第１の絶縁層のバンプを設け
る開口部と同心的に設けられた開口部を有し、その開口
部の開口面積は、より広く大きなものとなっている。即
ち開口部の上部からみると配線層、第１の絶縁層、第２
の絶縁層が階段的に形成されている。この第２の絶縁層
はポリイミド等の合成樹脂で形成される。この合成樹脂
は熱可塑性、熱硬化性の両方のものが使用できるけれど
も、成形時に流動性があるのが望ましい。これにより第
１の絶縁層を平坦に覆うことができる。文箱２の絶縁層
は弾性力を有することが望ましい。第２の絶縁層をバン
プと第１の絶縁層との間に介在さぼることにより、その
バッファー ５ − 効果によりバンプの熱ストレスを吸収し、直接第１の絶
縁層にストレスを伝達ターることを遮断し、以てクラッ
クの発生を防止することができる。文箱２の絶縁層は第
１の絶縁層を平坦に覆っているために水分が第１の絶縁
層を介してアルミ層に到達することが防止できる。又機
械的な接続は１開口部における第１の絶縁層とバンプと
の間で保たれているので機械的な接着強度も強い。この
ように本発明は第２の絶縁層を介在させていることを特
徴としている。以下本発明を具体的な実施例に基づいて
説明する。
［実施例］
第１図から第５図は本発明の具体的な一実施例にかかる
半導体装置の製造工程を説明する本装置の断面図である
。第１図に示すように半導体装置を形成したシリコンか
ら成る半導体基板１の上にアルミニウムからなる配線層
２が０．５〜２μ程度の厚さで形成されている。この配
線層２の上面及び半導体基板１上には、バンプを取り付
ける所定の位置に開口部１０を有する第１の絶縁層３が
、−〇 − 形成されている。この第１の絶縁層３は二酸化シリコン
（Ｓｉｎ２）をスパッタリングによって０゜５〜２μの
厚さに形成したものである。次に第２図に示すように第
１の絶縁層３の表面に第２の絶縁層４が形成されている
。この第２の絶縁層はポリイミドで形成され、膜厚０．
５〜４μである。
半導体装置の製造工程を説明する本装置の断面図である
。第１図に示すように半導体装置を形成したシリコンか
ら成る半導体基板１の上にアルミニウムからなる配線層
２が０．５〜２μ程度の厚さで形成されている。この配
線層２の上面及び半導体基板１上には、バンプを取り付
ける所定の位置に開口部１０を有する第１の絶縁層３が
、−〇 − 形成されている。この第１の絶縁層３は二酸化シリコン
（Ｓｉｎ２）をスパッタリングによって０゜５〜２μの
厚さに形成したものである。次に第２図に示すように第
１の絶縁層３の表面に第２の絶縁層４が形成されている
。この第２の絶縁層はポリイミドで形成され、膜厚０．
５〜４μである。
この第２の絶縁層４は開口部１２を有している。
この開口部１２はバンプを配設する位置に設けられてお
り、前記第１の絶縁層３に形成された開口部１０と同心
的に配設され、その開口部の面積よりも広く形成されて
いる。即ち、第１の絶縁層３、第２の絶縁層４は、バン
プを配設するに際し、階段状に開口部を形成している。
り、前記第１の絶縁層３に形成された開口部１０と同心
的に配設され、その開口部の面積よりも広く形成されて
いる。即ち、第１の絶縁層３、第２の絶縁層４は、バン
プを配設するに際し、階段状に開口部を形成している。
次に第３図に示すように第２図で形成された半導体基板
の表面上にクロム−銅からなるコンタクトメタル層５が
形成される。このコンタクトメタル５層は、他にチタン
−ニッケルによって作成することもできる。次にのコン
タクトメタル層５の表面−Ｖにおいて、前記第１の絶縁
層３および第２の絶縁層４の開口部に対応する位置に、
銅を電気−７− メッキ法により２０〜４０μの厚さに選択的に形成し、
バンプ６を得る。バンプ６の付は根部の外縁６１は前記
第２の絶縁層の開口部を形成する外縁４１に対して５〜
２０μ程度外側になるように形成されている。即ち、こ
の幅の第２の絶縁層によってバンプを弾性的に支持し、
バンプの振動を吸収する。次に第４図に示すようにコン
タクトメタル層５の露出部分を除去し、その後バンブ６
を覆うようにハンダ層７を形成する。次に第５図に示す
ようにハンダ層７を配線基板８上に実層する。
の表面上にクロム−銅からなるコンタクトメタル層５が
形成される。このコンタクトメタル５層は、他にチタン
−ニッケルによって作成することもできる。次にのコン
タクトメタル層５の表面−Ｖにおいて、前記第１の絶縁
層３および第２の絶縁層４の開口部に対応する位置に、
銅を電気−７− メッキ法により２０〜４０μの厚さに選択的に形成し、
バンプ６を得る。バンプ６の付は根部の外縁６１は前記
第２の絶縁層の開口部を形成する外縁４１に対して５〜
２０μ程度外側になるように形成されている。即ち、こ
の幅の第２の絶縁層によってバンプを弾性的に支持し、
バンプの振動を吸収する。次に第４図に示すようにコン
タクトメタル層５の露出部分を除去し、その後バンブ６
を覆うようにハンダ層７を形成する。次に第５図に示す
ようにハンダ層７を配線基板８上に実層する。
このようにしてフリップチップ（１）を７エイスダウン
した半導体装置が形成される。
した半導体装置が形成される。
このような構造の半導体装置は、第１の絶縁層３が第２
の絶縁層４又はコンタクトメタル層５によってその表面
が完全に覆われているため、第１の絶縁層３にピンホー
ルやクラックが発生しても配線層２が表面に露出するこ
とがすくない。このために配線層２の腐蝕を防止するこ
とができる。
の絶縁層４又はコンタクトメタル層５によってその表面
が完全に覆われているため、第１の絶縁層３にピンホー
ルやクラックが発生しても配線層２が表面に露出するこ
とがすくない。このために配線層２の腐蝕を防止するこ
とができる。
文箱２の絶縁層４は成形時に柔軟性を有したプラスチッ
クス等で形成されるために、平坦性に富み、−８− 配線層２の段差部分やヒロック等による凹凸部も充分に
平坦に緩和することができ、従ってハンダ層７が、横方
向に広がり、バンプ６と電気的に、別系統の配線層２１
の真上に形成されでも、第２の絶縁層によって厚く覆わ
れているのでリーク電流の発生や放電等による不具合を
解消することができる。従来の第２の絶縁層がない半導
体装置のショート率が２／１００００であるのに対して
、。
クス等で形成されるために、平坦性に富み、−８− 配線層２の段差部分やヒロック等による凹凸部も充分に
平坦に緩和することができ、従ってハンダ層７が、横方
向に広がり、バンプ６と電気的に、別系統の配線層２１
の真上に形成されでも、第２の絶縁層によって厚く覆わ
れているのでリーク電流の発生や放電等による不具合を
解消することができる。従来の第２の絶縁層がない半導
体装置のショート率が２／１００００であるのに対して
、。
本構造の半導体装置はショート率がＯ／１００００であ
った。文箱１の絶縁層のクラックの発生率は、従来構造
のものが１２／１００であるのに対して本構造の半導体
装置は、Ｏ／１０００であった。このようにして、本構
造の半導体装置はクラックの発生率およびショート率を
減少させることができた。
った。文箱１の絶縁層のクラックの発生率は、従来構造
のものが１２／１００であるのに対して本構造の半導体
装置は、Ｏ／１０００であった。このようにして、本構
造の半導体装置はクラックの発生率およびショート率を
減少させることができた。
一般に、プラスチックス等からなる第２の絶縁層を形成
すると、バンプ６との接着強度が低下することが考える
られる。このことを実験により確めたのが第６図である
。従来の第２の絶縁層４が介在しない場合には、バンプ
と第１の絶縁層との−９− 接着強度は２１０ｏ／バンプと大きい。しかし、第１の
絶縁層全面に第２の絶縁層を形成した場合には接着強度
が７０ｇ／バンプと低下する。しかし、本発明の構造の
ようにバンプと第１の絶縁層との接合面を形成すること
によりバンプの接着強度は２００！１／バンブと従来装
置とあまり変らないものが得られた。このようにして本
発明の半導体装置のバンプの接着強度は第２の絶縁層を
設けても低下してないことがわかる。
すると、バンプ６との接着強度が低下することが考える
られる。このことを実験により確めたのが第６図である
。従来の第２の絶縁層４が介在しない場合には、バンプ
と第１の絶縁層との−９− 接着強度は２１０ｏ／バンプと大きい。しかし、第１の
絶縁層全面に第２の絶縁層を形成した場合には接着強度
が７０ｇ／バンプと低下する。しかし、本発明の構造の
ようにバンプと第１の絶縁層との接合面を形成すること
によりバンプの接着強度は２００！１／バンブと従来装
置とあまり変らないものが得られた。このようにして本
発明の半導体装置のバンプの接着強度は第２の絶縁層を
設けても低下してないことがわかる。
［発明の効果］
以上要するに本発明はフリップチップ型の半導体装置に
おいて、そのフリップチップの配設構造を工夫したもの
であり、バンプと、配線層を保護する第１の絶縁層との
間にさらに第２の絶縁層を形成したことを特徴としてい
る。このように第２の絶縁層が第１の絶縁層の表面に形
成されているために、第１の絶縁層で生じたクラック、
ピンホール等によって、水分が配線層へ浸透するのを防
止することができる。従って素子の寿命および信頼性を
向上させることができる。文箱２の絶縁層−１０− は弾性のあるプラスチックス等から形成されているため
に、その弾性力によりバンプ６の熱ストレスを吸収し、
第１の絶縁層にクラックを発生することを防止すること
ができる。又バンプを設ける開口部は、段階的に形成さ
れているのでバンプは第１の絶縁層と接合し、バンプの
機械的接着強度はこの接合面で保持されるために、バン
プの接着強度が低下しない。
おいて、そのフリップチップの配設構造を工夫したもの
であり、バンプと、配線層を保護する第１の絶縁層との
間にさらに第２の絶縁層を形成したことを特徴としてい
る。このように第２の絶縁層が第１の絶縁層の表面に形
成されているために、第１の絶縁層で生じたクラック、
ピンホール等によって、水分が配線層へ浸透するのを防
止することができる。従って素子の寿命および信頼性を
向上させることができる。文箱２の絶縁層−１０− は弾性のあるプラスチックス等から形成されているため
に、その弾性力によりバンプ６の熱ストレスを吸収し、
第１の絶縁層にクラックを発生することを防止すること
ができる。又バンプを設ける開口部は、段階的に形成さ
れているのでバンプは第１の絶縁層と接合し、バンプの
機械的接着強度はこの接合面で保持されるために、バン
プの接着強度が低下しない。
第１図は本発明の具体的な〜実施例にかかる半導体装置
の製作の一工程を説明する本装置の断面図である。第２
、第３、第４、第５図は同様に同実施例の他の工程を示
した本装置の断面図である。 第６図はバンプの引張り強度試験の特性を示した特性図
である。 １・・・半導体基板 ２・・・配線間 ３・・・第１の絶縁層 ４・・・第２の絶縁層１０．１
２・・・開口部 ６・・・バンプ７・・・ハンダ層 ８
・・・配線基板 −１１− くＮ４−１輻（、、ｘ＜＞ｂ）
の製作の一工程を説明する本装置の断面図である。第２
、第３、第４、第５図は同様に同実施例の他の工程を示
した本装置の断面図である。 第６図はバンプの引張り強度試験の特性を示した特性図
である。 １・・・半導体基板 ２・・・配線間 ３・・・第１の絶縁層 ４・・・第２の絶縁層１０．１
２・・・開口部 ６・・・バンプ７・・・ハンダ層 ８
・・・配線基板 −１１− くＮ４−１輻（、、ｘ＜＞ｂ）
Claims (2)
- （１）半導体素子を形成した半導体基板と、該半導体基
板上に形成された配線層と、該配線層の一部を間口部と
し、該開口部を除いて、前記半導体基板の表面に形成さ
れた第１の絶縁層と、前記開口部の配線層と電気的に接
合し、前記第１の絶縁層にも接合し、支持されるバンブ
と、から成る半導体装置において、 前記第１の絶縁層の開口部と同心的に設けられ、その開
口面積よりも、より大きな開口面積の開口部を有する第
２の絶縁層を、前記半導体基板上に形成し、前記バンブ
は、前記配線層と電気的に接合し、前記第１の絶縁層と
、前記第２の絶縁層とで支持されていることを特徴とす
る半導体装置。 - （２）前記第２の絶縁層は、プラスチックスから成るこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59035826A JPS60180147A (ja) | 1984-02-27 | 1984-02-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59035826A JPS60180147A (ja) | 1984-02-27 | 1984-02-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60180147A true JPS60180147A (ja) | 1985-09-13 |
Family
ID=12452755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59035826A Pending JPS60180147A (ja) | 1984-02-27 | 1984-02-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60180147A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63312646A (ja) * | 1987-06-16 | 1988-12-21 | Nippon Denso Co Ltd | 半導体装置及びその製造方法 |
| US4950623A (en) * | 1988-08-02 | 1990-08-21 | Microelectronics Center Of North Carolina | Method of building solder bumps |
| US5053851A (en) * | 1991-01-14 | 1991-10-01 | International Business Machines Corp. | Metal bump for a thermal compression bond and method for making same |
| US5059553A (en) * | 1991-01-14 | 1991-10-22 | Ibm Corporation | Metal bump for a thermal compression bond and method for making same |
| US5227812A (en) * | 1990-02-26 | 1993-07-13 | Canon Kabushiki Kaisha | Liquid jet recording head with bump connector wiring |
| US5289631A (en) * | 1992-03-04 | 1994-03-01 | Mcnc | Method for testing, burn-in, and/or programming of integrated circuit chips |
-
1984
- 1984-02-27 JP JP59035826A patent/JPS60180147A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63312646A (ja) * | 1987-06-16 | 1988-12-21 | Nippon Denso Co Ltd | 半導体装置及びその製造方法 |
| US4950623A (en) * | 1988-08-02 | 1990-08-21 | Microelectronics Center Of North Carolina | Method of building solder bumps |
| US5227812A (en) * | 1990-02-26 | 1993-07-13 | Canon Kabushiki Kaisha | Liquid jet recording head with bump connector wiring |
| US5576748A (en) * | 1990-02-26 | 1996-11-19 | Canon Kabushiki Kaisha | Recording head with through-hole wiring connection which is disposed within the liquid chamber |
| US5053851A (en) * | 1991-01-14 | 1991-10-01 | International Business Machines Corp. | Metal bump for a thermal compression bond and method for making same |
| US5059553A (en) * | 1991-01-14 | 1991-10-22 | Ibm Corporation | Metal bump for a thermal compression bond and method for making same |
| US5289631A (en) * | 1992-03-04 | 1994-03-01 | Mcnc | Method for testing, burn-in, and/or programming of integrated circuit chips |
| US5374893A (en) * | 1992-03-04 | 1994-12-20 | Mcnc | Apparatus for testing, burn-in, and/or programming of integrated circuit chips, and for placing solder bumps thereon |
| US5381946A (en) * | 1992-03-04 | 1995-01-17 | Mcnc | Method of forming differing volume solder bumps |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6014318A (en) | Resin-sealed type ball grid array IC package and manufacturing method thereof | |
| JP2825083B2 (ja) | 半導体素子の実装構造 | |
| US6927489B1 (en) | Semiconductor device provided with rewiring layer | |
| JP3238004B2 (ja) | 半導体装置の製造方法 | |
| US5663530A (en) | Wire bond tape ball grid array package | |
| KR970067787A (ko) | 반도체장치 | |
| US20030122237A1 (en) | Semiconductor device | |
| JPS60180147A (ja) | 半導体装置 | |
| US20060043605A1 (en) | Semiconductor device | |
| JP3686047B2 (ja) | 半導体装置の製造方法 | |
| JP3529507B2 (ja) | 半導体装置 | |
| US6472759B1 (en) | Ball grid array type semiconductor device | |
| JP2000031340A (ja) | 電子部品 | |
| US6215169B1 (en) | Semiconductor device with adhesive tape not overlapping an opening in the uppermost surface of the semiconductor element surface | |
| JPH07135203A (ja) | 半導体装置 | |
| JP2002208602A (ja) | 半導体パッケージおよびその製造方法 | |
| US20050285266A1 (en) | Arrangement for increasing the reliability of substrate-based BGA packages | |
| JP2743156B2 (ja) | 樹脂封止型半導体装置 | |
| JP2712967B2 (ja) | 半導体装置 | |
| JP3117688B2 (ja) | 表面実装用の半導体パッケージ | |
| JP4260766B2 (ja) | 半導体装置 | |
| KR19980025889A (ko) | 중합체층이 개재된 반도체 칩과 기판 간의 범프 접속 구조 | |
| JP4175339B2 (ja) | 半導体装置の製造方法 | |
| JP2970085B2 (ja) | 半導体装置 | |
| JP3277830B2 (ja) | 電子部品の組立て方法 |