JPS60180171A - Insulated gate type field-effect semiconductor device and trimming method - Google Patents
Insulated gate type field-effect semiconductor device and trimming methodInfo
- Publication number
- JPS60180171A JPS60180171A JP59035574A JP3557484A JPS60180171A JP S60180171 A JPS60180171 A JP S60180171A JP 59035574 A JP59035574 A JP 59035574A JP 3557484 A JP3557484 A JP 3557484A JP S60180171 A JPS60180171 A JP S60180171A
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- semiconductor
- semiconductor device
- gate electrode
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6728—Vertical TFTs
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は絶縁ゲイI−型半導体装置(以下IGFという
)のゲイト電極を形成後トリミングが可能な構造を有し
、かつそのゲイト電極をスズまたはインジュームを主成
分とする酸化物または窒化物の(2)
導電膜により設けることを目的としている。Detailed Description of the Invention The present invention has a structure in which a gate electrode of an insulated gay I-type semiconductor device (hereinafter referred to as IGF) can be trimmed after formation, and the gate electrode is made mainly of tin or indium. (2) The purpose is to provide a conductive film using an oxide or nitride.
本発明は、トリミング可能なIGFとして、透光性絶縁
性基板上の第1の導電性電極、第1の半導体、第1の絶
縁体、第2の半導体、第2の導電性電極および第2の絶
縁体よりなる6層に積層された積層体の側部における第
1の絶縁体上に形成する第3の半導体によりチャネル形
成領域を構成せしめ、この形成領域上に窒化珪素または
炭化珪素のゲイト絶縁膜とこの股上にスズまたはインジ
ュームを主成分とする酸化物または窒化物の導電膜のゲ
イト電極とを有するIGFを用いたものである。The present invention provides a trimmable IGF that includes a first conductive electrode, a first semiconductor, a first insulator, a second semiconductor, a second conductive electrode, and a second conductive electrode on a transparent insulating substrate. A channel formation region is formed by a third semiconductor formed on the first insulator on the side of the stacked body consisting of six layers of insulators, and a gate of silicon nitride or silicon carbide is formed on this formation region. This uses an IGF having an insulating film and a gate electrode formed of an oxide or nitride conductive film containing tin or indium as a main component on the insulating film.
この本発明のIGFを応用して各絵素に連結した固体表
示装置を設けることができる。By applying the IGF of the present invention, a solid-state display device connected to each picture element can be provided.
本発明はかかるマトリックス構造の複合半導体装置を基
板上に設け、固体表示装置である液晶表示型、エレクト
ロ・クロミック表示型等のディスプレイ装置に応用する
ことを目的としている。An object of the present invention is to provide a composite semiconductor device having such a matrix structure on a substrate and apply it to a display device such as a liquid crystal display type or an electrochromic display type that is a solid state display device.
この液晶表示またはエレクトロ・クロミック表示素子は
その等価回路としてキャパシタ(以下Cという)にて示
すことができる。このためIGFと(3)
Cとを例えば2×2のマトリックス構成せしめたものを
第1図に示す。This liquid crystal display or electrochromic display element can be represented by a capacitor (hereinafter referred to as C) as its equivalent circuit. For this purpose, IGF and (3)C are arranged in a 2×2 matrix, for example, as shown in FIG.
第1図において、マトリックスの各番地は一対を構成す
る2個のIGF (10)、(10’)と、表示部とし
てのC(70)によりH[lilの絵素を構成させてい
る。In FIG. 1, each address of the matrix constitutes a picture element of H[lil by two IGFs (10), (10') forming a pair and C (70) as a display section.
これらを列(Y方向のリード>(51)、<52)とし
てビット線に連結し、他方、ゲイト枝として連結された
行(X方向のり一部X53)、(54)(ワード線)を
設けたものである。These are connected to the bit line as columns (leads in the Y direction>(51), <52), and on the other hand, rows (part X53 in the X direction) and (54) (word lines) are connected as gate branches. It is something that
すると、(列えば(51)、〈5會)を11」とし、(
52入(54)を「0」とすると、ycp (10)、
<10’)はともにオンとなり、他の番地のIGFはオ
フとなる。そして任意のビット線とワード線を1つづつ
または1つの一行または列として選択してオンすること
により、電気的等価素子C(70)で示される表示部を
選択的にオン状態にすることができる。Then, (if arranged, (51), <5 meetings) becomes 11'', (
If 52 pieces (54) are "0", ycp (10),
<10') are both turned on, and IGFs at other addresses are turned off. Then, by selectively turning on arbitrary bit lines and word lines one by one or as one row or column, the display section represented by the electrically equivalent element C (70) can be selectively turned on. can.
本発明は、固体表示装置におけるアクティブ絵素が例え
ば640 X525である時、そのすべての絵素のIG
Fを正常に動作させることはその製品歩留りを考慮する
とまったく不可能である。このため(4)
本発明では、一対のIGFのうち一方のIGI’のゲイ
トに破損(ショート)が生じている場合、この破損して
いるIGFをX方向のリードからレーザトリミング(以
下LTという)して分離し除去してしまう、または電気
的パルスを加えてショートした部分の電極の一方は気化
して除去してしまうことにより良品とするいわゆる冗長
用素子を各絵素に設けたものである。本発明はかかる目
的のため、このIGFのゲイト電極はLT用に昇華性を
有するスズまたはインジュームを主成分とする酸化物ま
たは窒化物の導電膜を用い、加えて熱伝導度も金属中き
わめて小さい導電膜よりなることを特長としている。In the present invention, when the active picture elements in a solid-state display device are, for example, 640 x 525, the IG of all the picture elements is
It is completely impossible to operate F normally considering its product yield. Therefore, (4) in the present invention, if the gate of one IGI' of a pair of IGFs is damaged (short-circuited), the damaged IGF is laser trimmed from the lead in the X direction (hereinafter referred to as LT). Each pixel is equipped with a so-called redundant element, which makes it a good product by separating and removing it by applying an electric pulse, or by vaporizing and removing one side of the electrode that is short-circuited by applying an electric pulse. . For this purpose, the present invention uses a conductive film of an oxide or nitride whose main component is tin or indium, which has sublimation property, for the gate electrode of this IGF. It is characterized by being made of a small conductive film.
第2図は本発明を実施するための積層型IGFの縦断面
図およびその製造工程を示したものである。FIG. 2 shows a longitudinal cross-sectional view of a stacked IGF for carrying out the present invention and its manufacturing process.
この図面は表示絵素駆動用に2つのIGFを用いこれら
を1つの積層体にそって作製する製造例を示すが、同一
基板に複数ケ作る場合もまったく同様である。This figure shows a manufacturing example in which two IGFs are used to drive display picture elements and are manufactured along one stacked body, but the same is true when a plurality of IGFs are manufactured on the same substrate.
図面において、絶縁基板(1)例えば石英ガラ(5)
スまたはホウ珪酸ガラス基板又は有機フィルム上に第1
の導電膜(2)を下側電極、絵素の一方の電極として設
けた。この実施例では弗素が添加された酸化スズを主成
分とする透光性導電膜を0.3μの厚さに形成している
。これに選択エッチを第1のマスク■を用いて施した。In the drawings, an insulating substrate (1) such as a quartz glass (5) or a borosilicate glass substrate or an organic film is shown with a first layer on it.
A conductive film (2) was provided as the lower electrode and one electrode of the picture element. In this embodiment, a transparent conductive film whose main component is tin oxide doped with fluorine is formed to a thickness of 0.3 μm. Selective etching was performed on this using the first mask (3).
さらにこの上面にPまたはN型の導電型を有する第1の
非単結晶半導体(3)(以下単に31という)を100
〜3000人、第1の絶縁体(4〉く以下単にS2とい
う><0.3〜3μ)4第1の半導体と同一導電型を有
する第3の半導体(5)(以下単にS3という)〈0.
1〜0.5μ〉を積層(スタック即ちSという)して設
けた。この積層によりNIN、 PIP構造(Iは絶縁
体)を有せしめた。Furthermore, a first non-single crystal semiconductor (3) (hereinafter simply referred to as 31) having a conductivity type of P or N type is placed on the upper surface of the 100
~3000 people, first insulator (4〉hereinafter simply referred to as S2><0.3 to 3μ)4 third semiconductor (5) having the same conductivity type as the first semiconductor (hereinafter simply referred to as S3)〈 0.
1 to 0.5μ> were laminated (stacked or referred to as S). This lamination provided a NIN/PIP structure (I is an insulator).
この上面に、ITO(酸化インジューム・スズ)。On top of this is ITO (indium tin oxide).
MoS+、 * Tl5IL + WStL+ W+
Ti + Mo+ Crを主成分とする耐熱性金属の第
2の導電膜(6〉(以下S5ともいう〉、ここでは半導
体に密接してクロムを主成分とする金属(500〜30
00人)を用い、さらにその上面にアルミニュームを0
.5〜2μ例えば1μ積層して(6)
用いた。さらにその上層に眉間絶縁物として有効な第2
の絶縁体(7)〈以下単に55)を0.5〜5μ例えば
2μmの厚さに積層した。この絶縁体はPIQ等の有機
樹脂とした。MoS+, * Tl5IL + WStL+ W+
A second conductive film (6〉 (hereinafter also referred to as S5) of a heat-resistant metal whose main component is Ti + Mo + Cr, here a metal whose main component is chromium (500 to 30
00 people), and then put aluminum on the top surface.
.. A stack of 5 to 2μ, for example 1μ, was used (6). Furthermore, there is a second layer on the upper layer that is effective as an insulator between the eyebrows.
The insulator (7) (hereinafter simply referred to as 55) was laminated to a thickness of 0.5 to 5 μm, for example, 2 μm. This insulator was an organic resin such as PIQ.
この第1、第3の半導体のN、P層をN’NまたはP“
PとしてN’NINN”、P”PIPP’ (Iは絶縁
体)としてPまたはNと第1、第2の電極との接触抵抗
を下げることは有効であった。The N and P layers of the first and third semiconductors are N'N or P"
It was effective to reduce the contact resistance between P or N and the first and second electrodes by using N'NINN'' as P and P''PIPP' (I is an insulator).
かくのごとくにして、第1の導体(12>、第1のの半
導体(13)、第1の絶縁体(14)、第3の半導体(
15)、第2の導体(16)および第2の絶縁体(17
)よりなる積層体(60)をマスク■を用いて形成して
得た。In this way, the first conductor (12), the first semiconductor (13), the first insulator (14), and the third semiconductor (
15), second conductor (16) and second insulator (17)
) was obtained by forming a laminate (60) using a mask (2).
ここではプラスマ気相エッチ例えば肝気体またはCF、
+ oLの混合気体を用い、0.1〜0.5torr、
30Wとしてエッチ速度500人/分とした。Here, plasma gas phase etch, e.g. liver gas or CF,
+ oL mixed gas, 0.1 to 0.5 torr,
The etching speed was set at 30W and 500 people/min.
この後、これら積層体SL (13)、52 (14)
、S3 (15)。After this, these laminates SL (13), 52 (14)
, S3 (15).
導体(16)、絶縁体(17)を覆ってチャネル形成領
域を構成する真性またはP−型の非単結晶半導体を第3
の半導体(24)として積層させた。この第3(7)
の半導体(24)は、基板上にシランのグロー放電法(
PCVD法)、光CVD法、LT CVD法(IIOM
OCVD法ともいう)を利用して室温〜500°Cの温
度例えばpcVD法における200℃、0.1torr
、30W、13.56 Mllzの条件下にて設けたも
ので、水素または弗素が添加された非晶質(アモルファ
ス)または半非晶質(セミアモルファス)または多結晶
構造の非単結晶珪素半導体を用いている。本発明におい
てはアモルファスまたはセミアモルファス半導体を中心
として示す。A third layer is made of an intrinsic or P-type non-single crystal semiconductor that covers the conductor (16) and the insulator (17) and forms the channel formation region.
It was laminated as a semiconductor (24). This third (7) semiconductor (24) is prepared by silane glow discharge method (
PCVD method), photoCVD method, LT CVD method (IIOM
Temperatures from room temperature to 500°C, such as 200°C and 0.1 torr in the pcVD method.
, 30 W, and 13.56 Mllz, and is a non-single-crystal silicon semiconductor with an amorphous, semi-amorphous, or polycrystalline structure doped with hydrogen or fluorine. I am using it. The present invention focuses on amorphous or semi-amorphous semiconductors.
さらに、その」二面に同一反応炉にて、第3の半導体表
面を大気に触れさせることな(窒化珪素膜(25)を光
CVD法にてシラン(ジシランでも可)とアンモニアと
で水銀励起法の気相反応により作製し、厚さは300〜
2000人とした。Furthermore, in the same reactor, a silicon nitride film (25) was heated with mercury using silane (disilane is also acceptable) and ammonia using the photo-CVD method, without exposing the third semiconductor surface to the atmosphere. The thickness is 300~300 mm.
It was set at 2,000 people.
この絶縁膜は13.56MI(z〜2.45Gtlzの
周波数の電磁エネルギにより活性化した窒素またはアン
モニア雰囲気に100〜400℃浸して固相−気相反応
の窒化珪素を形成してもよい。This insulating film may be immersed in a nitrogen or ammonia atmosphere activated by electromagnetic energy at a frequency of 13.56 MI (z to 2.45 Gtlz) at 100 to 400° C. to form silicon nitride in a solid-vapor phase reaction.
また、PCVD法または光CVD法によりDMS (I
f、5i(8)
(CI、 )、)、MMS (11,Si (CTo
) )を用いて炭化珪素(25)を形成させてもよい。In addition, DMS (I
f, 5i (8) (CI, ), ), MMS (11, Si (CTo
)) may be used to form silicon carbide (25).
かくして第2図(B)に示すごときS2 (14)の側
周辺では、チャネル形成領域(9)、<9’)とその上
のゲイト絶縁物(25)としての絶縁物を形成させた。Thus, in the vicinity of the S2 (14) side as shown in FIG. 2(B), a channel forming region (9), <9') and an insulator as a gate insulator (25) were formed thereon.
第3の半導体(24)はSl、S3とはダイオード接合
を構成させている。The third semiconductor (24) forms a diode junction with Sl and S3.
第2図(B)において、この後この積層体上を覆って第
3の導電膜(18)を30〜1500人の厚さ例えば5
00人に形成した。In FIG. 2(B), a third conductive film (18) is then formed to cover this laminate to a thickness of 30 to 1,500, for example, 5.
00 people were formed.
このゲイト電極を構成する導電膜(26)はスズまたは
インジュームを主成分とする酸化物または窒化物の導電
膜とし、耐熱性を有しかつ昇華性の導電膜とした。The conductive film (26) constituting this gate electrode was an oxide or nitride conductive film containing tin or indium as a main component, and was a heat-resistant and sublimable conductive film.
このスズまたはインジュームを主成分とする酸化物また
は窒化物の導電膜として例えば昇華性を有する酸化スズ
、ITO(酸化インジューム・スズ)を電子ビーム蒸着
で作製した。一般に導体としてアルミニュームが用いら
れる。このアルミニュームは融点65B、8°C,、熱
伝導率0.487ca1.cm−1,5ec−’(9)
deg ” 、比抵抗2.75 X 10−’ Ocm
である。しかし熱伝導率が高く、酸化性を有するため、
レーザパルス光が照射された時、その熱エネルギーは横
方向に伝播されてしまい、高熱の部分が気化できない。As a conductive film of an oxide or nitride containing tin or indium as a main component, for example, sublimable tin oxide or ITO (indium tin oxide) was fabricated by electron beam evaporation. Aluminum is generally used as a conductor. This aluminum has a melting point of 65B, 8°C, and a thermal conductivity of 0.487ca1. cm-1,5ec-'(9) deg'', specific resistance 2.75 x 10-'Ocm
It is. However, due to its high thermal conductivity and oxidizing properties,
When laser pulse light is irradiated, the thermal energy is propagated laterally, and the highly heated parts cannot be vaporized.
またゲイト絶縁物および大気と酸化反応し、導電性の酸
化アルミニュームが残存してしまう。他方、スズまたは
インジュームを主成分とする酸化物または窒化物の導電
膜は昇華性であるため溶融状態を呈さず、加熱により直
接気化してしまうとともに既に酸化または窒化をしてい
るため、電極材料それ自体がゲイト絶縁物と反応したり
、また絶縁物中に質量の大きいインジュ−ムまたはスズ
の金属が拡散してチャネル形成領域の半導体またはソー
ス、ドレインの電極とショートする原因を作らない等の
きわめて特殊な材料であることが判明した。Furthermore, it undergoes an oxidation reaction with the gate insulator and the atmosphere, leaving conductive aluminum oxide. On the other hand, conductive films of oxides or nitrides whose main component is tin or indium are sublimable, so they do not appear in a molten state, but are directly vaporized by heating and have already been oxidized or nitrided, so they cannot be used as electrodes. The material itself should not react with the gate insulator, or heavy indium or tin metal may diffuse into the insulator, causing a short circuit with the semiconductor in the channel formation region or the source and drain electrodes. It turned out to be a very special material.
さらにゲイト電極と連結するリードを作るためこのスズ
またはインジュ−ムを主成分とする酸化物または窒化物
の導電膜の上面にアルミニュームを0.5〜3μ例えば
1.5μの厚さに真空蒸着法に(10)
より積層し、そのシート抵抗を0.1Ω/口以下とした
。Furthermore, in order to make a lead connected to the gate electrode, aluminum is vacuum evaporated to a thickness of 0.5 to 3 μm, for example, 1.5 μm, on the top surface of the conductive film of oxide or nitride containing tin or indium as the main component. The sheets were laminated according to the method (10), and the sheet resistance was set to 0.1 Ω/hole or less.
この後、この上面にレジストを形成し、第3のマスク■
を用いて第4図に図示されているワード線(X方向)(
51)(リード線X53)用のアルミニュームのエツチ
ングをした。さらに第4のマスク■を用いてゲイト電極
(19)、(19’)をエツチング法により形成した。After this, a resist is formed on this upper surface, and a third mask ■
The word line (X direction) shown in FIG.
51) Etched the aluminum for (lead wire X53). Furthermore, gate electrodes (19) and (19') were formed by etching using the fourth mask (2).
かくして第3図(C)を得た。もちろんリード線(53
)とゲイト電極とを併用するならばこの■のマスクは■
と同様に処理される。Thus, Figure 3(C) was obtained. Of course the lead wire (53
) and a gate electrode, this ■ mask is ■
is processed in the same way.
かくしてソースまたはドレインを51 (13)、チャ
ネル形成領域(9)、<9’>を有するS4 (24)
、ドレインまたはソースを53 (15)により形成せ
しめ、チャネル形成領域側面上にはゲイト絶縁物(18
)、< 1.8 ’ )その外側面上にゲイト電極(1
9)、<19’)を設けた対を構成する積層型のIGF
(10)、<10’)を作ることができた。Thus, S4 (24) with source or drain 51 (13), channel forming region (9), <9'>
, a drain or a source is formed by 53 (15), and a gate insulator (18) is formed on the side surface of the channel formation region.
), <1.8') on its outer surface with a gate electrode (1
9), <19')
(10), <10').
この2つのIGFの動作特性の調査をぜんとする場合、
例えばその一方のゲイト電極とソースまた(11)
はドレインとがショートしていたとする。またはゲイト
電極(19)、<19’)と絵素を構成する導電性電極
(36)と素子の電極(12)がキャパシタの一方の電
極であるため、駆動動作の一定の時間蓄積された電荷を
保持し続けなければならず、しかも、もしショー]・が
起きているとこの電荷保持が不可能である。When attempting to investigate the operating characteristics of these two IGFs,
For example, assume that one of the gate electrodes and the source (11) are short-circuited, or the drain (11) is short-circuited. Alternatively, since the gate electrode (19), <19'), the conductive electrode (36) constituting the picture element, and the element electrode (12) are one electrode of the capacitor, the charge accumulated for a certain period of time during the drive operation must continue to be held, and if the show] is occurring, this charge holding is impossible.
かかる故障のIGFは、IGFの駆動杵のX方向のリー
ドおよびY方向のリード間に電流が10nA以上(各I
GFはチャネル長1μ、チャネル中2mmとする)流れ
る。この2つのIGFのうちの一方の不良セルの検出に
は基板側より透光性を有するスズまたはインジュームを
主成分とする酸化物または窒化物の導電膜を通してチャ
ネル形成領域に光照射(500nm以下の波長が好まし
い)を行い、この光照射により発生するキャリアの光電
流の大小により検出することができた。即ち良品ならば
大きく光電流の影響を受けるが、不良品ならばほとんど
変化がないことより判定が可能であった。さらにこれは
不良のIGFに対し、上方よりエキシマレ−(12)
ザ(波長250〜500nm )にQスイッチを加え(
平均出力0.8〜ILパルスは1〜数回行う)、X方向
のリードより扱われているゲイト電極をトリミングし電
気的に分離した。In such a faulty IGF, the current is 10 nA or more between the X direction lead and the Y direction lead of the drive punch of the IGF (each IGF
GF flows (with a channel length of 1μ and a channel length of 2mm). To detect a defective cell in one of these two IGFs, the channel forming region is irradiated with light (500 nm or less) from the substrate side through a conductive film of oxide or nitride whose main component is tin or indium. (preferably a wavelength of That is, if it is a good product, it will be greatly affected by the photocurrent, but if it is a defective product, it can be determined because there is almost no change. Furthermore, for defective IGFs, a Q-switch is added to the excimer laser (12) laser (wavelength 250-500 nm) from above (
(average output: 0.8 - IL pulse is performed once to several times), and the gate electrode handled by the X-direction lead was trimmed and electrically isolated.
レーザ光はYAG レーザ(波長1.06μ)でもよい
。The laser light may be a YAG laser (wavelength: 1.06μ).
しかしゲイト電極のみ選択的に除去するため、光学的E
gが3eV以上あるより短波長のレーザ光(波長250
〜500nm )がゲイト電極の除去に著しい効果を有
していた。加えてかかる短波長光はパルスデュレイショ
ンが5〜30n秒とYAGレーザの60〜90n秒に比
べて短く、そのため熱の横方向への伝導度も少なく、昇
華トリミングをより助長させることができた。However, since only the gate electrode is selectively removed, the optical E
Shorter wavelength laser light with g of 3 eV or more (wavelength 250
~500 nm) had a significant effect on gate electrode removal. In addition, such short wavelength light has a pulse duration of 5 to 30 ns, which is shorter than the 60 to 90 ns of a YAG laser, and therefore has less lateral conductivity of heat, making it possible to further promote sublimation trimming. .
もちろん本発明においては、X方向のリードはアルミニ
ュームを主配線とするシート抵抗も0.1Ω/口以下で
あり、厚さは0.5μ以上を有する。Of course, in the present invention, the leads in the X direction have a sheet resistance of 0.1 Ω/hole or less and a thickness of 0.5 μ or more, since the main wiring is made of aluminum.
しかし他方このリードより枝分かれしたIGFのゲイト
電極はスズまたはインジュームを主成分とする酸化物ま
たは窒化物の導電膜(シート抵抗5〜500Ω/口)に
より形成し、薄い厚さく例えば30(13)
〜1000人)例えば500人の昇華性導体を用いてい
ることが大きな特長である。However, on the other hand, the gate electrode of the IGF branched from this lead is formed of a conductive film (sheet resistance 5 to 500 Ω/hole) of oxide or nitride mainly composed of tin or indium, and has a thin thickness of, for example, 30 (13). ~1000 people) For example, a major feature is that it uses sublimable conductors of 500 people.
即ちかかる昇華性を有する金属をゲイト電極とし、かつ
その厚さが薄い場合、パルス電圧をX方向のリードとY
方向のリード間に良品のゲイト絶縁物が破損しない程度
であって高い電圧(例えばパルス中1μ、電圧30v)
で加えた。すると、このショートした不良のIGFのゲ
イト部分のみが発熱し、その上の電極材料を部分的に昇
華させて除去することが可能となった。In other words, if a metal with such sublimation property is used as a gate electrode and its thickness is thin, a pulse voltage is applied between the lead in the X direction and the lead in the Y direction.
A voltage that is high enough not to damage the good gate insulator between the leads in both directions (e.g. 1μ during pulse, voltage 30V)
I added it. Then, only the gate portion of this short-circuited defective IGF generated heat, making it possible to partially sublimate and remove the electrode material thereon.
もちろんそのトリミング工程として不良箇所のIGFを
調べるため、最初、電気パルスを加え、ゲイト電極に損
傷を与え、その後、このゲイト電極を目視またはコンピ
ュータ・エイデツド・ディテクタ(マイクロ・コンピュ
ータに連結されたCCDカメラにより検出する装置)に
より検出してその不良IGFをレーザ光によりゲイト電
極をリードよりトリミングして不動作とする方法も有効
であることはいうまでもない。Of course, as part of the trimming process, in order to investigate the defective IGF, an electric pulse is first applied to damage the gate electrode, and then the gate electrode is inspected visually or with a computer-aided detector (a CCD camera connected to a microcomputer). Needless to say, it is also effective to detect the defective IGF using a device that detects the defective IGF and trim the gate electrode from the lead using a laser beam to make it inoperable.
さらに本発明において、トリミングしてしまっ(14)
た後アセトン、フレオン溶液等により超音波洗浄をし、
レーザ照射による飛散物を除去することは有効である。Furthermore, in the present invention, after trimming (14), ultrasonic cleaning is performed using acetone, Freon solution, etc.
It is effective to remove scattered objects by laser irradiation.
第3図は第2図に示したIGPを用いて、第1図に示し
た本発明の固体表示装置の部分の平面図を示したもので
ある。FIG. 3 is a plan view of a portion of the solid-state display device of the present invention shown in FIG. 1 using the IGP shown in FIG. 2.
第3図(A)は第1図の(1,1)、<1.2 )、(
2,1)。Figure 3 (A) shows (1, 1), <1.2), (
2,1).
(2,2)の番地に対応して特に(L2 >の番地のI
GFの平面図である。さらに第4図(B)は第3図(A
)のB−B′の縦断面図である。また第3図(A)のA
−A ’の縦断面図には第2図(C)が対応している。Corresponding to address (2, 2), especially I of address (L2 >)
It is a top view of GF. Furthermore, Fig. 4 (B) is similar to Fig. 3 (A
) is a longitudinal sectional view taken along line BB'. Also, A in Figure 3 (A)
-A' corresponds to the longitudinal cross-sectional view of FIG. 2(C).
このIGFの下側の電極(12)より延在した電極(第
3図では下側に設けられている)<36)は、絵素で構
成する液晶(キャパシタ)(70)に連結せしめている
。他方は液晶(70)の接地電極(32)として設けら
れる。The electrode extending from the lower electrode (12) of this IGF (provided on the lower side in Fig. 3) is connected to a liquid crystal (capacitor) (70) composed of picture elements. . The other is provided as a ground electrode (32) for the liquid crystal (70).
第3図において、積層体(60)に対し、これにそって
設けられたゲイト電極(19)、<19’)は積層体(
60)と直交して設けられているX方向のリード(53
)に連結している。積層体(60)の内部に設(15)
けられている第2の導電IJ!1(51)は、Y方向の
リード配線とし構成させた。かくしてX方向、Y方向に
マトリックス構成を有し、ITr/絵素構造を有せしめ
ることができた。In FIG. 3, the gate electrode (19) provided along the laminate (60) (<19') is connected to the laminate (60).
The lead (53) in the X direction is provided perpendicular to the lead (53).
). A second conductive IJ provided (15) inside the laminate (60)! 1 (51) is configured as a lead wiring in the Y direction. In this way, it was possible to have a matrix configuration in the X and Y directions and an ITr/pixel structure.
さらにこれらの絵素を高周波で動作させるため、IGF
の周波数特性がきわめて重要であるが、本発明のIGF
はVpb −8V、V的−8vにおいてカットオフ周波
数10MHz以上(19,5MHz XNチャネルIG
F >を有せしめることができた。V、−O,S〜3v
にすることが54 (25)への添加不純物の濃度制御
で可能となった。Furthermore, in order to operate these picture elements at high frequencies, IGF
The frequency characteristics of the IGF of the present invention are extremely important.
is Vpb -8V, Vpb -8V, cutoff frequency 10MHz or more (19.5MHz XN channel IG
F>. V, -O,S~3v
This became possible by controlling the concentration of impurities added to 54 (25).
かくのごとく一対を構成するIGFの一方のゲイト電極
がショートしていた場合、この上方よりレーザを例えば
QスイッチがかけられたvAG レーザ光を照射し、ゲ
イト電極を昇華気化させてしまうことによりパネル全体
の歩留りをこれまでの3%しかない状態より(不良絵素
が5ケ以下を良品とする)40%を越えるほどの歩留り
にまで向上させることができた。本発明の実施において
、レーザ光(ここでは波長1.06μのYAGレーザを
使用)は(16)
直径10〜30μを有せしめた。この為、本発明の一対
のIGFのゲイト電極間は互いに30μ離れているため
対をなす他のIGFに何等の支障もなく、一方のショー
トした側の絵素を除去することができた。If one of the gate electrodes of a pair of IGFs is short-circuited like this, a laser beam, such as a Q-switched vAG laser beam, is irradiated from above to sublimate and vaporize the gate electrode, thereby damaging the panel. We were able to improve the overall yield from the previous state of only 3% to over 40% (defective picture elements are considered good if there are 5 or fewer defective picture elements). In the practice of the present invention, the laser light (here a YAG laser with a wavelength of 1.06μ was used) had a (16) diameter of 10 to 30μ. For this reason, since the gate electrodes of the pair of IGFs of the present invention are separated by 30 μm from each other, the picture element on the short-circuited side of one of the IGFs could be removed without causing any trouble to the other IGFs forming the pair.
さらに製造に必要なマスクも4回で十分であり、マスク
精度を必要としない等の多くの特長をチャネル長が0.
2〜1μときわめて短くすることができることに加えて
有せしめることができた。Furthermore, four masks are sufficient for manufacturing, and the channel length is 0.
In addition to being able to make it very short to 2 to 1μ, it was also possible to have it.
さらにこれらのトリミング処理をしてしまった後、この
IGFのオーバコート用ポリイミド樹脂<zf> c:
より、絵素。部分、)□、液晶(7o)が充10μ)を
も兼ね、加えてこのスペーサをして絵素周辺部を黒色化
(無反射)してブラソクマトリクソスとして併用せしめ
た。このブランクマトリックス化により、この絵素のコ
ントラストを向上させてることができた。さらに(31
)の領域に表示体である例えばGH(ゲスト・ホスト)
型等の液晶を充填し、この絵素をIGF (10)、<
10’)のオン、オ(17)
フにより制御を行なわしめた。Furthermore, after these trimming processes, the polyimide resin for overcoating of this IGF <zf> c:
More, picture element. In addition, this spacer was used to make the peripheral area of the picture element black (non-reflective) and used as a blasomatrix. By creating a blank matrix, we were able to improve the contrast of this picture element. Furthermore (31
) is the display body, for example GH (guest host)
Fill liquid crystal such as a mold, and convert this picture element into IGF (10), <
Control was performed by turning on (10') and off (17).
本発明において、液晶(31)用の配向処理がされた2
つの電極(30>、<32)間を1〜10μとし、その
間隙に例えばGH型の液晶を注入し、加えて対抗基板(
1*)内に赤、緑、黄のフィルタをうめこむことにより
このディスプレイをカラー表示することが可能である。In the present invention, 2 which has been subjected to alignment treatment for liquid crystal (31)
The distance between the two electrodes (30>, <32) is 1 to 10μ, for example, GH type liquid crystal is injected into the gap, and in addition, the counter substrate (
By embedding red, green, and yellow filters in 1*), it is possible to display this display in color.
そして赤緑黄の3つの要素を交互に配列せしめればよい
。Then, the three elements of red, green, and yellow may be arranged alternately.
本発明において第2の積層体として半導体を用いこの側
周辺をチャネル形成領域として用いることは有効である
。しかしかかる構造においては第3の半導体を形成する
工程がないという特長を有するが、かかる場合この半導
体の表面がエツチング雰囲気にさらされるため、界面準
位密度が前記した第3の半導体を用いる方法に比べて大
きくなり、各IGF間にバラツキが発生してしまうとい
う欠点を有する。In the present invention, it is effective to use a semiconductor as the second stacked body and use the periphery of this side as a channel formation region. However, although such a structure has the advantage that there is no step of forming a third semiconductor, in such a case, the surface of this semiconductor is exposed to an etching atmosphere, so that the interface state density is lower than that of the method using the third semiconductor described above. It has the disadvantage that it is larger than the other IGFs, and variations occur between the IGFs.
また本発明において、ゲイト絶縁膜上のスズまたはイン
ジュームを主成分とする酸化物または窒化物の導電膜上
に昇華性を有するクロムを主成分(18)
とする金属を導電性酸化物または導電性窒化物よりも薄
い厚さで保護用に形成せしめ、その後の取扱に対し耐機
械的機能の向上をはかることは有効である。In addition, in the present invention, a conductive oxide or a conductive film is coated with a metal mainly composed of chromium (18) having sublimation property on a conductive film of an oxide or nitride mainly composed of tin or indium on the gate insulating film. It is effective to form the material with a thickness thinner than that of the nitride for protection and to improve its mechanical resistance against subsequent handling.
本発明において、スズまたはインジュームを主成分とす
る酸化物導電膜は酸化スズ(SnOまたはSnO>、
ITOの電子ビーム蒸着法により蒸着せしめ、また窒化
物導電膜は金属スズまたはインジュームを蒸廃せしめこ
の金属スズまたはインジュ−ムが飛翔中にプラズマ化し
たアンモニニアにより窒化をするいわゆるイオンブレー
ティング法により窒化スズ、窒化インジュームまたは窒
化インジュ−ム・スズを作製した。また出発材料として
SnOを用い、アンモニアのプラズマ雰囲気とすること
により酸化窒化物のスズまたはインジューム化合物を作
ることができた。In the present invention, the oxide conductive film containing tin or indium as a main component is tin oxide (SnO or SnO>,
ITO is deposited by electron beam evaporation, and the nitride conductive film is deposited by the so-called ion blating method, in which metal tin or indium is evaporated and the metal tin or indium is nitrided with ammonia, which is turned into plasma while in flight. Tin nitride, indium nitride, or indium tin nitride was prepared. Furthermore, by using SnO as a starting material and creating an ammonia plasma atmosphere, a tin oxynitride or an indium compound could be produced.
第1図は本発明の固体表示装置の絶縁ディト型半導体装
置とキャパシタとを絵素としたマトリックス構造の等価
回路を示す。
(19)
第2図(’A )、< B )、< c )は本発明の
積層型絶縁ゲイト型半導体装置の工程を示す縦断面図で
ある。
第3図(A>、<B)は本発明の積層型絶縁ゲイト型半
導体装置とキャパシタまた表示部とを一体化した平面デ
ィスプレイを示す固体表示装置の縦断面図である。
特許出願人
(20)
某1■
詰2(2)FIG. 1 shows an equivalent circuit of a solid-state display device according to the present invention having a matrix structure in which an insulated semiconductor device and a capacitor are used as picture elements. (19) FIG. 2 ('A), <B), <c) is a longitudinal sectional view showing the steps of the stacked insulated gate semiconductor device of the present invention. FIGS. 3(A) and 3(B) are longitudinal sectional views of a solid-state display device showing a flat display in which the stacked insulated gate semiconductor device of the present invention, a capacitor, and a display portion are integrated. Patent applicant (20) Certain 1■ Tsume 2 (2)
Claims (1)
導体と、該半導体上のゲイト絶縁物上のゲイト電極材料
としてスズまたはインジュームを主成分とする酸化物ま
たは窒化物の導電膜が設けられたことを特徴とする絶縁
ゲイト型電界効果半導体装置。 2、特許請求の範囲第1項において、絶縁ゲイト型半導
体装置は第1の電極上の第1の半導体、第1の絶縁体、
第2の半導体、第2の導電膜および眉間絶縁物を概略同
一形状に積層した積層体を有し、前記第1および第2の
半導体をしてドレインおよびソースを構成せしめ、前記
積層体の側部に隣接した第3の半導体によりチャネル形
成領域を構成して設け、前記半導体上にゲイト絶縁膜と
スズまたはインジ(1) ュームを主成分とする酸化物または窒化物の導電膜のゲ
イト電極とを前記積層体の側面に配設して設けたことを
特徴とする絶縁ゲイト型電界効果半導体装置。 3、スズまたはインジュームを主成分とする酸化物また
は窒化物の導電膜のゲイト電極がリードに連結して設け
られた絶縁ゲイト型電界効果半導体装置における不良の
半導体装置に対しレーザ光を照射して不良部分のゲイト
電極を前記ゲイト電極に連結したリードから電気的に分
離すること、または前記ゲイト電極内の不良領域の一部
を選択的に除去することにより前記半導体装置を良品に
変成せしめたことを特徴とする絶縁ゲイト型電界効果半
導体装置トリミング方法。[Claims] 1. A semiconductor provided on a substrate or a conductive electrode on the substrate, and an oxide or indium mainly containing tin or indium as a gate electrode material on a gate insulator on the semiconductor. An insulated gate field effect semiconductor device characterized by being provided with a nitride conductive film. 2. In claim 1, an insulated gate semiconductor device includes a first semiconductor on a first electrode, a first insulator,
It has a laminate in which a second semiconductor, a second conductive film, and a glabellar insulator are laminated in approximately the same shape, the first and second semiconductors constitute a drain and a source, and a side of the laminate is provided. A channel forming region is formed by a third semiconductor adjacent to the part, and a gate insulating film and a gate electrode of an oxide or nitride conductive film containing tin or indium (1) as a main component are formed on the semiconductor. An insulated gate field effect semiconductor device, characterized in that the insulated gate field effect semiconductor device is provided on a side surface of the laminate. 3. Irradiate a defective semiconductor device with laser light in an insulated gate field effect semiconductor device in which a gate electrode of an oxide or nitride conductive film containing tin or indium as a main component is connected to a lead. The semiconductor device is transformed into a non-defective product by electrically separating the defective portion of the gate electrode from the lead connected to the gate electrode, or by selectively removing a portion of the defective region within the gate electrode. A method for trimming an insulated gate field effect semiconductor device, characterized in that:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59035574A JPS60180171A (en) | 1984-02-27 | 1984-02-27 | Insulated gate type field-effect semiconductor device and trimming method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59035574A JPS60180171A (en) | 1984-02-27 | 1984-02-27 | Insulated gate type field-effect semiconductor device and trimming method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60180171A true JPS60180171A (en) | 1985-09-13 |
Family
ID=12445527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59035574A Pending JPS60180171A (en) | 1984-02-27 | 1984-02-27 | Insulated gate type field-effect semiconductor device and trimming method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60180171A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6603864B1 (en) | 1998-10-30 | 2003-08-05 | Fuji Xerox Co., Ltd. | Image processing apparatus and image processing method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5677887A (en) * | 1979-11-30 | 1981-06-26 | Citizen Watch Co Ltd | Liquid crystal display unit |
| JPS5769778A (en) * | 1980-10-17 | 1982-04-28 | Matsushita Electric Ind Co Ltd | Semiconductor device |
-
1984
- 1984-02-27 JP JP59035574A patent/JPS60180171A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5677887A (en) * | 1979-11-30 | 1981-06-26 | Citizen Watch Co Ltd | Liquid crystal display unit |
| JPS5769778A (en) * | 1980-10-17 | 1982-04-28 | Matsushita Electric Ind Co Ltd | Semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6603864B1 (en) | 1998-10-30 | 2003-08-05 | Fuji Xerox Co., Ltd. | Image processing apparatus and image processing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1664683B (en) | Electronic circuit | |
| JP3409542B2 (en) | Method for manufacturing semiconductor device | |
| JPH0454980B2 (en) | ||
| JPH05160153A (en) | Manufacture of semiconductor device | |
| JP3784478B2 (en) | Display device and method for manufacturing display device | |
| JPH0652790B2 (en) | Method for manufacturing solid-state display device | |
| JPH07169973A (en) | Thin film transistor array, method of manufacturing the same, and liquid crystal display device using the same | |
| JPS60180170A (en) | Insulated gate field effect semiconductor device and trimming method | |
| JPH0521822A (en) | Manufacture of photovoltaic device | |
| KR910001191B1 (en) | A manufacturing method in a semiconductor device | |
| JPH0568707B2 (en) | ||
| JP2005209696A (en) | Manufacturing method of semiconductor device | |
| JP2535721B2 (en) | Insulated gate type semiconductor device | |
| TW498556B (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating multi-layer channel passivation step | |
| JPH058579B2 (en) | ||
| JP3221094B2 (en) | Active matrix panel and manufacturing method thereof | |
| JPS6076170A (en) | Insulated gate semiconductor device manufacturing method | |
| JPH11126914A (en) | Manufacture of integrated solar cell | |
| JPH0214568A (en) | Manufacture of semiconductor device | |
| JP4128586B2 (en) | Method for manufacturing display device | |
| JPS599958A (en) | Semiconductor device | |
| JPH06188366A (en) | Method for manufacturing passive element for semiconductor integrated circuit | |
| JPH06120501A (en) | Thin film transistor | |
| JPH1041516A (en) | Thin film transistor, method of manufacturing the same, and liquid crystal display device equipped with the same | |
| JPS58212166A (en) | Manufacture of semiconductor device |