JPS60180314A - 遅延回路 - Google Patents
遅延回路Info
- Publication number
- JPS60180314A JPS60180314A JP59036797A JP3679784A JPS60180314A JP S60180314 A JPS60180314 A JP S60180314A JP 59036797 A JP59036797 A JP 59036797A JP 3679784 A JP3679784 A JP 3679784A JP S60180314 A JPS60180314 A JP S60180314A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- delay time
- band transmission
- full band
- transmission filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/30—Time-delay networks
- H03H7/32—Time-delay networks with lumped inductance and capacitance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/09—Filters comprising mutual inductance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/17—Structural details of sub-circuits of frequency selective networks
- H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
- H03H7/1758—Series LC in shunt or branch path
Landscapes
- Pulse Circuits (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（り発明の技術分野
本発明はＢＯＬ回路よ構成る反転ゲートの股間に設けた
小形で遅延時間を容易に設定できる遅延回路に関するも
のである。
小形で遅延時間を容易に設定できる遅延回路に関するも
のである。
（２ン従来技術と問題点
従来、ＥＯＬ（エミッタ結合論理）回路はとくに高速デ
ータの反転回路として多用されている。この場合、複数
のＢＯＬ回路の股間に遅延回路を設け、２値の信号列間
に所定の遅延時間をもたせようとする場合、従来は同軸
ケーブルが用いられる。第１図はこの種の構成の１例を
示すものである。すなわち、ＥＯＬ回路１の出力トラン
ジスタのエミッタとＢＯＬ回路２の入力トランジスタの
ベースとの間に同軸ケーブル３を設けたものである。し
かし、この方法では、遅延時間を変えたい時には、同軸
ケーブルを付は替えなければならなかったシ、実装スペ
ースが大きくなる等の欠点があった。
ータの反転回路として多用されている。この場合、複数
のＢＯＬ回路の股間に遅延回路を設け、２値の信号列間
に所定の遅延時間をもたせようとする場合、従来は同軸
ケーブルが用いられる。第１図はこの種の構成の１例を
示すものである。すなわち、ＥＯＬ回路１の出力トラン
ジスタのエミッタとＢＯＬ回路２の入力トランジスタの
ベースとの間に同軸ケーブル３を設けたものである。し
かし、この方法では、遅延時間を変えたい時には、同軸
ケーブルを付は替えなければならなかったシ、実装スペ
ースが大きくなる等の欠点があった。
（３）発明の目的
本発明の目的はＥＯＬ回路よ構成る反転ゲートの段間に
設けた小形で遅延時間を容易に設定できる遅延回路を提
供することである。
設けた小形で遅延時間を容易に設定できる遅延回路を提
供することである。
（４）発明の構成
前記目的を達成するため、本発明の遅延回路はエミッタ
結合論理回路より成る反転ゲートの段間に、直列接続し
たインダクタンスと該インダクタンスの中点に並列接続
したコンデンサよυ成る全域通過形フィルタを設け、該
反転ゲート段間の信号列を所定時間遅延させることを特
徴とするものである。
結合論理回路より成る反転ゲートの段間に、直列接続し
たインダクタンスと該インダクタンスの中点に並列接続
したコンデンサよυ成る全域通過形フィルタを設け、該
反転ゲート段間の信号列を所定時間遅延させることを特
徴とするものである。
（５）発明の実施例
第２図は本発明の実施例の構成説明図である。
同図に示すように、本発明では第１図の同軸ケーブル６
の代りに第３図に詳述する全域通過形フィルタ１１を設
け、ＥＯＬ回路で反転した高速データに対し任意のｎｓ
（ナノ秒）程度の遅延時間を容易に設定できるものであ
る。
の代りに第３図に詳述する全域通過形フィルタ１１を設
け、ＥＯＬ回路で反転した高速データに対し任意のｎｓ
（ナノ秒）程度の遅延時間を容易に設定できるものであ
る。
第３図（ｔｚ） 、 （ｂ）は本発明の要部である全域
通過形フィルタの詳細な構成図に）と等価回路（ｂ）を
示したものである。
通過形フィルタの詳細な構成図に）と等価回路（ｂ）を
示したものである。
同図（α）に示すように、全域通過形フィルタ１１は直
列に接続されたインダクタンス（Ｌ）２１１．２１２の
中点にコンデンサ２２を並列に接続し接地する。このフ
ィルタ１１の特徴は周波数全域に亘シ振幅はそのまま通
過させ位相のみをシフトさせ、従って一定の遅延時間を
設定できるものである。該フィルタの両側の入出力イン
ピーダンスをそれぞれＲとし、インダクタンスＬＩＩＬ
２間の相互インダクタンスをＭとした場合の等価回路は
同図（ｂ）で示される。
列に接続されたインダクタンス（Ｌ）２１１．２１２の
中点にコンデンサ２２を並列に接続し接地する。このフ
ィルタ１１の特徴は周波数全域に亘シ振幅はそのまま通
過させ位相のみをシフトさせ、従って一定の遅延時間を
設定できるものである。該フィルタの両側の入出力イン
ピーダンスをそれぞれＲとし、インダクタンスＬＩＩＬ
２間の相互インダクタンスをＭとした場合の等価回路は
同図（ｂ）で示される。
この全域通過形フィルター１そのものは公知技術であシ
、等価回路につきＬ＝Ｍとして近似計算した結果は次式
で表わされる。
、等価回路につきＬ＝Ｍとして近似計算した結果は次式
で表わされる。
τ（ω）＝づ巴”−（（８）〕（１）
ωδ十ω２
Ｌ ＝ −（２）
２″Ｏ
６＝じＬ（３）
訓０
ここで τに）；遅延させる時間
ω；使用周波数
ω０；遮断周波数
Ｒ；入出カーインピーダンス
なお矩形波の場合は波形の立上シ、立下シは３次高調波
で決まるので使用周波数の３倍としてτ（へ）をめる。
で決まるので使用周波数の３倍としてτ（へ）をめる。
まず、（１）式にτ（ハ）、ωを代入してω０をめた後
、（２） 、 （３）式にω。、Ｒを代入してり、Ｏを
める。
、（２） 、 （３）式にω。、Ｒを代入してり、Ｏを
める。
以下に実例を挙げて説明する。
いま、（１）＝ １６．３８４ 〔ＭＢ２）とおけば、
ソノ周期は６１ ｎａとなるから、９００ だけ遅延さ
せるものとすると、 ７ Ｃ→＝＝ ６１ｎｓ ｘ１＝ １５ 〔ｎｓ〕これ
を式（１）に代入する。
ソノ周期は６１ ｎａとなるから、９００ だけ遅延さ
せるものとすると、 ７ Ｃ→＝＝ ６１ｎｓ ｘ１＝ １５ 〔ｎｓ〕これ
を式（１）に代入する。
これより、ωｏ ＝１６３．５ （ＭＨｚ ）が得られ
、（Ｒ＝１（組〕とする） これと逆に、入出力インピーダンスＲでり、０よ構成る
全域通過形フィルタを設け、Ｌ、Ｏを任意に設定して所
望の遅延時間τ←）が得られる。
、（Ｒ＝１（組〕とする） これと逆に、入出力インピーダンスＲでり、０よ構成る
全域通過形フィルタを設け、Ｌ、Ｏを任意に設定して所
望の遅延時間τ←）が得られる。
（６）発明の詳細
な説明したように、本発明によれば、ＥＯＬ回路の段間
に全域通過形フィルタを設け、この定数を任意に設定す
ることによシ、所望の遅延時間を得ることができ、また
変更することも容易である。
に全域通過形フィルタを設け、この定数を任意に設定す
ることによシ、所望の遅延時間を得ることができ、また
変更することも容易である。
また、たとえばＭＨｚ程度の高周波用のり、０の組合せ
で形成されるから極めて小形に形成することが可能であ
る。
で形成されるから極めて小形に形成することが可能であ
る。
第１図は従来例の説明図、第２図は本発明の実施例の構
成説明図、第３図（α） 、 （ｂ）は第２図の要部の
詳細説明図であシ、図中、１，２はＥＯＬ回路、１１は
全域通過形フィルタを示す。 特許出願人富士通株式会社 復代理人弁理士 １）坂 善 重
成説明図、第３図（α） 、 （ｂ）は第２図の要部の
詳細説明図であシ、図中、１，２はＥＯＬ回路、１１は
全域通過形フィルタを示す。 特許出願人富士通株式会社 復代理人弁理士 １）坂 善 重
Claims (1)
- エミッタ結合論理回路よ構成る反転ゲートの段間に、直
列接続したインダクタンスと該インダクタンスの中点に
並列接続したコンデンサよ構成る全域通過形フィルタを
設け、該反転ゲート段間の信号列を所定時間遅延させる
ことを特徴とする遅延回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59036797A JPS60180314A (ja) | 1984-02-28 | 1984-02-28 | 遅延回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59036797A JPS60180314A (ja) | 1984-02-28 | 1984-02-28 | 遅延回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60180314A true JPS60180314A (ja) | 1985-09-14 |
Family
ID=12479773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59036797A Pending JPS60180314A (ja) | 1984-02-28 | 1984-02-28 | 遅延回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60180314A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62136902A (ja) * | 1985-12-10 | 1987-06-19 | Oki Electric Ind Co Ltd | 分波器 |
-
1984
- 1984-02-28 JP JP59036797A patent/JPS60180314A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62136902A (ja) * | 1985-12-10 | 1987-06-19 | Oki Electric Ind Co Ltd | 分波器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5363073A (en) | Saw resonator filter with a multistrip coupler disposed in the resonator gaps | |
| JPH04245807A (ja) | フィルタ装置 | |
| US5455542A (en) | Symmetrical clock crystal oscillator circuit | |
| KR20050013180A (ko) | 디지털 필터의 설계 방법, 디지털 필터 설계용 프로그램,디지털 필터 | |
| JPH026670Y2 (ja) | ||
| JPS6243204A (ja) | Ｓａｗ共振器フイルタ | |
| JPS62287720A (ja) | 入力フイルタ回路 | |
| TW201926895A (zh) | 訊號驅動器電路和使用該訊號驅動器電路的半導體裝置 | |
| Marshall et al. | Observed properties of an acoustic-surface-wave multistrip coupler | |
| JP2845439B2 (ja) | 内部クロック信号線用ドライバ回路を有する集積回路 | |
| JPH0478203A (ja) | 偶高調波ミクサ | |
| JPH08213876A (ja) | 横結合多重モードｓａｗフィルタ | |
| JP2531020B2 (ja) | 弾性表面波発振器 | |
| US3660783A (en) | Signal splitting network wherein an output from second coupler is fed back to isolated part of first coupler | |
| JPH0570961B2 (ja) | ||
| JPS6225283B2 (ja) | ||
| SU1021012A1 (ru) | Формирователь фазоманипулированных сигналов | |
| JPH0212046B2 (ja) | ||
| JPS584258Y2 (ja) | 残響付加装置 | |
| JPS59153318A (ja) | 弾性表面波デバイス | |
| JPS61123212A (ja) | フイルタ装置 | |
| JPS6243564B2 (ja) | ||
| JPH04349738A (ja) | 電力分配器並びに直交変調器および周波数変換器 | |
| JPS6128424Y2 (ja) | ||
| JPS5929968B2 (ja) | 周波数特性調整回路 |