JPS60183885A - テレビジヨン表示方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はテレビジョン表示方式に関する。

〔従来技術とその問題点〕

従来、通常のテレビ放送では、ＮＴＳ’Ｃ方式が用いら
れている。このＮＴＳＣ方式では、ＣＲＴ画而に対し、
２回の垂直走査（２フイールド）を行ない、走査線５２
５本で１枚の画像（１フレーム）を完成させるフ１を越
走旌を採用している。しかし、上記のように飛越走査を
採用し、走査線５２５本で１フレームを画成するもので
は、朱た走行線数が充分でなく、画面フリッカ−や、上
下方向に動く画像で走査線が粗く見えるラインクローリ
ングなどの現象があった。

〔発明の目的〕

本発明は上記の点に鑑みてなされたもので、画面フリッ
カ−やラインクローリングを防止し得ると共に、解像度
を向上し得るプレビジョン表示方式を提供することを目
的とする。

〔発明の要点〕

本発明は１　＋１１１面分の画素データを記憶するフィ
ールドメモリを備え、このフィールドメモリに記憶した
画素データを水平帰線を利用してＣＲＴ　ｉ圃面に表示
するようにしたものである。

〔発明の第１実施例〕 以下図面を参照して本発明の詳細な説明する。第１図に
おいて、１１は前段の映像増幅回路（図示せず）からの
ビデオ信号（ビデオコンポゾッ）　”ｆｉｊ号又は階調
付ＲＧＢ信号）が送らｔてくる１１号ラインである。こ
の信号ラインｌｌ’ｚ介して送られてくるビデオ信号は
、Ａ／Ｉ）　（アナログ／デジタル）夏」実回路１２及
び同用］分Ｐｈｉ：回路１３に人力されると共に、スイ
ッチ回路１４の端子Ａを介してＣＲＴ　４示部（図示せ
ず）へ送られる。上記同期分離回路１３は、入力される
ビデオ信号の中から垂直向Ｊす」１ぽ号ＶＳ、水平同期
信号ＨＳを分離し、垂直、水平の偏向回路（図示せず）
及びタイミング回路１５へ出力する。このタイミング回
路１５は、水晶発振素子１６を備え、同期分離回路１３
からの同期信−号ＶＳ、Ｈ８に従って第２凶にボすタイ
ミング信号φ７．φ１［、φ８．φｓｓ　、　ＣＨ、Ｔ
Ｃｋ発生する。

タイミング回路刊φ□は水平開ル」化部Ｈ８に回毎ｊし
て発生し、タイミング信号φ７は垂直向Ｊυ］・山号Ｖ
Ｓに同川」して発生する。また、タイミング信号ＣＨは
、第３図に示すように水平走査肋間ＨａＯ間゛′１″レ
ベルに保持され、水平帰）腺鰻」同Ｈｂの間ＩＩ　ＯＩ
Ｔレベルに保何される。タイミング信号ＴＣは、タイミ
ング信号ＣＨが゛１″レベルからＩＩ　ＯＩ＋レベルに
切換わる時に、つ−まり、水平帰線期間に入る時に出力
される。へらに、タイミング４．３号φ８は、上記ＣＨ
が゛１″レベルとなっている間にｎ本発生し、タイミン
グ信号−号φ８ｓは上ｉｊＬ’　ＣＨが０”レベルとな
っている同にｎ本発生ずる。しかして、上記タイミング
回路１５から出力されるタイミング信号ｊ号ＣＨは、Ｖ
Ｄ変換回路１２及びスイッチ回路１４へ送られる。Ａ／
１）変換回路１２は、タイミング信号ＣＨが”１”レベ
ルとなっている間、ビデオ１ご号を例えば４ビツトのデ
ジタル信号に変換し、第１のジインバッファ１７へ出力
する。このラインバッファ１７は、１ライン分の表示デ
ータを保持し樗る容景を有し、Ａ／１）変換回路１２か
らのデータを上記タイミング信号φ８に同川」して読込
み、Ｊｋ＋欠シフトする。そして、」二記ラインバッフ
ァ１７に保持された表示データは、タイミングＩＬ４′
号φ□によシ第２のラインバッファ１８へ転送され、こ
のラインバッファ１８よりフィールドメモリ１９へ入力
される。このフィールドメモリ１９は、１画面分のヌ示
データをム己憶できるもので、１フイールドの走歪線の
Ｉｗｊ序にメｊ応するようにアドレスが付されており、
順序・ぐルス発生回路２０によって上記アドレスが順次
」１１建される。この順序パルス発生回路２０は、タイ
ミング回路１５から出力されるタイミング信号φ９によ
ってイニシャルセットされ、その後、タイミング信ＭＴ
Ｃによシ、セットデータ（パ１″′）が順次シフトされ
て順序Ａ？ルスを発生するようになっている。上記フィ
ールドメモリ１９は、各アドレスに１ライン分の画素デ
ータを記憶するが、指定アドレスの記憶データは、タイ
ミング１ｄ号φ８ｓに同川」シて）−次読出される。

そして、このフィールドメモリ１９からに出されるデー
タは、オア回路２１を介してＤ／Ａ　灰Ｆ１４回路２２
へ送られる。このＤ／Ａ変換回路２２は、タイミング回
路１５からインバータ２３を介して入力されるタイミン
グ（Ｗ号ＣＨによって動作？ｔｉｌＪ　（卸されるもの
で、インバータ２３の出力が′１”の時にＤ／Ａ変換処
理を行なう。このＤ／ＡＸ俣回路２２の出力は、スイッ
チ回路１４の端子Ｂに入力される。このスイッチ回路１
４は、タイミング’ＩＥｉ−；ＣＨによってスイッチン
グ動作するもので、ＣＨがＩＩ　１　″の場合はｙｉｉ
ａ子Ａを選択し、ＣＨが′０″の場合は端子Ｂ全選択し
てその人カイへ号をＣＲＴ表示部へ出力する。また、こ
のＣＲＴ　衣；Ｆｅ部においては、水平帰線消去は行な
わず、水平帰線がＣＲＴ画面上に表示されるようになっ
ている。

上記スイッチ回路１４は、第４図に詳細を示すようにト
ランス７アダート３１．３２及びインバータ３３により
購Ｊ戎されている。上記トランスファグー１−３１　、
３２は、それぞれＰチャンネルＭＯＳトランジスタ３１
　ａ　、３２ａ及びＮチャンネルＭＯ３）ランジスタ３
１ｂ　、３２ｂによシ相袖回路をＩｊ’ｊ　Ｊ戊してお
シ、トランジスタ３１１に、３２ｂのダート電１柩にタ
イミング回路１５から送られてくるタイミング１ｄ号Ｃ
Ｈが人力され、トランジスタ３１ｂ　、３２ａのダート
−極に上記タイミング信号ＣＨがインバータ３３を介し
て入力される。また、トランジスタ３１８．３１ｂのソ
ース電極に信号ライン１ノを介して送られてくるビデオ
信号が入力され、トランジスタ３２ｇ　、３２ｂのソー
ス電極にＤ／Ａ　ｙ　ｙ回路２２の出力データが入力さ
れる。

そして、トランジスタ３１＆、３１ｂ、３２ａ。

３２ｂのドレイン電極から出力される信号がＣＲＴ表示
部へ送られる。すなわち、上記のように構成されたスイ
ッチ回路１４は、タイミング信号ＯＨが”１１ｎレベル
の時にトランスファゲート３１がオン、トランスファゲ
ート３２がオフとなり、信号ライン１１を介して入力さ
れるビデオ信妬がトランスファダート３１全介してＣＲ
Ｔ衣７Ｆ、郡へ送られる。また、タイミング化上ＣＨが
ＩＩ　Ｏｒ＋レベルの時はトランスファダート３ノがオ
フ、トランスファゲート３２がオンとなシ、Ｄ／Ａ変換
回路２２の出力がトランスファダ−ト３２ｆ介してＣＲ
Ｔ　ｆｉ示承部送られる。

次に上記人力出側の全体の動作を説明する。映像裾幅回
路から信号ライン１ノを介して第５図ＶＣ力’＜ずビデ
オ信号が送られてくると、この６２１４５号は、スイッ
チ回路１４及び同語」分離回路１３へ人力されると共に
、タイミング化′ｒＪＣＨが”　１　”レベルとなって
いる間、Ａ／１）亥庚回路１２によりデジタル袷号にｉ
Ｍされてラインバッファ１７へ迅られる。上記同期分離
回路１３は、ビデオ信号中に含まれる水平同期信−弓Ｈ
８及び垂直回期信号ＶＳを分離し、タイミング回路１５
へ与えてん２図に示すタイミング信号φ７．φ１□、φ
８．φＢＢ　ｒ　ＣＨ＋　ＴＣを発生させる。

タイミング信号ＣＨが“ＩＨレベルとなっている間、ス
イッチ回路１４は、端子Ａに入力されるビデオ信号を選
択し、ＣＲＴ表示部へ送って１ライン分の表示を行なわ
せる。また、タイミング信号ＣＩｌがパ１”レベルとな
っている間に、タイミング回路１５からｎ本例えば３５
０本のタイミング信号φ６が出力される。このタイミン
グ信号φ８はラインバッファ１７へ送られ、ＶＤ変挨回
路１２から出力されるデジタル信号がラインバッファ１
７に順仄１づ込まれる。そして、１水平走査を終了する
と、タイミング仏月ｃ　ｎが１１０　Ｉ＋レベルとなっ
て水平帰線肋間に入る。

この水平帰線期１１」では、タイミング回路１５からタ
イミング信号φ８８がφ８に代ってｎ本出力され、フィ
ールドメモリ１９へ１ｉｌｆｅ出しパルスとして送られ
る。また、上記水平帰線〕す」間に入る除、タイミング
回路１５からタイミング信号ＴＣが出力され、順序パル
ス発生回路２０の内容がシフトされる。今例えば順序パ
ルス発生回路２θの「１」の出力位Ｍからｉ４ルス信号
が出力されているものとすれは、このパルス出力によっ
てフィールドメモリ１９の第１ラインのアドレスが１旨
足され、その、己・１．依データがタイミング回路掛」
φｓ８に同Ｊすｊして、ν′Ｌ出される。このノＪＪ合
、フィールドメモリ１９には、前回のフィールド両面が
ｌＬ□１１系データに及卦／、！塾れてｉ己゛１．シζ
されており、上ｉ己のアドレス＋ｉｉ　＞ｉによってそ
の１己１．註データが１ライン六月天の右端ｔ（１１か
ら順次ｍＬ出される。このフィールドメモリ１９から読
出されるデータは、オア回ν１１２　ｌ　５弁してＤ／
Ａ　液侠回ドｉ２２へ込られ、アナログ信号に庇良さ）
ｔでスイッチ回ｈｌｉ１４へ入力される。この時タイミ
ング信妬ＣＨｕ、　”　ｏ　”レベルとなっているので
、スイッチ回路１４は１ｌｄａ子Ｂ　１ｉｌｉｌを厄択
している。従って上記Ｄ／Ａ変侯回路２２の出力は、ス
イ、シ′回１ｖｒ５１４を介してＣＲＴ　ｔ＜示ｉＷへ
込られる。ｃＲ’ｒ　Ｈ承部には、水平帰線期間に帰線
γ１″：３去信号が与えられていないので、上記フィー
ルトメ化り１９から、尻出された画素データが帰線ライ
ン全利用して表示される。こＣ／）場合の画素データは
、正方向走査ＩＫ′Ｉと逆一方向に与えられるので、結
果として正常な表示状態となる。そして、上記の帰線ラ
インを利用した表示を終了し、次のタイミング信−弓φ
□が出力されると、上記第１のラインバッファ１７に保
持されている画素データが、第２のラインバッファ１８
にロードされてフィールドメモリ１９の第１ラインに一
書込まれる。また、」二記タイミング１１号φ、に同辺
ｊしてタイミング１臼杉ＣＨか′°１ｎレベルとなシ、
スイッチ回路１４がヱ、２１ｉ子Ａ　０１ｌｌに切換わ
ると共に、Ａ、／’Ｄ変炭回路１９が励作発開始する。

このだめ１５号ライン１１によシ送られてくるビガオイ
ム号がスイッチ回路１４を介してＣＲＴ表小部へ送られ
ると共に、Ａ／Ｄ変換回路１２によりデジタル信号に支
侯さ才し、タイミング信号φ８に同辺」して順次ライン
バッファ１７に書込まれる。以下同様の処理が行なわれ
、第５図に示すようなデータ移動によシフイールドメモ
リ１９に記ｉ、ハされている前回フレームの画素データ
が水平帰線を利用してＣＲＴ画面に表示される。この場
合、ＮＴＳＣ方式では、水平走置周波数１５，７５０Ｈ
ｚ、垂直走旌周波数６０Ｈ２、水平走査周期（ＩＨ）６
３．５μＢ、水平走査の有効」（１１間５２，７μ５（
８３チ）、水平走査の帰線」す」間１０．８μ５（１７
チ）である。また、映像も号の周波数は５．５　ＭＩ（
ｚであり、１水平走丘において約３５０ドツトの画素が
表示される。そして、帰線ル」間中に水平走査と同じデ
ータを表示するものとすると、 となり、フィールドメモリ１９を約３０■（２で動作さ
せる心安がある。フィールドメモリ１９全３０洲１ｚ程
展の速度で動作させることは、現在の技φ１、ｊでｂ」
能である。上記のように前回フレームのＩＩ！、ｌｊ陣
を水平帰線を利用して表示さぜることによシ、画面フリ
ッカ−やラインクローリングを防止でさ、かつ、解像＆
に向上し得るものである。

〔発明の第２実施例〕 次に第６図及び第７図によシ本発明の第２実施例につい
て説明する。上記第１の実施例が水平走査時の画素デー
タと全く同じ画素データを帰＆！Ｊυ」間に表示するよ
うにしたものであるのに対し、この第２実施例は水平走
査時の画素データの１／Ｘ、νＵえば１／４の画素デー
タを帰線ｊす」間に表示するようにしだものである。す
なわち、第６図に示すように第１ラインバツフア１７に
記憶した１ライン分の画素データを例えば１゜５．９．
・・・桁のように４桁間隔で取出し、第２ラインバツフ
ア１８′へ入力する。この第２ラインバツフア１　ｓ’
ハ、ｍ　１ラインバツフア１７かもの画素データをタイ
ミング信−弓φ１．に同期してロノｈ込み、フィールド
メモリ１９′に諧込む。そして、このフィールドメモリ
１９′には、水平帰線す」間において第７図に示すよう
にｎ／４本の読出シ・クルスφｎ８を発生して与え、Ｊ
ｉｊｋアドレスの記・億データを第１図の実施例と同様
にしてオア回路２ノに、尻出すようにしたものである。

その他は第１図に示す実施例と同体の［１ツメ成であシ
、詳＋ｌｆｌな説明は省略する。上記の（１１成とする
ことによシ、水平走査により表示される画像に対し、そ
の１／４に間引きされた画像が水平帰、腺により表示さ
れる。この第２）ｆ：流側によれば、第２シインバ、フ
ァ１８、フィールドメモリ１９′のτ′を量を２１！■
実施列の場合に比して１／４に小さくでさると共に、フ
ィールドメモリ１９の！ＩＪＩ１作ｊ・□・」波数を低
くすることができる。また、この実施・しＵのように水
平帰線によシベ示する自律を１／４に−」引いた場合で
も、発停に高いノ野１球度′Ｉｆ：：得ることができる
。

〔発明の効果〕

以上述べたように本発明によれば、１１Ｉｉ！１面分の
画素データを記憶するフィールドメモリ分・ｌ＋＋＋ｉ
え、このフィールドメモリにｄ己・ｉ、ａ　した１Ｉｉ
ｊｉ素データ全水乎帰騰を利用してＣＲＴ画問に表示す
るようにしだので、水平走査線が笑質的に２倍となシ、
画面フリッカ−やラインクローリングを防止でき、しか
も、解像度を向上することがでこる。まだ、フィールド
メモリによシ常に１ｉＩｆＩＩ而分の画素データを記憶
しているので、静止画再生の機能を容易に追加すること
ができる。

【図面の簡単な説明】

図面は本発明の天施し・りをボすもので、第１図は回路
ＲＩＪ成を示すブロック図、第２図は第１図においてｊ
史用されるタイミングイム号の発生タイミングを示す図
、第３図は水平走査期間と水平’）’ｄｌ線期開期間関
・糸ケ示す図、第４図は２＋５１図におけるスイッチ回
路のｉｉ４’　Ｊを示す回路１１・ｊ成図、第５図は第
１図の動作を説明するだめのタイミングチャート、第６
図は本発明の他のＳ流側における主レールの回路（、′
４成を示すブロック図、第７図は第６図に２いて１史用
されるタイミング１．、ｉ′号の発生タイミングを示す
図である。 １１・・・信号ライン、１２・・・Ａ／Ｄ変侯変格回路
３・・・同辺」分子ｉ１ｍ回路、１４・・・スイッチ回
路、１５・・・タイミング回ｈ１６．１７　、１８．１
８’・・・ラインバッファ、１９．１９’・・・フィー
ルドメモリ、２０・・・順序パルス発生回路、３１．３
２・・・トランスファダート。 第２図 ｎネ　ｎオ・ Ｃ）−１ Ｃ 第３１′７！ 第４図 Ｈ 人 ＣＩＡす ライ〉バ′・ンフ７　１７　Ｖ＋’　−Ｖ２’　−Ｖ３
’　−Ｖ４’ライ〉バソ”７７’１８　Ｖ＋′Ｖ２　Ｖ
３　−ＦＨＴ胴ＪＣ９ｃｊＴｔＪＱ　Ｖ＋　−Ｖ＋’　
Ｖ＋’　Ｖ＋’　Ｖ＋’　Ｖ＋’２　□　Ｖ２Ｖ２Ｖ２
−いいい ３　ｌＶ３　Ｖ３　Ｖ３　Ｖ３　Ｖ３−　ＶｉＶｍ　Ｖ
ｍνｍ　Ｖｍ　Ｖｒｎ　Ｖｒｎ　ＶｍスイソケトＤル４
（たイ訪；’　ＡＢＡＢＡＢＡ第５図 ｍ　ｍｌ＋２２３ ＲＷＲＷＦＩＷＲ Ｖｍ　Ｖ＋”−Ｖ２”　Ｖ３′− −−ｖ、＊　−ｖ２″−ｙ≦′ Ｖ＋■ｉ　Ｖ＋”　Ｖ＋　Ｖ＋”　Ｖ＋′・ｖｉ　ｖミ
ｖｉｖダーＶジ′ｖ：ｉ ｖ５　ｖ：ｉ　Ｖ３　Ｖ３　Ｖ３　Ｖ３′−Ｖｒｒ　部
幅幅ｖ話幅説 Ａ　ＡＢＡＢＡｊ３

Claims (1)

【特許請求の範囲】
1. テレビジョン受信装置において、映像増幅回路よシ出力
   されるビデオ信号とデジタル１６号に斐侠するＡ／１）
   　ｉ換回路と、このＡ／Ｄ　ｇ侠回路から出力される画
   素データを１画面分配憶するフィールドメモリと、この
   フィールドメモリに記’ｌ：ｉＡされた画素データを水
   平帰線期間において１ライン分ん゛じ出す手段と、この
   手段によシ、洸出された画素データをアナログ・１８号
   に変換するＤ／Ａ変侯変格回路水平走査Ｊυ」間は上記
   映１敗塊Ｉ幅回路から出力されるビデオ信月を選択し、
   水平帰６１ルｊ間は上記Ｄ／Ａ友換回路の出力を選択す
   るスイッチ回路と、このスイッチ回路で選択された信号
   を表示部へ出力し、水平走査期間及び水平帰Ωル」間に
   おいて表示する手段とを具備したことを特徴とするテレ
   ビジョン表示方式。