JPS6019016B2 - 命令再試行方式 - Google Patents
命令再試行方式Info
- Publication number
- JPS6019016B2 JPS6019016B2 JP751283A JP128375A JPS6019016B2 JP S6019016 B2 JPS6019016 B2 JP S6019016B2 JP 751283 A JP751283 A JP 751283A JP 128375 A JP128375 A JP 128375A JP S6019016 B2 JPS6019016 B2 JP S6019016B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- register
- retry
- checkpoint
- retrying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Retry When Errors Occur (AREA)
Description
【発明の詳細な説明】
この発明はマイクロプログラム制御方式計算機における
命令再試行方式に関するものである。
命令再試行方式に関するものである。
従来の障害検出回路を有する計算機等において、プログ
ラムの実行中に障害を検出した場合には、機械割込を発
生させ、監理プログラムにその原因を知らせるのが一般
である。この場合実行していたプログラムだけを再ロー
ドし再実行したり、すべてのプログラムを再ロードし、
はじめから再実行せねばならない。この発明の目的は計
算機等に命令再試行の機能を付加することにより、障害
が発生した場合、命令再試行を行い、成功した場合には
、その時実行中のプログラムには何ら影響を与えないよ
うにすることにある。
ラムの実行中に障害を検出した場合には、機械割込を発
生させ、監理プログラムにその原因を知らせるのが一般
である。この場合実行していたプログラムだけを再ロー
ドし再実行したり、すべてのプログラムを再ロードし、
はじめから再実行せねばならない。この発明の目的は計
算機等に命令再試行の機能を付加することにより、障害
が発生した場合、命令再試行を行い、成功した場合には
、その時実行中のプログラムには何ら影響を与えないよ
うにすることにある。
さらにもう一つの目的は、比較的規則的な論理回路で構
成されるマイクロプログラム制御方式計算機に、マイク
ロプ。グラム制御方式の特徴を生かした命令再試行方式
を適用することにより命令再試行のための不規則論理回
路を技少限にとどめることにある。次に本発明の一実施
例によって、その特徴を説明する。
成されるマイクロプログラム制御方式計算機に、マイク
ロプ。グラム制御方式の特徴を生かした命令再試行方式
を適用することにより命令再試行のための不規則論理回
路を技少限にとどめることにある。次に本発明の一実施
例によって、その特徴を説明する。
第１図は命令再試行可能な計算機の中央処理袋鷹のブロ
ック図であり、１，２，３，４は共に命令アドレス、命
令オペランドアドレス、オペランド、中間結果等の情報
が入れうれるワーキングレジスタであり、それぞれＡＲ
，ＢＲ，ＴＲ，ＭＤレジスタと呼ぶ。５は演算器ＡＬＵ
であり、加減算、およびＡＮＤ，ＯＲ等の論理演算を行
う。
ック図であり、１，２，３，４は共に命令アドレス、命
令オペランドアドレス、オペランド、中間結果等の情報
が入れうれるワーキングレジスタであり、それぞれＡＲ
，ＢＲ，ＴＲ，ＭＤレジスタと呼ぶ。５は演算器ＡＬＵ
であり、加減算、およびＡＮＤ，ＯＲ等の論理演算を行
う。
６はシフタＳで、ＡＬＵ５の演算結果のシフトを行う。
７はスクラツチメモリＳＭであり、汎用レジスタ、プロ
グラムステイタスレジスタ等が入れられる。８は主メモ
リＭＭ、９はメモリアドレスレジスタＭＡである。
グラムステイタスレジスタ等が入れられる。８は主メモ
リＭＭ、９はメモリアドレスレジスタＭＡである。
１ ０は条件コードレジスタＣＣであり命令の実行結果
の条件によってセットされる。
の条件によってセットされる。
１１はカウンタＣＴで可変長オペランド命令のオペラン
ドの長さ等が入れられる。
ドの長さ等が入れられる。
１７は制御メモリＣＭでマイクロプログラムが格納され
、１６は制御メモリアドレスレジスタＲＡで、１８はマ
イクロィンストラクションが読み出される制御メモリデ
ータレジスタＲＤである。
、１６は制御メモリアドレスレジスタＲＡで、１８はマ
イクロィンストラクションが読み出される制御メモリデ
ータレジスタＲＤである。
１２は命令アドレス待避レジスタＰＢであり、命令アド
レス、第１オペランドァドレスが待避される。
レス、第１オペランドァドレスが待避される。
１３はオペランドアドレス待避レジスタＰＤで第２オペ
ランドァドレスが待避される。
ランドァドレスが待避される。
１４は条件コード待避レジスタＣＢであり、条件コード
ＣＣが待避され、１５はカウンタ待避レジスタＣＴＢで
ありカウンタＣＴが待避される。
ＣＣが待避され、１５はカウンタ待避レジスタＣＴＢで
ありカウンタＣＴが待避される。
１９はリトライレジスタＲＴＥでチェックポイントの個
所の識別用に使用される。
所の識別用に使用される。
２０はリトラィカウンタＲＣで再試行の回数を記録する
。
。
第２図にマイクロィンストラクションの一部を示す。
これは第１図のＲＤレジスタ１８に読み出される内容で
ある。２１，２２は命令再試行を制御するフィールドで
それぞれＲＶ，ＲＴフィールドと呼ばれる。
ある。２１，２２は命令再試行を制御するフィールドで
それぞれＲＶ，ＲＴフィールドと呼ばれる。
ＲＶフィールドは、このマイクロインストラクションを
含む命令が再試行が可か不可かを示すものである。命令
再試行可とするのは、再試行するための情報が残ってい
る場合、不可とするのは再試行のための情報が失われて
いる場合である。ＲＴフィールド２２は、命令再試行の
チェックポイントで再試行用の情報を待避するための制
御を行う。マイクロインストラクションの他のフィール
ドの説明は通常の使用方法なので省略する。第３図は命
令実行のためのマイクロプログラムの概略フローチャー
トである。
含む命令が再試行が可か不可かを示すものである。命令
再試行可とするのは、再試行するための情報が残ってい
る場合、不可とするのは再試行のための情報が失われて
いる場合である。ＲＴフィールド２２は、命令再試行の
チェックポイントで再試行用の情報を待避するための制
御を行う。マイクロインストラクションの他のフィール
ドの説明は通常の使用方法なので省略する。第３図は命
令実行のためのマイクロプログラムの概略フローチャー
トである。
２３は命令再試行のチェックポイントで、命令フェツチ
の直前に実行され、すべての命令に共通である。
の直前に実行され、すべての命令に共通である。
ここではＡＲレジスタ１に入れられている命令アドレス
が命令アドレス待避レジスタＰＢ１２に待避され、コン
ディションコードレジスタＣＣＩＯの内容がコンディシ
ョンコード待避レジスタＣＢ１４に待避され、さらにチ
ェックポイントの場所を示すために、リトライレジスタ
ＲＴＦＩ９に定数の０がセットされる。これらはマイク
ロインストラクションのＲＴフィールド２２で制御され
る。２４では命令フェツチを、２５では命令のデコード
を行い、固定長オペランド命令か、可変長オペランド命
令かを判断する。
が命令アドレス待避レジスタＰＢ１２に待避され、コン
ディションコードレジスタＣＣＩＯの内容がコンディシ
ョンコード待避レジスタＣＢ１４に待避され、さらにチ
ェックポイントの場所を示すために、リトライレジスタ
ＲＴＦＩ９に定数の０がセットされる。これらはマイク
ロインストラクションのＲＴフィールド２２で制御され
る。２４では命令フェツチを、２５では命令のデコード
を行い、固定長オペランド命令か、可変長オペランド命
令かを判断する。
固定長オペランド命令の場合には２６でオペランドアド
レス計算を、２７で命令の実行を行う。可変長オペラン
ド命令の場合には、２８でオペランドアドレス計算を、
２９は命令再試行のためのチェックポイントで、再試行
のための情報を待避する。すなわちＡＲレジスタ１に入
れられた第１オペランドアドレスを命令アドレス待避レ
ジスタＰＢ１２に、ＢＲレジスタ２に入れられた第２オ
ペランドアドレスをオペランドアドレス待避レジスタＰ
Ｄ１３に待避し、チェックポイントを示すために定数の
１がリトライレジスタＲＴＦＩ９にセットされる。３０
では単位の命令実行を行い、３１で命令の未処理オペラ
ンド数を示すカウントが０でなければチェックポイント
２９に戻る。
レス計算を、２７で命令の実行を行う。可変長オペラン
ド命令の場合には、２８でオペランドアドレス計算を、
２９は命令再試行のためのチェックポイントで、再試行
のための情報を待避する。すなわちＡＲレジスタ１に入
れられた第１オペランドアドレスを命令アドレス待避レ
ジスタＰＢ１２に、ＢＲレジスタ２に入れられた第２オ
ペランドアドレスをオペランドアドレス待避レジスタＰ
Ｄ１３に待避し、チェックポイントを示すために定数の
１がリトライレジスタＲＴＦＩ９にセットされる。３０
では単位の命令実行を行い、３１で命令の未処理オペラ
ンド数を示すカウントが０でなければチェックポイント
２９に戻る。
１単位の命令実行とは、一つのチェックポイントから次
のチェックポイントまでに行う命令実行の処理単位であ
る。
のチェックポイントまでに行う命令実行の処理単位であ
る。
第４図は命令形式の例である。
３２は固定長オペランド命令であり、ＯＰは命令コード
で、第１オペランドはＲ・で示される汎用レジスタの内
容であり、第２オペランドＸ２で示される汎用レジスタ
の内容に、Ｂ２で示される汎用レジスタの内容を加算し
、さらにＤ２の内容を加算してその結果をアドレスとす
るメモリの内容である。
で、第１オペランドはＲ・で示される汎用レジスタの内
容であり、第２オペランドＸ２で示される汎用レジスタ
の内容に、Ｂ２で示される汎用レジスタの内容を加算し
、さらにＤ２の内容を加算してその結果をアドレスとす
るメモリの内容である。
３３は可変長オペランド命令であり、ＯＰは命令コード
、Ｃｒはオペランドの長さを示すカウント指定であり、
第１オペランドＢ，で示される汎用レジスタの内容とＤ
，の内容を加算し、その結果をアドレスとするメモリの
内容であり、第２オペランドはＢ２で示される汎用レジ
スタの内容とＤ２の内客を加算し、その結果をアドレス
とするメモリの内容である。
、Ｃｒはオペランドの長さを示すカウント指定であり、
第１オペランドＢ，で示される汎用レジスタの内容とＤ
，の内容を加算し、その結果をアドレスとするメモリの
内容であり、第２オペランドはＢ２で示される汎用レジ
スタの内容とＤ２の内客を加算し、その結果をアドレス
とするメモリの内容である。
第５図は障害が発生した時の命令の再試行と障害情報の
記録を行うマシンチェックマイクロプログラムルーチン
の概略フローチャートである。
記録を行うマシンチェックマイクロプログラムルーチン
の概略フローチャートである。
隙タ書が発生するとマイクロプログラムトラツブを発生
させて、マイクロプログラムのアドレスを、マシンチェ
ックマイクロプログラムルーチンの先頭にセットする。
３４では故障情報をスクラッチメモリＳＭ７に待避する
。
させて、マイクロプログラムのアドレスを、マシンチェ
ックマイクロプログラムルーチンの先頭にセットする。
３４では故障情報をスクラッチメモリＳＭ７に待避する
。
３５では障害が発生したＺマイクロインストラクシヨン
のＲＶフイールド２１を参照し、命令の再試行が可能の
場合には３６に、不可能の場合は４０に飛ぶ。
のＲＶフイールド２１を参照し、命令の再試行が可能の
場合には３６に、不可能の場合は４０に飛ぶ。
３６ｉでは命令再試行の回数を記録するりトライカウン
タ２０の内容を調べ、規定回数再試行を行っていれば、
再試Ｚ行不可とし４０‘こ、そうでなければ再試行可と
して３７に進む。
タ２０の内容を調べ、規定回数再試行を行っていれば、
再試Ｚ行不可とし４０‘こ、そうでなければ再試行可と
して３７に進む。
３７ではリトライレジスタＲＴＦＩ９の内容によってブ
ランチを行い、０の場合には３８に、１の場合は３９に
飛ぶ。
ランチを行い、０の場合には３８に、１の場合は３９に
飛ぶ。
３８では第３図の２３のチェックポイント１で待避され
た命令２アドレス、条件コードを命令アドレス待避レジ
スタＰＢ１２、コンディションコード待避レジスタＣＢ
１４からＡＲレジスタ１、条件コ‐−ドレジスタＣＣＩ
Ｏ‘こ回復し、第３図の２４に戻って命令の再試行を行
う。
た命令２アドレス、条件コードを命令アドレス待避レジ
スタＰＢ１２、コンディションコード待避レジスタＣＢ
１４からＡＲレジスタ１、条件コ‐−ドレジスタＣＣＩ
Ｏ‘こ回復し、第３図の２４に戻って命令の再試行を行
う。
３９では第３図の２９のチェック２ポイント２で待避さ
れた第１オペランドアドレス、第２オペランドアドレス
、未処理オペランドカウントを、命令アドレス待避レジ
スタＰＢ１２、オペランドアドレス待避レジスタＰＤ１
３、カウンタ待避レジスタＣＴＢ１５からＡＲレジスタ
１、ＢＲレジスタ２、ＣＴレジスタ１１に回復し、３０
１こ戻って命令の再試行を行う。
れた第１オペランドアドレス、第２オペランドアドレス
、未処理オペランドカウントを、命令アドレス待避レジ
スタＰＢ１２、オペランドアドレス待避レジスタＰＤ１
３、カウンタ待避レジスタＣＴＢ１５からＡＲレジスタ
１、ＢＲレジスタ２、ＣＴレジスタ１１に回復し、３０
１こ戻って命令の再試行を行う。
４０は命令再試行が不可能の場合に実行し、３４でスク
ラッチメモリＳＭ７に待避された障害情報を主メモリＭ
Ｍ８に格納し、次に機械チェックの割込を発生させる。
ラッチメモリＳＭ７に待避された障害情報を主メモリＭ
Ｍ８に格納し、次に機械チェックの割込を発生させる。
第３図、第５図の例ではチェックポイントを２ケ所しか
設けなかったが、実際的には、命令の種類に応じて、さ
らに幾つかの」チェックポイントを設けてよい。以上の
ようにこの発明の一実施例で説明したように、この発明
を実施することにより、故障が発生した場合においても
、命令再試行を行い、成功すれば、その時実行中であっ
たプログラムには何ら影響を与えることはない。
設けなかったが、実際的には、命令の種類に応じて、さ
らに幾つかの」チェックポイントを設けてよい。以上の
ようにこの発明の一実施例で説明したように、この発明
を実施することにより、故障が発生した場合においても
、命令再試行を行い、成功すれば、その時実行中であっ
たプログラムには何ら影響を与えることはない。
一方故障は、素子の性質にもよるが、はじめは間欠的に
故障し、次第にその間隔が短かくなりついに固定故障と
なることが多い。このような故障では、命令の再試行は
有効となる。またこの発明の特徴はマイクロィンストラ
クションのフィールドに命令再試行のためのフィールド
を設け、命令再試行の制御とチェックポイントの制御を
行なわせるようにしたことである。
故障し、次第にその間隔が短かくなりついに固定故障と
なることが多い。このような故障では、命令の再試行は
有効となる。またこの発明の特徴はマイクロィンストラ
クションのフィールドに命令再試行のためのフィールド
を設け、命令再試行の制御とチェックポイントの制御を
行なわせるようにしたことである。
従来の命令再試行方式ではこの種の制御は内部状態とし
てレジスタ等に記憶され複雑な論理回路を構成していた
が、この発明の方式ではこれらのほとんどがマイクロプ
ログラムに吸収され、不規則論理回路が減少する。
てレジスタ等に記憶され複雑な論理回路を構成していた
が、この発明の方式ではこれらのほとんどがマイクロプ
ログラムに吸収され、不規則論理回路が減少する。
０ 第１図は本発明を実施したマイクロプログラム制御
計算機の中央処理装置のブロック図の例である。 第２図はマイクロィンストラクションの一部分であり、
２１，２２は本発明の特徴である命令再試行のためのフ
ィールドである。第３図は命令タ実行のためのマイクロ
プログラムの概略フローチャートである。第４図は固定
長オペランド命令と、可変長オペランド命令の形式の例
である。第５図は障害が発生した場合に障害の記録と、
命令再試行の制御を行うマシンチェックマイクロプロｏ
グラムルーチンの概略フローチャートである。図中、１
，２はワーキングレジスタ、５は演算器、７はスクラツ
チメモリ、８は主メモリ、１０は条件コードレジスタ、
１１はカウソタ、１２は命令アドレス待避レジスタ、１
３はオペランドア３タドレス待避レジスタ、１４は条件
コード待避レジスタ、１５はカウンタ待避レジスタ、１
７はマイクロプログラムが格納された制御メモリ、１８
は制御メモリデータレジスタ、１９はリトラィレジスタ
、２０はリトライカウンタである。第１図 第２図 第４図 第３図 第５図
計算機の中央処理装置のブロック図の例である。 第２図はマイクロィンストラクションの一部分であり、
２１，２２は本発明の特徴である命令再試行のためのフ
ィールドである。第３図は命令タ実行のためのマイクロ
プログラムの概略フローチャートである。第４図は固定
長オペランド命令と、可変長オペランド命令の形式の例
である。第５図は障害が発生した場合に障害の記録と、
命令再試行の制御を行うマシンチェックマイクロプロｏ
グラムルーチンの概略フローチャートである。図中、１
，２はワーキングレジスタ、５は演算器、７はスクラツ
チメモリ、８は主メモリ、１０は条件コードレジスタ、
１１はカウソタ、１２は命令アドレス待避レジスタ、１
３はオペランドア３タドレス待避レジスタ、１４は条件
コード待避レジスタ、１５はカウンタ待避レジスタ、１
７はマイクロプログラムが格納された制御メモリ、１８
は制御メモリデータレジスタ、１９はリトラィレジスタ
、２０はリトライカウンタである。第１図 第２図 第４図 第３図 第５図
Claims (1)
- １ マイクロプログラム制御計算機の命令再試行方式に
おいて、マイクロインストラクシヨン中に、命令再試行
が可か不可かを制御する第１フイールドと命令再試行の
チエツクポイントで再試行用の情報を待避すると共にチ
エツクポイントの個所の識別をするための制御を行なう
第２フイールドとからなるリトライフイールドを設け、
命令再試行に必要な情報を待避するための待避レジスタ
と、再試行に戻るためのチエツクポイント個所を識別す
るためのリトライレジスタを設け、さらにマイクロプロ
グラム−チン中に命令再試行のためのチエツクポイント
を設けて、マイクロインストラクシヨン中の上記第２フ
イールドの制御により命令再試行に必要な情報をワーキ
ングレジスタから待避レジスタに待避し、チエツクポイ
ントを識別するための情報をリトライレジスタにセツト
し、故障が発生した場合には、マイクロインストラクシ
ヨン中の上記第１フイールドの制御で命令再試行を行う
かどうかの判断を行い、命令再試行可能の場合には、リ
トライレジスタによりチエツクポイントを識別し、待避
レジスタから命令再試行に必要な情報をワーキングレジ
スタに回復し、チエツクポイントに戻つて命令再試行を
行うことを特徴とする命令再試行方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP751283A JPS6019016B2 (ja) | 1974-12-28 | 1974-12-28 | 命令再試行方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP751283A JPS6019016B2 (ja) | 1974-12-28 | 1974-12-28 | 命令再試行方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5178149A JPS5178149A (ja) | 1976-07-07 |
| JPS6019016B2 true JPS6019016B2 (ja) | 1985-05-14 |
Family
ID=11497114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP751283A Expired JPS6019016B2 (ja) | 1974-12-28 | 1974-12-28 | 命令再試行方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6019016B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62143708U (ja) * | 1986-02-28 | 1987-09-10 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62121648U (ja) * | 1986-12-18 | 1987-08-01 |
-
1974
- 1974-12-28 JP JP751283A patent/JPS6019016B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62143708U (ja) * | 1986-02-28 | 1987-09-10 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5178149A (ja) | 1976-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4584666A (en) | Method and apparatus for signed and unsigned bounds check | |
| US5146586A (en) | Arrangement for storing an execution history in an information processing unit | |
| CN111133418A (zh) | 在例外屏蔽更新指令之后允许未中止的事务处理 | |
| US3618042A (en) | Error detection and instruction reexecution device in a data-processing apparatus | |
| KR890003322B1 (ko) | 데이타처리 시스템 | |
| US7200742B2 (en) | System and method for creating precise exceptions | |
| JP2562838B2 (ja) | プロセッサ及びストアバッファ制御方法 | |
| EP0655686B1 (en) | Retry control method and device for control processor | |
| JPH04332055A (ja) | プログラム暴走検知方法 | |
| JP2793386B2 (ja) | 電子計算機の演算エラー情報保持装置 | |
| JPS59172044A (ja) | 命令制御方式 | |
| JPH0373008B2 (ja) | ||
| JPH0287237A (ja) | Ｅｘｅｃｕｔｅ命令制御方式 | |
| JPS6020769B2 (ja) | マイクロプログラム制御方式 | |
| JP2793396B2 (ja) | 電子計算機の演算ステータス保持装置 | |
| JP2780484B2 (ja) | 情報処理装置 | |
| JPS63214856A (ja) | デ−タ処理装置のデ−タ保護制御方式 | |
| JP2786215B2 (ja) | 再開処理制御方式 | |
| EP1217519A2 (en) | Computer and control method of the computer | |
| JPH02242335A (ja) | 電子計算機 | |
| JPH0756632B2 (ja) | アセンブラ命令境界エラ−検出処理方式 | |
| JPS61161557A (ja) | プログラム・デバツグ方法および装置 | |
| JPS6240550A (ja) | プログラムデバツク装置 | |
| JPH012146A (ja) | 演算処理装置 | |
| JPH04337847A (ja) | プログラムチェック方法 |