JPS6019149B2 - サイリスタ - Google Patents

Description

【発明の詳細な説明】 本発明はサィリスタに係り、特に電力制御に好適な高耐
圧・大電流サィリス外こ関するものである。

一般にサィリスタは、隣接する層間にｐｎ接合を形成す
るように交互に導電型の異なる連続したｐｎｐｎの４層
構造を有する半導体基体と、半導体基体の両外側のｐ層
及びｎ層にオーミック接触した１対の主電極と、主電極
間を非導通状態から導適状態に変換するための電気的、
光学的等のトリガー手段とを具備した構成となっている
。

その一典型を図面により説明する。

一般的な製法に従って、ｎ型半導体ウェハを出発素材と
して、拡散によりｐ型層を形成するものと仮定する。第
１図において半導体基体１０は、半導体基体１０の一方
の主表面１０１に露出するｐ型ェミツ夕層１，ｐ型ェミ
ツタ層１に隣接するｎ型ベース層２，ｎ型ベース層２に
隣接するｐ型ベース層３，およびｐ型ベース層３に隣接
し、ｐ型ベース層３と共に半導体基体１０の他方の主表
面１０２に露出するｎ型ェミッタ層４から構成されてい
る。そしてｐ型ェミッタ層１とｎ型ベース層２の間、ｎ
型ベース層２とｐ型ベース層３の間、及びｐ型ベース層
３とｎ型ェミッタ層４の間には、それぞれｐｎ接合Ｊ，
，Ｊ２及びＪ３が形成されている。

半導体基体１０の一方の主表面１０１上、他方の主表面
１０２上で少くともｎ型ェミッタ層４の露出部及び他方
の主表面１０２上でｐ型ベース層３の露出部の一部には
、それぞれ１対の主電極及びトリガー信号付与手段、即
ちアノード電極５，カソード電極６及びゲート電極７が
形成されている。ｎ型ェミッタ層４とｐ型ベース層３と
は、領域８において、カソード電極６によって部分的に
短絡されており、いわゆる短絡ヱミッタ構造となつてい
る。第２図は、従来の電力用高耐圧サィリスタの、ｐｎ
ｐｎ部分における不純物濃度分布の一例を示す。

ｐ型ェミッタ層１の半導体基体表面１０１付近では、ア
ノード電極５と良いオーミック接触をとるためと、導適
状態で多量のホールをｎ型ベース層２に注入するために
、不純物濃度が高くなっている。この種サィリスタは、
主電極５，６間に、アノード側を正、カソード側を負と
して、通常順方向耐圧と呼ばれる限界電圧以下の順方向
電圧を印加した場合は阻止状態を保ち、ゲート電極等の
トリガー手段によってトリガー信号を付与すると導適状
態に移行する。

サィリスタは、このように、オン（導通状態）、オフ（
阻止状態）のスイッチ機能を有するものであるから、阻
止状態では耐圧が高く、かつ漏れ電流が小さく、導適状
態では電圧降下（オン電圧）が低く、さらにスイッチン
グ速度の速いもの理性能が良いといえる。

良く知られているように、日頃阻止状態での漏れ電流ｎ
‘ま１１二ＭＩｇ／｛１一Ｍ（Ｑ，十Ｑ２ ）｝で表わ
される。

ここで１ｇは逆バイアスされたＪ２接合の空乏層で生成
されるキャリャによる電流、Ｍは雪崩増倍係数、Ｑ，は
ｐｎｐトランジスタ部分の電流増幅率、Ｑ２ はｎｐｎ
トランジスタ部分の電流増幅率である。順方向耐圧ＶＢ
Ｏは、Ｍ（Ｑ，十Ｑ２）が１となるときのアノード・カ
ソード間印加電圧である。このことから、漏れ電流を小
さく、また耐圧を高くするには、Ｍ及び（Ｑ，十Ｑ２）
を小さくすればよいことがわかる。電力用サィリスタで
は、通常、第１図に示す短絡ェミッタ構造等によって、
小電流レベルにおけるｎ型ェミツタ層４からの電子注入
をおさえるようにしてあるので、一般にＱ２ はＱ，
に比べて小さく、電流増幅率としてはＱ，が支配的であ
る。

そこで、阻止特性を良くするには、ｎ型ベース層２の抵
抗率を高くし、ｐｎ接合Ｊ２接合での電界を弱めて係数
Ｍを小さくすると共に、ｐｎｐトランジスタ部分の電流
増幅率Ｑ，を小さくすることが大切である。電流増幅率
Ｑ，は、ｐ型ェミッタ層１からｎ型ベース層２へのホー
ルの注入効率ｙ，とｎ型べ−ス層２でのホールの輸送効
率８，との積８，ｙ，で与えられる。

８，は、ｐ型ェミッタ層１から注入されたホールのうち
どれだけの割合のものがｐｎ接合Ｊ２の空乏層に到達す
るかを表すものである。

即ち、ホールがｎ型ベース層２の空乏化されていない領
域を通過して、どれだけの量が再結合で消滅することな
いこ空乏層に達するかを表わすものである。従ってｎ型
ベース層２の厚さが厚い程３，は小さくなる。この観点
から、従来は、サィリスタの高耐圧化に当ってはｎ型ベ
ース層を十分に厚くする方策が取られていた。

しかし、ｎ型ベース層を厚くすると、‘１’ ｎ型ベー
ス層の抵抗が大きくなってオン電圧が増大する。

‘２｝ ｎ型ベース層の抵抗が注入キャリャで変調され
るのに時間がかかるために、ターンオン時間が長くなる
、さらに【３｝ ｎ型ベース層に蓄積されるキャリャ量
が多くなるのでターンオフ時間が長くなる。

といった特性上重大な欠点が生ずる。

このため、オン特性、スイッチング特性を良好に保つた
ままサィリスタを高耐圧化することは従来困難であった
。本発明の目的は、上記の欠点を除去した新規な高耐圧
サィリス夕を提供することであり、その特徴とするとこ
ろは、ェミッタ層の構造を規定することにより注入効率
を小さくして、電流増幅率を小さくし、これにより、ベ
ース層を厚くすることなしに高耐圧化をはかる点にある
。

本発明によるサィリスタの特徴とするところをさらに具
体的に言えば、２つの中間ベース層のうち低不純物濃度
を有するベース層に隣接し、半導体基板の一方の主表面
に露出するェミッ夕層の不純物濃度分布が、前記一方の
主表面からの深さが大きく低濃度である部分と、半導体
中に不純物として入った場合に該ェミッタと同じ導亀型
を与える金属等と半導体とを合金化した際に生ずる再結
晶層により形成され、前記一方の表面からの深さの小さ
い高濃度部分とから成り、低濃度部分の最大濃度が１．
５×１び６ａめｍｓ／の以下、かつ低濃度部分と高濃度
部分の境界からｐｎ接合までの深さが６０仏ｍ以上とな
るようにした点にある。以上の構成によりサィリスタの
高耐圧化をはかれることを、本発明者らの実験結果をも
とに、図面により説明する。

問題となるェミッタ層の導電型はｐ型でもｎ型でも同じ
なので、ｐ型ェミッタについて説明する。第３図は、本
発明によるサイリスタのｐ型ェミッタ層の不純物濃度分
布の模式図の一例である。

本発明のようにェミッタ層表面の高濃度層を合金法で形
成すると、高濃度部分と低濃度部分の境界は、一般に図
のように段階状になる。ここで、図に示すように、低濃
度部分の最大濃度をＮ，高濃度部分の厚をＺ，高濃度部
分と低濃度部分の境界からｐｎ接合Ｊ，までの距離をＷ
とする。第４図に、順方向耐圧ＶＢとＷの関係を示す。

ここでの順方向耐圧は高温（１２５ｑｏ）での漏れ電流
密度を３ｍＡ／塊に制限したときの電圧であり、前述の
サィリスタが非導適状態から導適状態へ移行する電圧Ｖ
Ｂｏよりも低い。前記ＶＢは、素子の信頼性の面から、
素子の実質的な順方向耐圧を与えるものである。図から
わかるように、Ｗを４・さくすると耐圧ＶＢも低くなる
。

これは、ェミッタＰＥの高濃度部分がｐｎ接合に近いと
、低濃度部分からｎ型ベース層へのホール注入の外にホ
ールを多量に有する高濃度部分からもホールがｎ型ベー
ス層に注入されるため、ｐｎ接合Ｊ，からｎ型ベース層
へのホール注入が増し、ッ，が大きくなって電流増幅率
Ｑ，が大きくなるからである。Ｗが大きくなり、高濃度
部分がｐｎ接合Ｊ，から遠くなるに従って高濃度部分の
影響が弱くなり、Ｗが６０〆ｍを超えると高濃度部分の
影響がなくなって、ＶＢが一定の高いに保たれる。即ち
、Ｗを６０仏ｍ以上とすることによって、耐圧が高く、
かつエッチングのばらつき等でＷが多少ばらついても、
耐圧のばらつきの少し、サィリスタを得ることができる
。

ただし、Ｗを不必要に大きくするとオン電圧が高くなる
ので好ましくない。Ｗの上限としては２００〜２５０山
ｍ以下とすることが好ましい。本発明のようにェミッタ
層表面の高濃度部分を合金による再結晶層により形成す
ると、高濃度部分と低濃度部分の境界付近のキャリャラ
ィフタィムが短くなるため、、低注入時の高濃度部分か
らのホール注入がさえられる。

このため、高濃度部分を拡散等で形成する場合に比べて
低濃度部分の厚さＷの下限を小さくすることができ、低
濃度部分形成のプロセス自由度が増えるという効果があ
る。第５図は順方向耐圧ＶＢとェミッタ層の低濃度部分
の最大濃度Ｎとの関係を示す図である。

Ｗが６０仏ｍ以上のとき、第５図に示す関係はＷに依ら
なかった。低濃度部分の最大濃度Ｎが小さくなると、ェ
ミツタ層からのホール注入効率ｙ，が小さくなり、図の
ように耐圧ＶＢが上がる。この効果はＮが１．５×１び
６ａｔｏｍｓ／嫌以下の範囲で現われ、Ｎが１×１び６
ａｔｏｍｓ／が以下になると効果が顕著になることが図
から明らかである。この傾向は、Ｗが６０山ｍ以上であ
ればほとんど変化しない。従って、不純物濃度Ｎを１．
５×１び６ａｔｏｍｓ／が以下、好ましくは１×１び６
ａｔｏｍｓ／倣以下とすれば、ェミッタ層の注入効率を
小さくして耐圧を上げるという本発明の効果を得ること
ができる。このとき、不純物濃度Ｎの最小値は、ェミッ
タ層の低濃度部分を拡散で形成するときには必然的に隣
援するベース層の濃度以上になり、また、他の方法、例
えばェピタキシャル生長により形成するようなときには
、製造技術の制限で決まる。また、今問題にしているェ
ミツタ層と隣接ベースの間のｐｎ接合で逆耐圧をもたせ
る場合には、Ｎの下限値を、ェミッタ層側の空乏層が高
濃度部分まで伸びない程度におさえることが、素子表面
での電界強度を弱めて表面でのブレークダウンをおさえ
るために望ましい。以下、本発明の一実施例を説明する
。抵抗率が２００〜３０００弧，厚さ約９００ムｍのｎ
型シリコン単結晶ゥェハを出発材料とし、この両面から
１２５０ｑｏで約４■時間アルミニウムを拡散し、深さ
約１２０仏ｍの低濃度ｐ型拡散層を形成した。

次に、ウェハの両面をそれぞれ約２０〆ｍエッチング除
去し、ウェハの片面から燐を１１００午０で選択拡散し
て厚さ７〜１０ｕｍのｎ型ェミツタ層を形成した。さら
にウェハのｎ型ェミツタ層と反対側の表面にアルミニウ
ムを約２０仏ｍの厚さに蒸着し、このアルミニウム膜を
介してタングステン板のアノード電極を７３０℃，約２
０分間の熱処理によりウェハに合金接着した。

これにより、合金接着した側のウェハ表面に不純物濃度
約１×１びもｔｏｍｓ／の，厚さ約３山ｍの高濃度ｐ型
層ができた。次に、ウェハのｎ型ェミッタ層がある側の
表面上に、アルミニウムを所定の形状に蒸着してカソー
ド電極及びゲート電極とした。さらにウェハ端面を所定
の形状に形成し、素子を完成した。この素子のｎ型ベー
ス厚さは約６５０仏ｍであり、ｐ型ヱミッタ層の不純物
濃度分布は第６図に示すとおりであった。

本実施例のサィリスタの特性は、順方向の高温耐圧が４
．２ｋｖ，オン電圧が２．０Ｖ，ターンオン時間が約４
ムｓ，ターンオフ時間は２００〃ｓ以下であつた。

これと比較するために、ｐ型ェミッタ層の低濃度部分の
最大濃度を３×１び７ａｔｏｍｓ／地とした従来型のサ
ィリスタでは、本実施例と同じ４．２ｋｖの高温耐圧を
得るのに要するｎ型ベース層の厚さが約８００山ｍとな
り、このとき、オン電圧が約２．３Ｖ，ターンオン時間
が約７仏ｓ，夕−ンオフ時間が約３００仏ｓであった。

このように、本実施例のサィリスタでは、導通特性及び
スイッチング特性が良好で、かつ高耐圧の素子が得られ
た。以上の実施例では、アノード電極金属板をウェハに
接着する例を述べたが、本発明はそのような合に限られ
るものではなく、例えば蒸着等でアルミニウム膜を付着
したゥヱハに金属板を接着することなく熱処理を加えて
アルミニウムとウェハ面を合金化し、そのときに生じる
再結晶層をェミッタ表面の高濃度部分としても良い。さ
らに、合金化する膜を蒸着等でウェハに付着させず、金
属薄膜とゥェハを接触させて熱処理し、合金化しても良
い。

要するに、合金化により再結晶層を生ずる方法でさえあ
れば、どのような方法でも本発明に適用できる。また、
合金化する膜もアルミニウムに限ることなく、例えばＮ
−Ｓｉ共晶のように合金化して半導体ウェハ中に入った
とき、ェミッタ層と同じ導電型を与えるものなら何でも
良い。本発明は、第３図や第６図に示されたように、ｐ
型ェミッタ層の低濃度部分の濃度最大になる位置が、高
濃度部分と低濃度部分の境界に位置するものに限られず
、第７図に示すように低濃度部分内に濃度最大の位置が
あるものにも適用可能である。

このような濃度分布は、例えば拡散中にアウトデフユー
ジヨン（ＯｕｔＤｉｆｆ瓜ｉｏｎ）によりウエハ表面付
近の濃度が下がる場合に生じる。以下本発明をｎ型シリ
コンウェハを用いた例により説明したが、ｐ型シリコン
基板を用いて上記の実施例におけるｐ型領域とｎ型領域
を逆にしても本発明の効果に変わりはない。

また、本発明の効果はトリガー手段に影響されないため
、トリガー手段として実施例で説明した電気的トリガー
の他の手段、例えば光トリガーとしても良いし、またシ
ョートェミツタでないサィリスタにも本発明は適用でき
る。以上に述べたように、本発明によれば、ェミッタの
注入効率を小さくすることにより、ベース幅を厚くせず
にサィリスタを高耐圧化できるので、オン特性やスイッ
チング特性を損うことなく高耐圧化できるという効果を
有する。

【図面の簡単な説明】

第１図は典型的なサィリスタの構造図、第２図はサィリ
スタの一般的な不純物濃度分布図、第３図は本発明にお
けるサィリスタのェミッタ層の濃度と寸法の定義図、第
４図，第５図は本発明の効果を説明するための説明図、
第６図は本発明の実施例におけるｐェミッタ層の不純物
濃度分布図、第７図は本発明の実施例におけるｐェミッ
タ層の・純物濃度分布の変形例を示す図である。 １……ｐ型ェミッタ層、２……ｎ型ベース層、３……ｐ
型ベース層、４……ｎ型ヱミッタ層、５・・・・・・ア
ノード電極、６・・・・・・カソード電極、７・・・・
・・すート電極。 鉾１図 第２図 夫３図 ズ４図 矛５図 プ６図 矛７図

Claims (1)

1. 【特許請求の範囲】 １ 互いに反対側に位置する一対の主表面および前記主
   表面間で隣接層間にｐｎ接合を形成するように交互に導
   電性の異なるｐｎｐｎの連続した４層を有する半導体基
   体と、両主表面においてそれぞれ外側層にオーミツク接
   触された一対の主電極と、主電極間を非導通状態から導
   通状態に移行するためのトリガー信号を付与する手段と
   を具備し、２つの中間層のうち、低不純物濃度を有する
   一方の中間層に隣接し、一方の主表面に露出する一方の
   外側層の不純物濃度分布が、前記一方の主表面からの深
   さが大きくて低濃度である部分と、前記一方の主表面か
   らの深さが小さくて高濃度である部分とから成るサイリ
   スタにおいて、該高濃度部分が合金による再結晶層によ
   り形成され、低濃度部分の最大濃度が１．５×１０＾１
   ＾６ａｔｏｍｓ／ｃｍ＾３以下であり、かつ、低濃度部
   分と高濃度部分の境界から一方の中間層と一方の外側層
   との間に形成されるｐｎ接合までの深さが６０μｍ以上
   であることを特徴とするサイリスタ。 ２ 上記一方の外側層の導電型がｐ型であることを特徴
   とする特許請求の範囲第１項記載のサイリスタ。 ３ 上記一方の外側層の導電界がｎ型であることを特徴
   とする特許請求範囲第１項記載のサイリスタ。