JPS6019193B2 - ト−ン信号検出装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、通信回線を介して送信されるトーン信号を受
信装置においてデジタル的に検出するトン信号検出装置
に関する。

第１図は、従来のトーン信号検出装置の要部を示したも
ので、２種のトーン信号ｆｌ，ｆ２を各別に検出するも
のとする。

入力端子１にトーン信号ｆｌ又はｆ２を含む入力信号が
供給されると、炉波回路２はｆｌ〜ｆ２の帯域内の信号
を通過せしめて、帯域外のノイズ等を阻止する。炉波回
路２を通過したトーン信号の波形は通常正弦波である。

波形整形回路３は信号レベルを一定化すべくこれを矩形
波に整形し、検出部４に供給する。検出部４は送られて
きたトーン信号がｆｌ又はｆ２のいずれであるかを判別
する部分である。

検出部４にはトーン信号の種類の数だけつまりここでは
２つの共振回路４１１，４１２が設けられており、これ
らの共振回路は対応するトーン信号が到来すると共振を
起こす。この共振現象は共振を起した共振回路に接続さ
れた検波回路４２１，４２２により検出される。検出結
果はそれぞれについての出力端子５１，５２に出力され
る。ところで、従来のこのようなトーン信号検出装置で
は、検出部４をアナログ回路で構成していた。

このため次のような欠点があった。■ 電源電圧の変動
や温度の変動により装置が影響を受け、誤動作する場合
があった。

■ 共振回路４１１，４１２がィンダクタンスやキャパ
シタンス等の素子により構成されていた。

このため中心周波数の設定や帯城幅の調整を行う際、工
数が多く掛かった。またＩＣ化や量産化に不適当であっ
た。本発明はこのような事情に鑑みてなされたもので、
比較的ノイズ等の多い回線等においてもトーン信号を誤
検出することが少なく、従って高精度でトーン信号を検
出可能であるとともに、トーン信号の波形整形出力をデ
ジタル的に処理することのできるトーン信号検出回路を
提供することを目的とする。

本発明では検出部を識別回路と判定回路により構成する
。

そして識別回路では計数回路を用いてトーン信号の１周
期内に発生する高速パルスを計数し、いずれのトーン信
号であるかを識別する。また判定回路は識別回路の識別
結果であるパルスが所定数、計数された時、トーン信号
をこの計数値に対応する周波数のトーン信号として判定
する。以下実施例につき本発明を詳細に説明する。

第１図と同一部分には同一の符号を付した第２図は、本
発明の−実施例におけるトーン信号検出装置の要部を示
したもので、２種のトーン信号ｆｌ，ｆ２を各別に検出
するものとする。入力端子１に供給された入力信号は炉
波回路２に加えられ、ｆｌ〜ｆ２を含む所定の帯域内の
信号が通過された信号に所定の入力レベル以上のトーン
信号ｆｌ又はｆ２が含まれていれば、このトーン信号は
波形整形回路３に加えられ矩形波に整形される。

この結果第３図ａに示すような波形整形出力Ａが得られ
る。波形整形出力Ａは識別回路６１および判定回路６３
よりなる検出部６に供給される。

第４図は検出部６の具体的構成を示したものである。

さて識別回路６１は、トーン信号の周期内に発生するク
ロック信号の数により到来するトーン信号の周波数を求
めトーン信号の識別を行う。

これを実際の回路動作に従って説明する。受信装置に電
源が投入されると、装置内の図示しない起動回路が動作
する。

そして起動時に、日（ハィ）レベルとなり所定時間経過
後の時刻ｔｌにおいてＬ（ロー）レベルに変化する起動
信号Ｂ（第３図ｂ）が発生する。起動信号Ｂは識別回路
６１内のフリップフロップ回路（Ｄｅｌａｙｅｄ Ｆ，
Ｆ）６ １ １およびタイマ回路６１２のクリア端子Ｃ
Ｌに供給される。

従って電源投入によりこれらの回路６１１，６１２はィ
ニシャラィズ状態に置かれる。起動信号Ｂはオアゲート
６１３の入力端子にも供給される。オアゲート６１３の
出力端子は計数回路６１４および２個の記憶回路（Ｓ−
ＲＦ，Ｆ）６１５，６１６それぞれのクリア端子ＣＬに
接続されているので起動信号ＢがＨレベルの起動状態に
おいてはこれらの回路６１４〜６１６をイニシヤラィズ
状態に置かれる。さてインバータ６１７に供給される波
形整形出力Ａは論理状態を反転されてフリップフロップ
回路６１１のクロツク入力端子に供給されている。

フリツプフロツプ回路６１１の出力端子Ｑは入力端子Ｄ
に接続されているので、時刻ｔｌにおいてこの回路６１
１のィニシャラィズ状態が解かれるとこれ以後の波形整
形出力Ａの最初の立ち下がりにより出力端子Ｑから現わ
れる信号Ｅ（第３図ｅ）がＨレベルに変化する。そして
これによりこの信号Ｅを入力するアンドゲート６１８が
開く。この結果速パルス発生回路６１９から発生される
高速パルス信号Ｃ（第３図Ｃ）がゲート回路出力信号Ｆ
（第３図ｆ）として計数回路６１４に供給される。この
時点においてフリップフロップ回路６１１の出力端子Ｑ
からはＬレベルの信号が出力されている。

このためこの信号を入力するアンドゲート６２０は閉じ
ており、計数回路６１４のィニシャラィズ状態は解除さ
れている。従ってパルス状のゲート回路出力信号Ｆが供
給されると計数回路６１４はこれを計数する。計数回路
６１４の計数は信号ＢがＨレベルを保つ間行われる。

すなわち波形整形出力Ａの次の立ち下がり（時刻ｔ２）
によりフリツプフロツプ回路６１１の出力端子Ｑから出
力される信号ＥがＬレベルに変化するとアンドゲート６
１８が閉じる。これにより計数回路６１４に供給されて
いたゲート回路出力信号は、その供給が遮断される。こ
の結果計数回路６１４はトーン信号の１周期分に相当す
る高速パルス信号を計数する。さて計数回路６１４は４
つの出力端子ｘｌ〜ｘ４を持っている。

このうち第１の出力端子ｘｌは第１のトーン信号ｆｌに
おける許容周波数範囲の上限に対応した数値が計数され
ると、この段階でパルス信号１（第３図ｉ）を出力する
。また第２の出力端子ｘ２は第１のトーン信号ｆｌにお
ける許容周波数範囲の下限に対応した数値が計数される
と、その段階でパルス信号Ｊ（第３図ｊ）を出力する。

更に第３の出力端子ｘ３は第２のトーン信号ｆ２におけ
る許容周波範囲の上限に対応した数値が計数されると、
その段階でパルス信号Ｍ（第３図ｍ）を出力する。

また第４の出力端子ｘ４は第２のトーン信号ｆ２におけ
る許容周波範囲の下限に対応した数値が計数されると、
その段階でパルス信号を出力する。

今第１のトーン信号の周波数の上限をｆ，川下限をｆ，
Ｌ，また第２のトーン信号の周波数の上限をｆ洲，下限
をｆ２Ｌとし、高速パルス信号Ｃの周波数を位とすれば
、計数値ｘｌ〜ｘ４は以下のように設定される。ｘｌ＝
ｆｏ／ｆＩＨ，ｘ２＝ｆｏ／ｆＩＬｘ３＝ｆｏ／ｆが，
ｘ４＝ｆｏ／ｆな 従って、計数回路６１４は高速パルス信号Ｃが加わると
、トーン信号の種類に応じて計数値の最も小さい出力端
子ｘｌから順次パルス信号を出力する。

ところで出力端子ｘｌは第１の記憶回路６１５のセット
入力端子Ｓに接続されており、出力端子ｘ２は同回路６
１５のリセット入力端子Ｒに接続されている。

また出力端子ｘ３は第２の記憶回路６１６のセット入力
端子に接続されており、出力端子ｘ４は同回路６１６の
リセット入力端子Ｒに接続されている。これらの記憶回
路６１５，６１６は起動信号ＢがＬレベルになった後も
フリップフロップ回路６１１がセットされるまでィニシ
ャラィズ状態に置かれているが、計数回路６１４が計数
を開始すると同時にオアゲート６１３の出力信号Ｇ（第
３図ｇ）がＬレベルに変化し、ィニシャラィズ状態を解
除される。

そしてこの後アンドゲート６２０の出力信号が再びＨレ
ベルに変化する時刻ｔ３まで記憶回路６１５，６１６は
その内容をクリアされない。この期間記憶回路６１５，
６１６は計数回路６１４から出力されるパルス信号に応
じてその記憶状態を変化させる。すなわちまず計数回路
６１４の第１の出力端子ｘｌからパルス信号１が出力さ
れた時点で第１の記憶回路６１５がセットされ、第２の
出力端子ｘ２からパルス信号Ｊが出力された時点でこの
回路６１５は再びリセット状態に戻される。第３の出力
端子ｘ３からパルス信号Ｍが出力されると、今度は第２
の記憶回略６１６がセットされ、第４の出力端子ｘ４か
らパルス信号が出力されると総ての記憶回路６１５，６
１６がリセット状態に戻される。

このようにして入力信号の周期に応じて、すなわちトー
ン信号の種類に応じて記憶回路６１５，６１６がセット
され、あるいはリセットされる。

すなわち第１のトーン信号が供給されていれば、第１の
記憶回路６１５がセットされる。また第２のトーン信号
が供給されていれば第２の記憶回路６１６がセットされ
る。いずれの記憶回路６１５，６１６も共にリセツト状
態となれば、所望のトーン信号は到来しなかったことと
なる。記憶回路６１５，６１６に記憶された識別結果は
、２個のアンドゲート６２１，６２２により判定回路６
３へ出力される。

すなわち時刻ｔ２においてフリップフロップ回路６１１
の出力端子Ｑから出力される信号がＨレベルに変化する
と、２個のアンドゲート６２１，６２２が開く。そして
そのとき第１の記憶回路６１５がセット状態にあれば、
その出力端子Ｑから第１のトン信号識別出力Ｋ（第３図
ｋ）がアンドゲート６２１を通って出力される。また第
２の記憶回路６１６がセット状態にあれば、その出力端
子Ｑから第２のトーン信号識別出力Ｎ（第３図ｎ）がア
ンドゲート６２２を通って出力される。

第３図は第２の記憶回路６１６側がセット状態にある場
合を示している。これらの信号が出力されて所定時間経
過後の時刻ｔ３において、オアゲート６１３の出力信号
ＧがＨレベルに変化し、計数回路６１４および記憶回路
６１５，６１６再びィニシャラィズ状態に復旧する。そ
して次のサイクルにおけるトーン信号の識別に備える。
このようにして識別回路６１はトーン信号を１周期おき
に識別し、その結果を判定回路６３に逐次出力する。こ
のようにこの実施例では、トーン信号を１周期おきに識
別するので、計数回路６１４および記憶回路６１５，６
１６は次のサイクルが始まる前の任意の時点でィニシャ
ラィズ状態に復旧すればよいことになり、タイミング回
路の自由度が大きく、簡単な回路構成となる。

次に判定回路６３の説明を行う。

例えば識別回路６１のアンドゲート６２１からある時刻
にパルス信号が出力されても、これをもって第１のトー
ン信号が受信されたと判定することは早急に過ぎる。識
別回路６１はその時々のしかも極めて短時間における信
号の性質をもって入力信号の種類を識別しているので、
ある種のノイズや音声信号も時には第１のトーン信号あ
るいは第２のトーン信号として識別される可能性がある
からである。判定回路はトーン信号の確定を行うための
回路であり、識別回路が特定のトーン信号を単位時間内
に識別する割合をもって最終的にトーン信号の種類を判
定する。この単位時間は、もちろんトーン信号以外の雑
音成分が通常存続する時間よりも十分長く設定される。
以下判定回路を実際の回路動作に従い説明する。受信装
置に電源が投入されると判定回路６３内の２個の記憶回
路（Ｄｅｌａｙｅ帆，Ｆ）６３１，６３２のクリア端子
ＣＬにＨレベルの起動信号Ｂが供給され、これらの回路
はィニシャラィズ状態に置かれる。

またタイマ回路６ １ ２の出力端子ＯＵＴから出力さ
れる信号Ｒは、第３図ｒに示すように計測開始前および
計測終了後においてＨレベルとなる。

このため、電源が投入された時点において２個の計数回
路６３３，６３４のクリア端子ＣＬにはＨレベルの信号
Ｒが供給されており、これらの回路もィニシャラィズ状
態に置かれている。時刻ｔｌにおいてこれらの回路６３
１〜６３４のイニシャラィズ状態が解除される。

タイマ回路６１２は計数回路により構成されており、時
刻ｔｌから高速パルス信号Ｃを計数する。信号Ｒはタイ
マ回路６１２が計数を開始し動作時間Ｔ経過後の時刻ｔ
４においてその計数を終了するまでＬレベルに保たれる
。この間２個の計数回路６３３，６３４はアンドゲート
６２１，６２２から入力端子に供給されてくるパルス信
号を計数する。さて受信装置に第２のトーン信号が受信
されているとすると、アンドゲート６３４からは第３図
Ｐに示すようにパルス信号Ｐが連続的に出力されている
。動作時間Ｔは受信されるトーン信号の１周期に対して
十分長く設定されている。従って第２の計数回路６３４
は計数値をクリアされる時刻ｔ４に到るまでパルス信号
Ｐを計数する。そして設定値ｙ２に計数値が到達したと
き、第２の計数回路６３４はＨレベルの計数出力Ｕ（第
３図ｕ）を出力する。計数回路６３３，６３４の設定値
ｙｌ，ｙ２はトーン信号の周波数とタイマ回路６６２の
動作時間の兼ね合いで定められ、ノイズ等による誤った
判定を防止するため動作時間Ｔにおける最大計数値６０
〜８０％程度に設定されている。第１の計数回路６３３
の計数出力は第１の記憶回路６３１のクロック入力とな
り、第２の計数回路６３４の計数出力川ま第２の記憶回
路６３２のクロック入力となる。

従って第２の計数回路６３４から計数出力Ｕが出力され
、この時点において第２の記憶回路の入力端子ＤにＨレ
ベルの信号が供聯合されていると、その出力端子Ｑから
出力端子５２へＨレベルの判定出力Ｖ（第３図ｖ）が出
力される。これに対して受信装置に第１のトーン信号が
受信されている場合には、出力端子５１にＨレベルの信
号が出力されることとなる。このように本発明によれば
ノイズ等によりトーン信号の謀検出をすることが少なく
、従って高精度でトーン信号を検出可能である。

また、トーン信号検出装置の検出部をデジタル回路で構
成したので、ＩＣ化が容易であり、装置の小型化が可能
である。またＩＣ化に伴い装置の無調整化、量産化を図
ることができる。なお、本実施例では装置をィニシャラ
ィズ状態に置くための信号として電源投入時に発生する
起動信号を用いたが、これに限定されるものではなく、
トーン信号の入力レベルの検出出力等システムの目的に
応じて種々の信号を用いることが可能である。

なお、前述の如く、実施例における識別回路はトーン信
号を１周期おきに識別するので、識別回路の計数回路お
よび記憶回路をィニシャラィズ状態に復旧するためのタ
イミング回路が簡単になる利点を有するが、高速パルス
の１／２周期以内にィニシャラィズ状態に復旧する手段
、または計数回路の計数値を補正して高速パルスの数周
期以内にィニシャラィズ状態に復旧する手段を追加する
ことにより、トーン信号を１周期毎に識別することも可
能である。

また本装置における検出部は種々の変形が可能である。

例えば、複数のトーン信号の中から、任意のトーン信号
のみを検出する場合は、識別回路６１内の第１の記億回
路および判定回路６３内の第２の計数回路と第２の記憶
回路はそれぞれ１個とすることができる。すなわち、識
別回路６１の第１の計数回路において、複数のトーン信
号の許容周波数範囲の上限および下限に対応した計数値
に到達する毎に出力パルスを発生する複数の出力端子を
設ける。同様に判定回路６３内の第２の計数回路におい
て、複数のトーン信号に対応した計数値に到達した時に
出力パルスを発生する複数の出力端子を設ける。

これらの第１の計数回路および第２の計数回路の複数の
出力端子を任意のトーン信号に対応した外部入力により
、個別に選択する手段を識別回路および判定回路にそれ
ぞれ設ける。第１の計数回路から選択された出力パルス
は１個の第１の記憶回路のセットパルスまたはリセット
パルスとして与えられ、第２の計数回路から選択された
出力パルスは１個の第２の記憶回路に記憶される。

従って、第２の記憶回路の出力端子に出力が発生した場
合にのみ、任意に選択されたトーン信号が検出されたこ
とが判定できる。

このようにすれば、簡単な構成で任意のトーン信号を検
出することが可能である。

また、２又は３以上の種類のトーン信号を各別に識別す
る場合でも、識別回路６１内の記憶回路および判定回路
６３内の計数回路は１個とすることができる。

すなわち、最初のＴ時間は第１のトーン信号についての
み検出し、次のＴ時間は第２のトーン信号についてのみ
検出するというように検出時間帯を分けるようにし、各
検出時間毎に識別回路６１内の計数回路６１４の各トー
ン信号についての上限値、下限値に対応する出力を１個
のみとされた例えば記憶回路６１５のセット入力端、リ
セット入力端に切替えて入力する。

そしてこの記憶回路６１５の出力を判定回路６３内の１
個のみとされた例えば計数回路６３３に導き、この計数
回路６３３の出力を検出時間毎に対応する記憶回路６３
１，６３２・・・・・・に切替えて入力するようにする
。このようにすれば、検出に要する時間はＴ×トーン信
号の種類の数だけ必要となるが、構成を簡単にすること
ができる。なお、例えばタッチダイヤル式受話機等から
の２周波混合信号を検出する場合には、第２図のものを
２系統用い、一方を低群用、他方を高群用とし、各系統
の出力をデコードすることになる。

【図面の簡単な説明】

第１図は従来のトーン信号検出装置のブロック図、第２
図は本発明の一実施例におけるトーン信号検出装置のブ
ロック図、第３図は第２図に示した装置の検出部におけ
る各部の動作を説明するための各種波形図、第４図は前
記検出部の具体的構成を示すブロック図である。 ２・・・・・・炉波回路、３・・・・・・波形整形回路
、６・・・・・・検出部、６１・・・・・・識別回路、
６３・・・・・・判定回路、６１９・…・・高速パルス
発生回路、６３３，６３４・・・・・・計数回路。 糸′図 券２図 第３図 次イ凶

Claims (1)

1. 【特許請求の範囲】 １ 所望のトーン信号の許容周波数範囲に属する信号を
   入力信号から抽出する濾波回路と、濾波回路の出力波を
   矩形波に整形する波形整形回路と前記トーン信号の周波
   数よりも十分高い周波数をもつ高速パルスを連続的に発
   生させる高速パルス発生回路と、高速パルス発生回路か
   ら発生される高速パルスを波形整形回路から出力される
   矩形波の所定周期毎にに逐次計数し、計数結果に応じて
   トーン信号の種類を逐次識別する識別回路と、トーン信
   号の１周期よりも十分長い所定の時間、前記識別回路か
   ら出力されるトーン信号の識別結果を逐次入力させ、前
   記識別結果であるパルスが所定数、計数された時、トー
   ン信号をこの計数値に対応する周波数のトーン信号とし
   て判定する判定回路とから成ることを特徴とする信号検
   出装置。 ２ 前記識別回路が、前記波形整形回路から出力される
   矩形波を入力として、この矩形波の１周期毎に出力状態
   を逐次反転するフリツプフロツプ回路と、このフリツプ
   フロツプ回路の非反転出力と前記高速パルス発生回路か
   ら発生される高速パルスとの論理積をとる第１のゲート
   回路と、この第１のゲート回路の出力パルスを計数して
   トーン信号の許容周波数範囲の上限および下限に対応し
   た計数値に到達する毎に逐次計数出力を発生する第１の
   計数回路と、この第１の計数回路から発生したトーン信
   号の許容周波数範囲の上限および下限に対応した計数出
   力によりそれぞれセツトおよびリセツトされる第１の記
   憶回路と、この第１の記憶回路の記憶出力と、前記フリ
   ツプフロツプ回路の反転出力との論理積をとる第２のゲ
   ート回路と、前記フリツプフロツプ回路の反転出力と波
   形回路からの出力される矩形波との論理積をとる第３の
   ゲート回路とを備え、この第３のゲート回路の論理出力
   を、前記第１の計数回路および前記第１の記憶回路のク
   リア端子に入力することを特徴とする特許請求の範囲第
   １項記載のトーン信号検出装置。 ３ 前記判定回路が、特定の起動信号により起動されて
   、所定時間のみ出力を発生するタイマ回路と、このタイ
   マ回路の出力が発生している期間のみ前記識別回路の第
   ２のゲート回路から発生する出力パルスを計数して前記
   タイマ回路の設定時間とトーン信号の許容周波数範囲か
   ら決められる最大計数値を越えない所定の計数値に到達
   した時に計数出力を発生する第２の計数回路と、この第
   ２の計数回路の計数出力を記憶する第２の記憶回路を備
   えたことを特徴とする特許請求の範囲第２項記載のトー
   ン信号検出装置。 ４ 前記識別回路の第１の計数回路および前記判定回路
   の第２の計数回路に複数のトーン信号に対応した複数の
   出力端子を設け、これらの出力端子を任意のトーン信号
   に対応した外部入力により個別に選択する手段を前記識
   別回路および前記判定回路に備え、これらの選択された
   出力パルスをそれぞれ第１の記憶回路および第２の記憶
   回路に供給することを特徴とする特許請求の範囲第３項
   記載のトーン信号検出装置。