JPS6019243A - 折返し試験方式 - Google Patents
折返し試験方式Info
- Publication number
- JPS6019243A JPS6019243A JP58127321A JP12732183A JPS6019243A JP S6019243 A JPS6019243 A JP S6019243A JP 58127321 A JP58127321 A JP 58127321A JP 12732183 A JP12732183 A JP 12732183A JP S6019243 A JPS6019243 A JP S6019243A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- terminal
- terminal device
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明はデータ処理システムにおいて複数の端末装置に
よるデータを集配信する端末制御装置における折返し試
験方式に関する。
よるデータを集配信する端末制御装置における折返し試
験方式に関する。
（ｂ） 技術の背景
従来よりデータ処理システムは日常の業務において期待
されるデータ処理機能を保持するため、システムを構成
する各種装置は定期的に診断を行い、診断の結果に欠点
が指摘され＼ば一定レベルでの修復を施す必要がある。
されるデータ処理機能を保持するため、システムを構成
する各種装置は定期的に診断を行い、診断の結果に欠点
が指摘され＼ば一定レベルでの修復を施す必要がある。
（ｃ） 従来技術と問題点
第１区従来および本発明の一実施例におけるデータ処理
システ、ムの構成概念図を示す０図において１は中央処
理装置ｔ （ＣＰＵ）、２ａ〜ｍは端末制御装置（Ｔ
Ｃ）および３ａａＮｍｎは端末装置である。尚端末数［
３−ａａ”−ｍｎは単一または複数の機種によりで構成
される。ＣＰＵ１は図示省略したが公知のように通常は
その保持する機能よびプログラムに従って必要により自
己または制御する支配下の端末制御装置２ａ〜ｍおよび
端末装置３ａａ＝ｍｎ′ を診断する機能を■している
が、他の端末制御装置２ａ＝ｍおよび端末装置３ａａ−
ｍｎには故障表示機能程度は保持していても自己診断機
能を備えていない。従ってシステム構成の全装置を一定
レベルで診断するためにはＣＰＵＩにより遂−診断せし
める方法によるか％ＴＣ２ａ−ｍおよび端末装置３ａａ
−ｍｎについては別途試験装置を接続して診断を実行す
る方法によっている。
システ、ムの構成概念図を示す０図において１は中央処
理装置ｔ （ＣＰＵ）、２ａ〜ｍは端末制御装置（Ｔ
Ｃ）および３ａａＮｍｎは端末装置である。尚端末数［
３−ａａ”−ｍｎは単一または複数の機種によりで構成
される。ＣＰＵ１は図示省略したが公知のように通常は
その保持する機能よびプログラムに従って必要により自
己または制御する支配下の端末制御装置２ａ〜ｍおよび
端末装置３ａａ＝ｍｎ′ を診断する機能を■している
が、他の端末制御装置２ａ＝ｍおよび端末装置３ａａ−
ｍｎには故障表示機能程度は保持していても自己診断機
能を備えていない。従ってシステム構成の全装置を一定
レベルで診断するためにはＣＰＵＩにより遂−診断せし
める方法によるか％ＴＣ２ａ−ｍおよび端末装置３ａａ
−ｍｎについては別途試験装置を接続して診断を実行す
る方法によっている。
前者はＣＰＵ ｌにおけるデータ処理業務を維持しつ＼
、該当の診断作業を実行するために割込みおよび複数の
＋ｔ ’ｆｊＪＴプログラムを必要とするため、診断操
作が偵わしかったり、診断作業の対象装置数例えば端末
装置が数１０〜数１００に及ぶ場合は診断に長時間を要
する欠点があり、後者はＣＰＵ１のデータ処理業務が低
下することはないが対象装置に対応する例えばＣＰＵ１
に四価する高価な試験装置ｔを必要とする上、場合によ
って装置相互Ｉｕｊの接続機能について見落しとなる欠
点を有していた口 （ｄ） 発明の目的 本発明の目的は上記の欠点を除去するためＣＰＵ１の診
断機能によることなく、Ｔ０２ａ−ｍおよび端末装置ｔ
３ａａ−ｍｎの間において’ｐｃ２ａ−ｍの何れか１装
置例えばＴＣ２ａとＴＣ２ａに接続される複数の端末装
置３ａａ＝ａｎを１群とし、ＴＣ２ａの機能を最大限に
利用して端末装置３ａａ−ａｎより任意の端末装置を選
択しつ＼データを折返し送受せしめる試験方式を提供す
ることによってＣＰＵ１のデータ処理能力牽減殺するこ
となく、システム構成で多数を占める端末装［３ａａ−
ｍｎおよびＴＣ２ａ〜ｍについて接続機能を含めて障害
詞丘を可能とする手段を提供しようとするものである。
、該当の診断作業を実行するために割込みおよび複数の
＋ｔ ’ｆｊＪＴプログラムを必要とするため、診断操
作が偵わしかったり、診断作業の対象装置数例えば端末
装置が数１０〜数１００に及ぶ場合は診断に長時間を要
する欠点があり、後者はＣＰＵ１のデータ処理業務が低
下することはないが対象装置に対応する例えばＣＰＵ１
に四価する高価な試験装置ｔを必要とする上、場合によ
って装置相互Ｉｕｊの接続機能について見落しとなる欠
点を有していた口 （ｄ） 発明の目的 本発明の目的は上記の欠点を除去するためＣＰＵ１の診
断機能によることなく、Ｔ０２ａ−ｍおよび端末装置ｔ
３ａａ−ｍｎの間において’ｐｃ２ａ−ｍの何れか１装
置例えばＴＣ２ａとＴＣ２ａに接続される複数の端末装
置３ａａ＝ａｎを１群とし、ＴＣ２ａの機能を最大限に
利用して端末装置３ａａ−ａｎより任意の端末装置を選
択しつ＼データを折返し送受せしめる試験方式を提供す
ることによってＣＰＵ１のデータ処理能力牽減殺するこ
となく、システム構成で多数を占める端末装［３ａａ−
ｍｎおよびＴＣ２ａ〜ｍについて接続機能を含めて障害
詞丘を可能とする手段を提供しようとするものである。
（ｅ） 発明の構成
この目的は、データを入出力する複数の端末装置および
該端末装置の各群毎にデータを集配信する複数の端末制
御装置を配し、中央処理装置により統轄制御する集合デ
ータ処理システムにおいて、端末制御装置は中央処理装
置に対応してデータを入出力する手段、複数の端末装置
に対応してそのデータを別途入力ならびに出力する手段
、該入力ならびに出力手段を選択して端末装置へのデー
タを制御する送受信制御手段およびデータの送受信を時
間監視する複数のタイマ手段を備えてなり、送受信制御
手段は送受信モードにおいて中央処理装置よりのデータ
を端末装置へ相互に中継制御すると共に、試験モードに
おいては遂一端末装置に対応する入力手段を選択してそ
のデータを保持し、予めタイマ手段により設定された一
定時間後同一の端末装置に対応する出力手段を選択して
該保持データを再送出し、端末制御装置および複数の端
末装置間における試験を実行することを特徴とする折返
し試験方式を提供することによって達成することが出来
る。
該端末装置の各群毎にデータを集配信する複数の端末制
御装置を配し、中央処理装置により統轄制御する集合デ
ータ処理システムにおいて、端末制御装置は中央処理装
置に対応してデータを入出力する手段、複数の端末装置
に対応してそのデータを別途入力ならびに出力する手段
、該入力ならびに出力手段を選択して端末装置へのデー
タを制御する送受信制御手段およびデータの送受信を時
間監視する複数のタイマ手段を備えてなり、送受信制御
手段は送受信モードにおいて中央処理装置よりのデータ
を端末装置へ相互に中継制御すると共に、試験モードに
おいては遂一端末装置に対応する入力手段を選択してそ
のデータを保持し、予めタイマ手段により設定された一
定時間後同一の端末装置に対応する出力手段を選択して
該保持データを再送出し、端末制御装置および複数の端
末装置間における試験を実行することを特徴とする折返
し試験方式を提供することによって達成することが出来
る。
（ｆ） 発明の実施例
以下図面を参照しつ＼本発明の一実施例について説明す
る。
る。
第２図は本発明の一実施例における折返し試験方式によ
るブロック図を示す。第３図は本発明の一実施しリにお
ける折返し試験方式による変形例のブロック図を示す０
図において２１はドライバ／しニアーバ（ＤＶ／ＲＶ）
、 ２２は送受信制御部、２３は入力選択器（ＭＰＸ）
、２４は出力選択器（ＤＥＣ）２５はアドレスレジスタ
／カウンタ、２６は送受信命令部、２７は試験命令部、
２８ａは第１タイマ、２８ｂは第２タイマ、ＲＶａ−ｎ
はラインレシーバ、ＤＶａ−ｎはライントライバ、ＡＮ
Ｄ１〜４はプフロツプ回路である・こ＼で第２図は例え
ばＴＣ２ａの構成例を示すＯＤ■／１七Ｖ２１はバスを
介して送受信する襲列データ信号の送受信インクフェー
スである。送受信制御部２２は通常の送受信動作におい
てＤＶ／ＲＶ２Ｌを介して送受信する並列データを端末
装置３ａａｘｍｎ、こ＼では端末装置３ａａ＝ａｎの例
れかに対応して中継するための制御機能の他、データバ
ッファのためのレジス夕機能およびデータの直／並列変
換機能を備えている。アドレスレジスタ／カウンタ２５
は通常のデータ送受信モードにおいては、ＤＶ／ＲＶ２
Ｌからのアドレスデーｌを受４ｇしてＭＰＸ２３および
ＤＥσ２４ヘアドレス信号（ＡＤＤ）を送出し、ＲＶａ
＝ｎ、ＤＶａ−ｎより何れかを選択する０試験モードに
おいては電源投入時等に実行する初期設定と同様図示省
略したが１験モード設定時に零リセットされるアドレス
カウンタとして動作し、こ＼ではＡＮＤ５からの入力信
号によって歩進しＭＰＸ２３およびＤＥＣ２４において
共通のＡＤＤを印加して選択するＯ送受信命令部２６は
データ送受イ言モードが設定される間、試験命令部２７
は試験モードが設定される間各々連続して出力信号１を
送出保持する。ｍ１クイマ２８ａはセット信号を入力し
て予め設定した一定時間後例えば１０秒後をこ出力信号
ｌを連続送出し、リセット信号により出力信号を０に戻
す応答４８タイマであるＯ第２タイマ２８ｂはセット信
号を入力して予め設定した一定時間、例えば１秒後に出
力信号１を送出し再セットによって設定が更新されるデ
ータ長タイマである。本発明の一実施例では以上のよう
に構成されているので、データの送信モードにおいては
／〈スを介してＤＶ／ＲＶ２１に入力されるアドレスデ
ータによってアドレスレジスタ／カウンタ２５がＡＤＤ
を送出し、ＤＥＣ２４がＡＤＤによる指定のドライバ（
ＤＶ）をＤＶａ−ｎより選択すると共に、送受信制御部
２２が送信データを並／直列変換して選択されたＤＶに
対応する端末装ｆｔ３ａａ〜＆ｎの何れかに送出する受
信モードにおいても指示されたアドレスデータに従うＡ
ＤＤによるＭＰＸ２３の選択によって、端末装［３ａａ
−ａｎの伺れかが動作して送出する直列データを送受信
制御部２２が直／並列変換を実行し、ＢＹ／ＤＶ２Ｌを
介し／＜スに送出する０一方送受信モードの設定に伴っ
て送受信命令部２６からは１が送出され第１タイマ２８
ａが作動状態になるが送受信制御部２２の／くッファレ
ジスタに受信データがセットされている状態を示すデー
タ保持中信号（Ｄ Ｒ）が送出されてリセット状態とな
るのでデータの受信動作が正常に実行されている状態で
は第１タイマ２８ａより１が送出されることはない０受
信モードにおいて一定時間以上、こ＼では１０秒以上デ
ータの着信がなかったときは第１タイマ２８ａより１が
出力されてＡＮＤ４より経時信号（ＴＯＹ）を送出する
。 Ｔ ＯＶは図示省略したが例えばラッチ回路に設定
されてバスに送出され、該ＴＣａ２における終了状態を
ＣＰＵ１に通報する割込信号となるＯまた同時に第２タ
イマ２８ｂはＤＲによって設定され、ＤＲが送出されて
一定時間、こ＼では１秒後に出力信号１を送出して同様
にＡＮＤ４を介ししＴＯＶを送出する０尚引続き送受信
制御部２２におけるデータが受信されＤＲが送出されて
いる間は第２タイマ２８ｂにおけるセット状態の更新が
続き、出力信号の抑止が行われ最終のセットがなくなっ
た状態から一定時間後こ＼ではその１秒後一定時間出力
信号１が送出される。
るブロック図を示す。第３図は本発明の一実施しリにお
ける折返し試験方式による変形例のブロック図を示す０
図において２１はドライバ／しニアーバ（ＤＶ／ＲＶ）
、 ２２は送受信制御部、２３は入力選択器（ＭＰＸ）
、２４は出力選択器（ＤＥＣ）２５はアドレスレジスタ
／カウンタ、２６は送受信命令部、２７は試験命令部、
２８ａは第１タイマ、２８ｂは第２タイマ、ＲＶａ−ｎ
はラインレシーバ、ＤＶａ−ｎはライントライバ、ＡＮ
Ｄ１〜４はプフロツプ回路である・こ＼で第２図は例え
ばＴＣ２ａの構成例を示すＯＤ■／１七Ｖ２１はバスを
介して送受信する襲列データ信号の送受信インクフェー
スである。送受信制御部２２は通常の送受信動作におい
てＤＶ／ＲＶ２Ｌを介して送受信する並列データを端末
装置３ａａｘｍｎ、こ＼では端末装置３ａａ＝ａｎの例
れかに対応して中継するための制御機能の他、データバ
ッファのためのレジス夕機能およびデータの直／並列変
換機能を備えている。アドレスレジスタ／カウンタ２５
は通常のデータ送受信モードにおいては、ＤＶ／ＲＶ２
Ｌからのアドレスデーｌを受４ｇしてＭＰＸ２３および
ＤＥσ２４ヘアドレス信号（ＡＤＤ）を送出し、ＲＶａ
＝ｎ、ＤＶａ−ｎより何れかを選択する０試験モードに
おいては電源投入時等に実行する初期設定と同様図示省
略したが１験モード設定時に零リセットされるアドレス
カウンタとして動作し、こ＼ではＡＮＤ５からの入力信
号によって歩進しＭＰＸ２３およびＤＥＣ２４において
共通のＡＤＤを印加して選択するＯ送受信命令部２６は
データ送受イ言モードが設定される間、試験命令部２７
は試験モードが設定される間各々連続して出力信号１を
送出保持する。ｍ１クイマ２８ａはセット信号を入力し
て予め設定した一定時間後例えば１０秒後をこ出力信号
ｌを連続送出し、リセット信号により出力信号を０に戻
す応答４８タイマであるＯ第２タイマ２８ｂはセット信
号を入力して予め設定した一定時間、例えば１秒後に出
力信号１を送出し再セットによって設定が更新されるデ
ータ長タイマである。本発明の一実施例では以上のよう
に構成されているので、データの送信モードにおいては
／〈スを介してＤＶ／ＲＶ２１に入力されるアドレスデ
ータによってアドレスレジスタ／カウンタ２５がＡＤＤ
を送出し、ＤＥＣ２４がＡＤＤによる指定のドライバ（
ＤＶ）をＤＶａ−ｎより選択すると共に、送受信制御部
２２が送信データを並／直列変換して選択されたＤＶに
対応する端末装ｆｔ３ａａ〜＆ｎの何れかに送出する受
信モードにおいても指示されたアドレスデータに従うＡ
ＤＤによるＭＰＸ２３の選択によって、端末装［３ａａ
−ａｎの伺れかが動作して送出する直列データを送受信
制御部２２が直／並列変換を実行し、ＢＹ／ＤＶ２Ｌを
介し／＜スに送出する０一方送受信モードの設定に伴っ
て送受信命令部２６からは１が送出され第１タイマ２８
ａが作動状態になるが送受信制御部２２の／くッファレ
ジスタに受信データがセットされている状態を示すデー
タ保持中信号（Ｄ Ｒ）が送出されてリセット状態とな
るのでデータの受信動作が正常に実行されている状態で
は第１タイマ２８ａより１が送出されることはない０受
信モードにおいて一定時間以上、こ＼では１０秒以上デ
ータの着信がなかったときは第１タイマ２８ａより１が
出力されてＡＮＤ４より経時信号（ＴＯＹ）を送出する
。 Ｔ ＯＶは図示省略したが例えばラッチ回路に設定
されてバスに送出され、該ＴＣａ２における終了状態を
ＣＰＵ１に通報する割込信号となるＯまた同時に第２タ
イマ２８ｂはＤＲによって設定され、ＤＲが送出されて
一定時間、こ＼では１秒後に出力信号１を送出して同様
にＡＮＤ４を介ししＴＯＶを送出する０尚引続き送受信
制御部２２におけるデータが受信されＤＲが送出されて
いる間は第２タイマ２８ｂにおけるセット状態の更新が
続き、出力信号の抑止が行われ最終のセットがなくなっ
た状態から一定時間後こ＼ではその１秒後一定時間出力
信号１が送出される。
以上のように送受信モードにおいてはその送受信データ
はＤＶ／ＲＶ ２１ ヲ経由し、ＣＰＵ１が介在する動
作となっているので、試験を実施して端末装置３ａａ−
ａｎを診断するのにもＣＰＵｔの動作を必要とした。し
かし本実施例においては試験モードとして試験命令部２
７より１が出力保持されることでアドレスレジスタ／カ
ウンタ２５がＯリセットされた後ＡＤＤがＭＰＸ２３．
ＤＥＣ２４に送出されＲＶａおよびＤ’Ｖａを選択する
０この状態ではＤＶ／ＲＶ２１は試験命令部２７よりの
出力信号によりバスへの送受信動作が抑止される０また
ＡＮＤ４も該信号により抑止状態となる０端末装置３ａ
ａをして試験データを送出せしめＭＰＸ２３を介し送受
信制御部２２のレジスタに該試験データを保持する０こ
の時点でＤＲが送出され第２タイマ２８ｂが作動して一
定時間の１秒後ＡＮＤ ３より送信データロード信号（
ＴＨＲＬ）が送出され送受信制御部２２に保持された該
試験データは送信データとしてＤＥＣ２４を介しＤＶａ
より端末装置ｉｔ ３ ａ ａへ送出され端末装置３ａ
ａよりの受信データが折返し返送されるｏＴＲＥは単一
または複数の直列データの送信完了信号であり、アドレ
スレジスタ／カウンタ２５を歩進して次のＲＶｂおよび
ＤＶｂの組合せを選択し、同様にＲＶｂからの受信デー
タが送受信制御部２２にセットされ、そのＤＲが第２〃
イマ２８ｂにセットされた一定時間後こ−では１秒の時
間だけ遅らせてＤＶｂに送出する折返し試験を試験モー
ドが設定されて試験命令部２７より１が出力される間引
続き遂−繰返すことが出来る。勿論データの伝送速度に
よって第２グイマ２８ｂにおけるタイマセットから出力
信号１を送出する迄の起動時間を任意に設定出来ること
はいう迄もない・尚送受信制御に使用した複数のタイマ
は直接記憶アクセス（ＤＭＡ）方式に使用する回路とし
て備えがあればその転用で艮い。
はＤＶ／ＲＶ ２１ ヲ経由し、ＣＰＵ１が介在する動
作となっているので、試験を実施して端末装置３ａａ−
ａｎを診断するのにもＣＰＵｔの動作を必要とした。し
かし本実施例においては試験モードとして試験命令部２
７より１が出力保持されることでアドレスレジスタ／カ
ウンタ２５がＯリセットされた後ＡＤＤがＭＰＸ２３．
ＤＥＣ２４に送出されＲＶａおよびＤ’Ｖａを選択する
０この状態ではＤＶ／ＲＶ２１は試験命令部２７よりの
出力信号によりバスへの送受信動作が抑止される０また
ＡＮＤ４も該信号により抑止状態となる０端末装置３ａ
ａをして試験データを送出せしめＭＰＸ２３を介し送受
信制御部２２のレジスタに該試験データを保持する０こ
の時点でＤＲが送出され第２タイマ２８ｂが作動して一
定時間の１秒後ＡＮＤ ３より送信データロード信号（
ＴＨＲＬ）が送出され送受信制御部２２に保持された該
試験データは送信データとしてＤＥＣ２４を介しＤＶａ
より端末装置ｉｔ ３ ａ ａへ送出され端末装置３ａ
ａよりの受信データが折返し返送されるｏＴＲＥは単一
または複数の直列データの送信完了信号であり、アドレ
スレジスタ／カウンタ２５を歩進して次のＲＶｂおよび
ＤＶｂの組合せを選択し、同様にＲＶｂからの受信デー
タが送受信制御部２２にセットされ、そのＤＲが第２〃
イマ２８ｂにセットされた一定時間後こ−では１秒の時
間だけ遅らせてＤＶｂに送出する折返し試験を試験モー
ドが設定されて試験命令部２７より１が出力される間引
続き遂−繰返すことが出来る。勿論データの伝送速度に
よって第２グイマ２８ｂにおけるタイマセットから出力
信号１を送出する迄の起動時間を任意に設定出来ること
はいう迄もない・尚送受信制御に使用した複数のタイマ
は直接記憶アクセス（ＤＭＡ）方式に使用する回路とし
て備えがあればその転用で艮い。
次に本実〃−例の一実施例における変形例を第３図に示
す。この変形例ではアドレスレジスタ／カウンタ２５の
設定方法が異なるだけで他はすべて共通である。本変形
例ではアドレスレジスタ／カウンタ２５の開始を試験命
令の波形立上り部分をＩＮＶ、ＦＦ２．Ｆ’Ｆ３．ＡＮ
’ＤＩによって抽出したもの、および単一または複数の
直列データの送信完了信号ＴＲＥによりＦＦＩのセット
信号とし、ＲＶａ−ｎとＭＰＸ２３の間に別途挿入した
レジスタ２４ａ＝ｎの保持動作信号をＯＲＩを介してリ
セット信号とするＦＦのＱ出力を用いたものであり。
す。この変形例ではアドレスレジスタ／カウンタ２５の
設定方法が異なるだけで他はすべて共通である。本変形
例ではアドレスレジスタ／カウンタ２５の開始を試験命
令の波形立上り部分をＩＮＶ、ＦＦ２．Ｆ’Ｆ３．ＡＮ
’ＤＩによって抽出したもの、および単一または複数の
直列データの送信完了信号ＴＲＥによりＦＦＩのセット
信号とし、ＲＶａ−ｎとＭＰＸ２３の間に別途挿入した
レジスタ２４ａ＝ｎの保持動作信号をＯＲＩを介してリ
セット信号とするＦＦのＱ出力を用いたものであり。
端末装（ｌｉ３ａａ〜ａｎまたは送受信ｔ９１１ （＃
部２２より見た試験データの折返し機能においては前出
一実施例と同様に実培、出来る。
部２２より見た試験データの折返し機能においては前出
一実施例と同様に実培、出来る。
以上はＴｅａとその支配下である端末装置ａａ〜ａｎに
より説明したが、他のＴＣｂ−ｎにおいても同様に実現
出来る。又ＴＣａ＝ｎ相互間は変叉…制御機能があれば
他の組合せでも同様に実現出来ることはいう迄もない。
より説明したが、他のＴＣｂ−ｎにおいても同様に実現
出来る。又ＴＣａ＝ｎ相互間は変叉…制御機能があれば
他の組合せでも同様に実現出来ることはいう迄もない。
（ｇ） 発明の詳細
な説明したように本発明によれば試験モードを設定して
ＣＰＵＩを炉わすことな（、ＴＣａ〜ｎとその支配下に
おける端末装置３ａａ−ｍｎにおいて障害調査等の診断
が可能な折返し試験方式が得られるの、で有用である。
ＣＰＵＩを炉わすことな（、ＴＣａ〜ｎとその支配下に
おける端末装置３ａａ−ｍｎにおいて障害調査等の診断
が可能な折返し試験方式が得られるの、で有用である。
第１図は従来および本発明の一実施例におけるデータタ
ル理システムの構成概念図、第２図は本発明の一実施例
における折返し試験方式によるブロック図および第３図
はその変形例によるブロック図である◇ 図において【は中央処理［７（ＣＰＵ）、２ａ”ｍは’
Ｎ４ ”Ａｉ ｆｔｆｌＪ御装鎧３ａａ 〜＋ｎｎ、２
１はドライバ／し、７− バ（ＤＶ／ＲＶ）、２２は送
受信制御部、２３は入力選択５（ＭＰＸ）、２４は出力
選択器（Ｄ Ｅ Ｃ）、２６は送受信命令部、２７は試
験命令部、２８ａは第１タイマ、２８ｂは第２タイマ、
ＲＶａ−ｎはラインレノーバおよびＴ’＋Ｖａ−ｎはラ
イントライバである。
ル理システムの構成概念図、第２図は本発明の一実施例
における折返し試験方式によるブロック図および第３図
はその変形例によるブロック図である◇ 図において【は中央処理［７（ＣＰＵ）、２ａ”ｍは’
Ｎ４ ”Ａｉ ｆｔｆｌＪ御装鎧３ａａ 〜＋ｎｎ、２
１はドライバ／し、７− バ（ＤＶ／ＲＶ）、２２は送
受信制御部、２３は入力選択５（ＭＰＸ）、２４は出力
選択器（Ｄ Ｅ Ｃ）、２６は送受信命令部、２７は試
験命令部、２８ａは第１タイマ、２８ｂは第２タイマ、
ＲＶａ−ｎはラインレノーバおよびＴ’＋Ｖａ−ｎはラ
イントライバである。
Claims (1)
- データを入出力する複数の端末装置および該端末装置の
各群毎にデータを集配信する複数の端末制御装置を配し
、中央処理装置により統轄制御する集合データ処理シス
テムにおいて、端末制御装置は中央処理装置に対応して
データを入出力する手段、複数の端末装置に対応してそ
のデータを別途入力ならびに出力する手段、該入力なら
びに出力手段を選択して端末装置へのデータを制御する
送受信制御手段およびデータの送受信を時間監視する複
数のタイマ手段を備えてなり、送受信制御手段は送受信
モードにおいて中央処理装置よりのデータを端末装置へ
相互に中継制御すると共に、試験モードにおいては遂一
端末装置に対応する入力手段を選択してそのデータを保
持し、予めタイマ手段により設定された一定時間後同一
の端末装置に対応する出力手段を選択して該保持データ
を再送出し、端末制御装置および複数の端末装置間にお
ける試験を実行することを特徴とする折返し試験方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58127321A JPS6019243A (ja) | 1983-07-13 | 1983-07-13 | 折返し試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58127321A JPS6019243A (ja) | 1983-07-13 | 1983-07-13 | 折返し試験方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6019243A true JPS6019243A (ja) | 1985-01-31 |
Family
ID=14957035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58127321A Pending JPS6019243A (ja) | 1983-07-13 | 1983-07-13 | 折返し試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6019243A (ja) |
-
1983
- 1983-07-13 JP JP58127321A patent/JPS6019243A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4684885A (en) | Arrangement for on-line diagnostic testing of an off-line standby processor in a duplicated processor configuration | |
| CN107748509B (zh) | 基于单片机收发控制的asi通信从机实施方法 | |
| JP2917275B2 (ja) | Ｃｐｕを有する装置の試験システム | |
| JPH0319055A (ja) | データ転送装置 | |
| JPH03139094A (ja) | 車両用通信装置 | |
| JPH0376352A (ja) | 擬似試験装置 | |
| JP2591173B2 (ja) | 車両用通信装置 | |
| JPH05191476A (ja) | プロトコルアナライザ | |
| JPH01211043A (ja) | データ転送装置 | |
| KR100251531B1 (ko) | 제어 시스템의 모니터링 방법 | |
| JPS6139735A (ja) | 常時監視方式 | |
| JPS58129859A (ja) | プロセス信号伝送方法 | |
| JP2563082Y2 (ja) | 疑似通信制御装置 | |
| JPH0325066B2 (ja) | ||
| JPH0316448A (ja) | 遅延時間制御を行なうパケット交換装置 | |
| JPH0775345B2 (ja) | シリアルインターフェイス | |
| JPS6376539A (ja) | 中継呼出装置 | |
| JPH05158723A (ja) | 分散処理型制御装置の異常診断装置 | |
| JPH079635B2 (ja) | データ転送装置 | |
| JPH027240B2 (ja) | ||
| JPH03296816A (ja) | データ線路切換え装置 | |
| JPS63232662A (ja) | インタフエ−ス試験装置 | |
| JPS6041159A (ja) | 外部ｉ／ｏバス構造 | |
| JPS629935B2 (ja) | ||
| JPS61273044A (ja) | デ−タ伝送装置 |