JPS60196036A

JPS60196036A - 遠隔制御出力分岐装置

Info

Publication number: JPS60196036A
Application number: JP59264688A
Authority: JP
Inventors: ハリー・チエセルカ; ジエラルド・ジヨン・ラデイツク; クリス・カラバトス; ローレンス・ジエドニー・モージヤ; リチヤード・マーチン・モーリソン
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1984-03-06
Filing date: 1984-12-17
Publication date: 1985-10-04
Also published as: BR8500946A; CA1216953A; AU3951585A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は中央処理装置から遠隔したデータ表示端末を有
する情報処理システムのための通信リンクに関するもの
である。

〔従来技術〕

既知の情報処理システムは幾つもの遠隔配置されたデー
タ端末と共に１つ又はそれ以上のホスト・プロセッサを
使用するのが普通である。オペレータがデータ又はコマ
ンドを端末から入力すると、処理のためホスト・プロセ
ッサへ送られる。表示されるべき結果又はコマンドがホ
ストかう表示端末へ送り返される。そのほか端末は表示
機能（例えばプリント機能）のみを与えてもよい。この
ような情報処理システムは中央処理装置と一群の表示端
末の間のデータの流れを管理するのに専念するプロセッ
サと共に幾つかの表示制御プロセッサを含むことが多い
。その−例として米国特許第４２７１４７９号に、複数
の表示端末を制御するのに使用する表示制御プロセッサ
を有する情報処理システ１１が開示されている。この米
国特許は表示クラスタ・アダプタ（ＤＣＡ）を使用し、
制御プロセッサから、そのＤＣＡと関連した駆動器／受
信器モジュールによって駆動される３２本の伝送線のう
ち１本へメツセージを送出する。若しも表示端末がＤ　
ＣＡから遠隔した場所にあるならば、このようなシステ
ムのケーブル布設コス１へが増大する。そればかりか既
存の配線システムでは多量のケーブルに適合できず、多
くの場合は実用的でなくなる。

考えられる１つの解決策は、複数の信号を多重化して、
駆動器／受信器から端末へ単一ケーブルで送ることであ
る。この解決策の実例が１３Ｍ社のＩ’１）１３　（１
９７５年１１月発行）第１９５５〜１９５６頁に開示さ
れている。そこに開示された解決策は夫々の回線及び表
示端末アドレスを表わす独特の周波数１〜−ン（音）を
作ることである。

その周波数１〜−ンが単一の同軸ケーブルを介してデー
タ信号と共に又はその前に伝送される。単一のケーブル
に接続された各端末は複数の独特の周波数１・−ンのう
ちの特定の１つを受信するように調整された周波数選別
フィルタを持つ。その１・−ンが検出されたとき、端末
はその周波数トーンと共に又はそれに続いてデータ信号
を通過させる。

この解決策は既存のデジタル回路に対して幾つかのアナ
ログ回路素子の付加を必要とする。更に相互液ケーブル
はさのケーブルに接続された各表示端末へデジタル信号
及び独特の周波数１・−ンを伝送するのに十分な帯域幅
を有するものでなければならない。既存のデジタル回路
伝送リンクとの両立性を維持するためには、デジタル回
路のみを使用することが強く要望される。

〔発明が解決しようとする問題点〕

本発明は従来技術の」−記問題を、既存の回路に取付は
容易で、ケーブル布設のコスト及びスペースを大幅に低
減する簡単な遠隔出力分岐函によって解決しようとする
ものである。

本発明の目的は単一の伝送リンクを介して複数の端末に
向けてメツセージを伝送するための簡単な出力分岐函（
ファンアウト・ボックス）装置を有する情報処理システ
ムを提供することである。

それに関連した目的はＤＣＡから複数の表示端末へ−の
メツセージが単一の伝送ケーブルに集約され、且つ１つ
ＣＡから離隔した表示端末に近い場所にある出力分岐函
によって分離される情報処理システムを提供することで
ある。

他の目的はＤＣＡから受信器へ単一のケーブルを介して
伝送されたメツセージ中に装置アドレスを挿入し、且つ
挿入されたアドレスを解読してそｈに従って受信メツセ
ージを分配するための遠隔出力分岐装置を提供すること
である。

更に他の目的は挿入された表示端末アドレスを有するメ
ツセージを受信し、解読し、且つ分配するための遠隔出
力分岐函を提供することである。

〔問題点を解決するための手段〕

本発明はアウトバウンド（出）データ・メツセージの前
に付加されるデジタル・アドレス・パイ１〜を形成する
ため、表示クラスタ・アダプタによって与えられるデジ
タル情報を使用する。付加アドレス・バイトはデータが
送られる表示端末のアドレスを含む。アドレス・バイト
によって先導されるデータが次いで遠隔出力分岐函へ送
られる。

出力分岐函はデータからアドレス・バイトを剥取り、剥
取られたアドレス・パイ１〜を解読し、解読されたアド
レス・バイトに従って正しい端末ヘデータを送り届ける
。ＯＣＡと関連した駆動器／受信器から伝送された各メ
ツセージはそれと関連した独特のアドレス・バイトを持
つので、各端末毎に専用のケーブルを使わずに複数個の
表示端末に共用の単一の伝送ケーブルを使用することが
可能である。

単一の伝送ケーブルを介して複数の表示端末へ伝送する
メツセージの集中はＤＣＡに対して透明であるので、表
示クラスタ・アダプタは出力分岐函装置を組込むための
変更を必要としない。ＤＣＡは単一ケーブル伝送及び複
式ケーブル伝送の両者の駆動器／受信器モジュールへ同
一の出力信号を与える。メツセージを伝送するため複数
本のケーブルのうちの一本を選択するのに駆動器／受信
器モジュールが通常使用するＤＣＡによって与えられる
信号は、その代りとしてアドレス・バイトを形成するた
め駆動器／受信器によって使用され、そのバイトはその
後で、単一のケーブル上に伝送されるべきメツセージの
前に付加される。

それに加えて、アドレス・パイ１へは伝送中にアウトバ
ウンド・データ・メツセージに旬月されるので、任意の
順序で任意の端末へ送ることができる。更に出力分岐函
装置を使用すると、ＤＣＡから探知できるデータ端末の
距離を実質的に倍増する。ＤＣＡに於ける駆動器／受信
器回路は第１の距離で出力分岐函へメツセージを伝送で
きる。出力分岐函は第１の距離と実質的に等しい第２の
距離だけメツセージを伝送できる同様な駆動器／受信器
回路を含む。

〔実施例〕

第１図の情報処理システムに於て、表示制御プロセッサ
１がｌ１０（入出力）バス２に接続されている。Ｉ１０
バス２はローカル・ホスト・アダプタ３に接続され、後
者は中央処理装置（ＣＰ　Ｕ）　４へ接続されている。

遠隔ＣＰＵ（図示せず）は通信回線６、モデム７、通信
アダプタ８を介してバス２に接続される。遠隔ＣＰＵ、
ローカルＣＰＵ４又は両者がホストとして働いて、当業
者周知の態様で適用業務及びプログラム指示をプロセッ
サ１へ与えることができる。バス２は中央処理装置及び
プロセッサ】でデータ信号及び制御信号を運ぶ。

本発明に従ってＩ１０装置を支持するために、表示クラ
スタ・アダプタ（ＤＣＡ）９が接続されて、プロセッサ
１及び駆動器／受信器モジュール１１間のメツセージの
伝送を制御するためバス２と交信する。モジュール１１
は、夫々出力分岐函（ファンアウト・ボックス　ＦＯＢ
）１６〜１９との両方向交信を可能にする同軸ケーブル
１２〜１５のような一群の直列伝送リンクを支持する。

この目的でモジュール１１は後述のように各回線１２〜
１５に対する個別的な駆動器／受信器回路を収容してい
る。各出力分岐函１６〜１９は同軸ケーブル２１〜２４
のような一群の直列伝送リンクを支持する。゛各ケーブ
ルは夫々の入力、出力、又は入出力装置に対して両方向
交通を可能にする。

この目的で、各出力分岐函１６〜１９は各線２１〜２４
毎に個別的な駆動器／受信器を持っている。

駆動器／受信器モジュール１１は４本のｌ１０線を持ち
各出力分岐函１６〜１９は８本のｌ１０線を持ように図
示されているが、これらの本数は単なる例示にすぎない
。

２個のキーボード表示装置２６．２７、表示専用装置２
８、及びプリンタ２９が情報処理システムに包含される
代表的なデータ端末装置として示される。表示装置２６
はシステムのコンソールのように働き、同様なキーボー
ド表示装置２７はＣＲＴ３１及びキーボード３２を含む
。表示装置２６〜２８及びプリンタ２９はシステムから
情報を出力するように働き、キーボードは情報及びオペ
レータの指示をシステムに入力するように働く。

プログラム機能キーボード３３、磁気条片カード読取器
３４、光ペン３６のような他種の情報及び制御信号入力
装置が、キーボード３２に加えて、又はその代りにシス
テムへデータ入力を与え且つ制御できる。

例えば米国特許第４２７１４７９号のような従来技術で
は、ＤＣＡはその駆動器／受信器モジュールに取付けら
れた３２本のｌ１０線のうちの１本を選択するためのポ
ーリング／マルチプレクサとして働く。この従来技術で
は、３２本のｌ１０線の各々が夫々Ｉ１０装置へ向って
全距離に亘って布設されなければならない。ＤＣＡは駆
動器／受信器モジュール内の４つの駆動器／受信器カー
ドのうち１つを選択し、且つメツセージを運ぶためその
駆動ｍ／受信器カードからの８本の線のうちの１本を選
択する。これは、カー１く選択ビットとして使用される
上２桁ビットと回線選択又は装置アドレス・ビットとし
て使用される下３桁ビットとを含むＤＣＡ内に位置する
５ビツト装置アドレス・レジスタを用いて達成するのが
代表例である。第３図で説明されるように、本発明によ
れば改善された情報処理システムを実現するためにＤＣ
Ａそれ自身を修正することなく駆動器／受信器モジュー
ルを修正することが可能である。修正された駆動器／受
信器モジュール１１は、アウトバウンド情報語の直前に
すへてのアラ１−バウンド・メツセージへ挿入される８
ビツト・アドレス・パイ１〜を形成するため、ＤＣＡｅ
内に先在する装置アドレス・レジスタを使用する。

駆動器／受信器モジュール１１から線１２〜１５を介し
て出力分岐函１６〜１９へ送られるデータ信号の例を第
２図に示す。アウトバウンド信号は１つの８ピツ１〜始
端シーケンス、１つの８ピツＩ〜・アドレス・パイ１〜
、及び１つ又はそれ以上の１２ビット情報語より成る。

情報語は表示装置２６〜２９及び情報処理システムの残
りの部分間のすべてのコマンド及びデータの伝送に適し
ている。

第２図に示すように、ビット中央に於ける遷移が有効な
ビットを示し、遷移３８のような立下り遷移が有効な「
１」を、遷移３９のような立上り遷移がｒＯＪ　を夫々
示す。始端シーケンスは複数個の回線休止パルス４１と
、それに続く始端コード違反（ビット中央に遷移がない
ことを違反と呼ぶ。これは例えば時間４２．４３中にピ
ッ１〜中央遷移がないことによって図示されている）と
より成る。このような２つのコー１く違反の中間に「］
」を表わす遷移があり、その違反に続いて別の「１」を
表わすビジィ・ビットが存在する。ビジィ・ビットは送
信バイト（この場合はア（−レス・バイ１−）のピッ１
−１ｔ］を示す。アＩ−レス・バイトのピッｌ−＃２〜
＃４はメツセージの送り先の装置７１〜レスである。ビ
ット＃５〜＃７はこの実例では存在しないのでｒＯＪが
送られる。ビット＃８はパリティ・ピッ１−であり［１
」にセラ１−されている。

アドレス・バイトに続くものは、ピッ１ル位置＃１がビ
ジィ・ピッ１−で始まる１２ビツトの情報語である。ピ
ッ１〜位＠＃］、３は終端コート違反の始まりを示す。

図示の例ではピン１〜位置＃１３が「０」になっており
、データ遷移の終端を示す。

若しもビット位置＃１３が「１」であったなら、追加の
１２ビット情報語がその直後に続くことになる。

アドレス・バイトは、駆動器／受信器モジュール１１か
ら出力分岐函１６〜１９へ送られるメツセージのみに存
在することに注意されたい。出力分岐函１６〜１９及び
端末２６〜２９間を往来するデータ・メツセージはアド
レス・バイトを含まず、始端シーケンスとその直後に現
われる情報語と、更に続く終端コード違反とより成る形
を取る。

同様に、出力分岐函１６〜１９から駆動器／受信器モジ
ュール〕１へ返送されるメツセージはアドレス・バイ１
へを持たない。その理由は、端末から出力分岐函を介し
て駆動器／受信器モジュール１１へ送られるどのメツセ
ージも、特定の端末に送られたポール要求又は他のコマ
ンドに応答するものだからである。従ってコマンドに応
答して駆動器／受信器モジュール１１が受取ったメツセ
ージは７１−レス済みの端末から到来したものに外なら
ない。この動作の詳細は後述する。

アドレス・ピッ１〜をアラ１〜バウンド・メツセージに
挿入する回路を第３図に示す。表示クラスタ・アダプタ
９は駆動器／受信器モジュール１１へ接続される幾つか
の信号、即ち線４４上のクロック信号（ＣＫ）、線４６
上の出力データ（ＤＡＴ○）、線４７上の遅延伝送可能
化信号（ＤＸＥ）など、を発生する。そのほかにＤＣＡ
９は５ピッ１−装置ア１くレス・レジスタ（ＤＡＲ）４
８を持つ。レジスタ４８の」二位２桁のピッ１へ（Ｉり
３、Ｒ４）はカード選択ビットであり、下位３桁のピッ
ｈ（ＲＯｌＲｌ、Ｒ２）は装置アドレス・ビットである
。従来技術のシステムでは、カー１く選択ビン１〜は４
個の駆動器／受信器カー１−のうちの１つを選択するの
に使用され、装置アドレス・ピッ１−はその選択された
カード上の８個のＴ／’Ｏ装置のうちの１つを選択する
ために使用された。レジスタ４８ば、第１図に示すバス
２を使ってプロセッサ１によりロードされるのが普通で
ある。本発明の望ましい実施例は駆動器／受信器モジュ
ール１１内の４個の駆動器／受信器カードのうちの１つ
を選択するためレジスタ４８の」二位２ビットを使用す
ることを再言しておく。そのような駆動器／受信器カー
ドの例を第３図に示す。しかし下位３桁の装置ア１くレ
ス・ビットは前述の８ピッ１−のアドレス・バイ１−を
作すアウ１〜バウンド・メツセージに挿入するため、駆
動器／受信器モジュール１１によって使用される。

信号ＤＸＥはメツセージがＤＣＡ９からの伝送準備を終
えたとき低の状態から高の状態に変る。

信号ＤＸＥはモジュールＬＣＭ３の受信可能化（ＲＥ）
入力を能動化することにより回線制御モジュールＬＣＭ
３を能動化する。それに加えて信号ＤＸＥは、遅延ブロ
ック５１、インバータ５２を通り、且つ遅延されなかっ
た信号ＤＸＥとＡＮＤゲー１〜５３でＡＮＤされて、信
号Ｄ　Ｘ　Ｅの立上り縁と同時発生するパルス信号を作
り出す。そのパルス信号は、レジスタ４８の下位３桁が
ら取出したビットを含むアドレス・パイ１〜５６をシフ
１〜レジスタ５４の下面からロードする。そのほかに信
号ＤＸＥの立上り縁がラッチ５７をセットして、線５８
を低の状態から高の状態に変えてラッチさせる。これは
回線制御モジュールＬＣＭ４の伝送可能化（ＸＥ）入力
を能動化することにより、モジュールＬＣＭ４を伝送モ
ードにする。更に信号ＤＸＥはカウンタ６１を０カウン
１〜にリセットする。

回線制御モジュールＬＣＭ３が信号ＤＸＥによって受信
モードにされたとき、モジュールＬ　ＣＭ３は前述の８
ビツト始端シーケンスのため線４６のモニタリングを開
始する。この始端シーケンスはＤＣＡ９に位置する回線
制御モジュール（図示せず）によって発生され、線４４
上のクロック信号ＣＫによって決定されるレートで線４
６」二にデータを伝送する。線５８上の伝送可能化信号
によって能動化されると、回線制御モジュールＬ　ＣＭ
４は内部的に発生された始端シーケンスの伝送を開始し
、駆動器／受信器回路６３を通ってＴ１０線１２へ送る
。駆動器／受信器回路６３はレジスタ４８からの上位２
ピツ１へ即ちカード選択ビットによって能動化される。

モジュールＬＣＭ４が８ピツ１〜始端シーケンスの発生
を終了したとき、モジュールＬＣＭ４は線６４上に送信
／受信ビット・クロック信号ＸＲＢＣ４の発生を開始す
る。信号ＸＲＢＣ４はクロック信号ＣＫから線４４」二
に与えられる。回線制御モジュールＬ　ＣＭ　３及びＬ
　ＣＭ　４は同じ線４４上のタロツク信号で駆動される
（そのクロック信号は回線制御モジュール駆動線４６を
も駆動する）ので、モジュールＬ　ＣＭ　３はモジュー
ルＬＣＭ４が始端シーケンスの送信を停止するのと同時
に始端シーケンスの受信を停止する。このときクロック
信号Ｘ、　ＲＢ　Ｃ４はシフ１−レジスタ５４を左から
右へとタロツク・サイクル毎に１ビツトシフトし始める
。モジュールＬ　ＣＭ　３が線４６に受信したデータは
そのとき線６６へ転送され、シフ１へレジスタ５４中へ
左からシフＩ−される。シフトレジスタ５４の右からシ
フ１へされて出て来たデータはモジュールＬ　ＣＭ　４
によって駆動器／受信器回路６３へ転送され、Ｔ１０線
１２へ送られる。これによりｌ１０ｍ＋２は始端シーケ
ンスと、それに続くアドレス・バイト５６を運び、それ
に続いてＤＣＡ９から駆動器／受信器モジュール１１へ
線４６を介して送られた情報語を運ぶ。

ＤＣＡ９が駆動器／受信器モジュール１１へ送り終えた
とき、ＤＣＡ９で内部的に発生した伝送可能化信号（図
示せず）が高の状態から低の状態へ変わる。５クロツク
・パルスの後に、遅延済み伝送可能化信号ＤＸＥも又高
の状態から低の状態に変わる。この５個のクロック・パ
ルス遅延の後に、伝送中の情報語の最後の３ピッ１−が
シフトレジスタ５４の右端３ビット位置を占有する。更
に「０」ビットがシフ１〜レジスタ５４の右から４番目
の位置を占めて、第２図に示す信号に従う伝送の終了を
表示する。高の状態から低の状態に変る信号ＤＸＥはイ
ンバータ６７によって反転され、それがＡＮＤゲー１−
６８を能動化してクロック信号ＸＲＢＣ４を線６４から
線６９へ進ませる。カウンタ６１は線６９上のパルスを
４個カウン１〜するようにセラ１〜されて、そのカラン
１への終りに線７１」二にパルスを発生する。線７１上
のパルスの立上り縁がラッチ５７をクリヤーし、ラッチ
５７は線５８を高の状態から低の状態に変えることによ
り回線制御モジュールＬＣＭ４を不能化し、そして信号
Ｘ　ＲＢ　Ｃ４を停止する。カウンタ６１によって与え
られたＸＲＢＣ４の４個の特別クロック・パルスは、モ
ジュールＬ、　ＣＭ　４を介してシフ１〜レスタ５４の
残留４ビツトを左から右へ送り出すためのクロックとし
て働く。

応答メツセージが夫々の出力分岐函から線１２上に受信
されたとき、駆動器／受信器回路６３は信号Ｒ４及びＲ
３の印加により依然として能動であり、始端シーケンス
に続いて線１２で受信された情報語が駆動器／受信器回
路６３を経て線７２へ送られ、データ入力信号（ＤＡＴ
Ａ　Ｉ）としてＤＣΔ９へ返送される。駆動器／受信器
モジュール１１によって受信された応答メツセージには
アドレス・パイ１〜が含まれていないこと、及び始端シ
ーケンスの直後に情報語が続く形をとること、に注意さ
れたい。

第４図は第１図に示された出力分岐函１６の概略図であ
り、これは第１図の出力分岐函１６〜１９を代表する。

データ信号は駆動器／受信器モジュール１１　（第１図
及び第３図）からＩ１０線１２へ送られる。駆動器／受
信器回路７３は線１２上の信号を受取って線７４を介し
て回線制御モジュールＬ　ＣＭ　＋へ送る。そのほかタ
ロツク同期回路７６がタロツク信号ＣＫＩを到来データ
と同期化して、モジュールＬＣＭ＋も又到来データと同
期化されるよう−にする。最初は受信＋ｉＪ能化倍化信
号１は高の状態にあり、モジュール１、ＣＭＩを受信モ
ードにして線７４上のデータを感知する。

回線制御モジュールＬＣＭＩは第３図のモジュールＬ　
ＣＭ　３及びＬ　ＣＭ　４と同じであり、受信モードに
あるとき、８ビツト始端シーケンスのために線７４を感
知する。ここに図示した回線制御モジュールはスタンダ
ード・マイクロ・システムズ社製のＣ０Ｍ９００４と同
等品でＩＢＭ社のシステム３２７４通信プロ１〜コルと
互換性がある。モジュールＬＣＭＩが検出した始端シー
ケンスの終了時に幾つかの出来事が同時に発生する。Ｌ
　ＣＭｌがビジィ・ビット・マーカー信号ＢＢＭＩパル
スを出す。そのパルスはシフ１〜レジスタ７７、先人先
出バッファＦＩＦＯをクリヤーし、且つＯＲアゲ−〜８
０を介してカウンタ７５をリセットする。

更に始端シーケンスの終了時にモジュールＬ　ＣＭｌは
線７４から線７８へのデータ転送を開始する。

そのほかに、検出された始端シーケンスの終了時にモジ
ュールＬＣＭ］が送信／受信ビット・クロック信号ＸＲ
ＢＣＩの発生を開始する。その信号はクロック信号ＣＫ
Ｉから導出される。

線】２で受信されるデータは第２図に示されたものと同
しであるから、線７８上に出現する最初のデータはアド
レス・バイトである。レジスタ７７は最初に信号ＢＢＭ
Ｉによって全部０にセットされているので、「０」が線
７９に出現する。線７９上の信号はインバータ８１によ
って反転されてＡＮＤゲー１〜８２を満足し、その結果
として線７８からのデータを線８３へ送る。線８３上の
データは信号ＸＲＢＣＩによって決定されるクロック・
レー１−でシフトレジスタ７７へ入る。線７９」二の「
０」信号は線７８からのデータが線８６経山でＦＩＦＯ
へ入るのを、ＡＮＤゲート８４が防止するように働く。

信号ＸＲＢＣＩの８個のタロツク・パルスの終了時点で
８ビン１〜のアドレス・バイ１−がシフ１〜レジスタ７
７の８ビット位置を全部占有する。ア１くレス・バイト
のビジィ・ピッ１−（第２図参照）がシフトレジスタ７
７の右端位置を占有し、これが線７９を「０」から「１
」に変える。この変化によりＡＮＤゲート８２を不能化
し且つＡ　Ｎ　Ｄグー１−８４を能動化することにより
、７１ヘレス・バイトを従えたデータが線７８からΔＮ
　Ｄグー１へ８４、線８６を経てクロックレー１〜ＸＲ
ＢＣＩでＦＩ　ＦＯ２へ入るようにする。

アドレス・バイトのビジィ・ピッＩ〜が線７９」二を「
０」状態から「１」状態に変えたとき、ラッチ８７がセ
ットされて「１」を発生して能動化信号ＸＥ２を送出す
る。信号ＸＥ２は回線制御モジュールＬＣＭ２を送信モ
ードに置く。モジュールＬＣＭ２は始端シーケンスの発
生及び線８８への送出を開始する。

線８８はマルチプレクサＭＵＸへ接続される。

マルチプレクサＭＵＸはシフトレジスタ７７に夫々接続
された線９１〜９３を介してアドレス・ピッ１−Ａｔ、
Ａ２、Ａ４によって制御される。マルチプレクサＭＵＸ
はアドレス・ピッｈＡ１、Ａ２、Ａ４の値に依存してデ
ータを線８８から駆動器／受信器回路Ｄ／ＲＯ〜Ｄ／Ｒ
７へ転送する。例えば若しもＡ１．Ａ２、Ａ４が０００
であるならば、Ｄ／ＲＯが選択され、若しも１１１であ
るならば、Ｄ／Ｒ７が選択される。

始端シーケンスの発生及び送出のための８ピッ１〜時間
の終了時点で、モジュールＬ　ＣＭ　２はクロック信号
ＣＫ２から導出された送信／受信ビット・クロック信号
ＸＲＢＣ２の発生を開始する。信号ＸＲＢＣ２はデータ
をバッファＦＩＦＯＩから線９４へ取出して、Ｌ　ＣＭ
　２経由で線８８上へ送出し始める。

バッファＰＩＦＯＬ及びＦＩＦＯ２は何れも先入れ先出
し１６ビツトバツフアであり、データが第１のレートＣ
ＫＩでクロック・インされ且つ第２のレー１〜ＣＫＯで
クロック・アウトされるようにする。バッファＦＩＦＯ
Ｉ及びＦＩＦＯ２は例えば７４Ｓ２２５型ＴＴＬ集積回
路でよい。モジュールＬＣＭ２が８ビツト始端シーケン
スを発生し且つ送出するとき、モジュールＬＣＭ　１は
データをクロック・レートＸＲＢＣＩでバッファＦＩＦ
ＯＩへ送出する。モジュールＬＣＭ２が始端シーケンス
の送出を終了したとき、モジュールＬＣＭ２はデータを
クロック・レー１〜ＸＲＢＣ２でデータ・バッファＦ　
１．　Ｆ　Ｏ１から取出し始める。

モジュールＬＣＭ２はラッチ８７からの送信能動化信号
ＸＥ２の供給と実質的に同時に、遅延された送信能動化
信号ＤＸＥ２を発生する。信号ＤＸＥ２は信号ＸＲＢＣ
２と共にＡＮＤゲー１−９６へ供給され、信号ＸＲＢＣ
２をＯＲアゲ−へ９７経由で線９８へ送出する。線９８
上の信号ＸＲＢＣ２の最初のパルスの立下り縁がラッチ
９９をセットし、その結果としてＡＮＤゲート１０１を
満足する。これにより極めて初期のパルス以外のクロッ
ク信号ＸＲＢＣ２のすべてのパルスは、信号ＤＸＥ２の
「０」から「１」への遷移に続いて線１０２上に出現す
る。

カウンタ７５は線１０２上の１２個のパルスをカウント
した移線１０３上に低の状態から高の状態への遷移を発
生する。線１０３上のパルスは情報語のビット位置＃１
３（第２図参照）と同時発生し、バッファＰＩＦＯＩの
最後のビット位置ＦＩＬに出現する。若しもビット位置
＃１３がｒｌＪであって他の情報語が後続していること
を表示するならば、信号ＦＩＬは「１」となり、インバ
ータ１０４の出力が「０」となることによりＡＮＤゲー
ト１０６を不能化し、パルスが線１０７へ進むのを阻止
する。線１０２上の次のパルスはそのときカウンタ７５
が「０」のカウントになるように強制し、線１０３を０
レベルに戻し、且つ１２カウントが新たに開始されるよ
うにする。しかし若しもビット位置＃１３が「０」であ
るならば、信号ＦＩＬは「０」となり、インバータ１０
４の出力は「１」となる。これはＡＮＤゲート１０６を
満足させて、線１０３上に出現するパルスが線１０７へ
進むことを許容することによりラッチ８７をクリヤーす
る。ラッチ８７がクリヤーすると信号ＸＥ２を高の状態
から低の状態に変え、且つ信号ＲＥ２を低の状態から高
の状態に変えさせる。

ラッチ８７のこの遷移は回線制御モジュールＬＣＭ２を
受信モードに置き、モジュールＬ、　ＣＭ　２は始端シ
ーケンスのため線１０８のモニタリングを開始する。そ
の外に、モジュールＬＣＭ２を受信モードに置くとクロ
ック信号ＸＲＢＣ，２を停止し、それによってカウンタ
７５へ向うパルスの流れを中断する。これにより線１０
３を高の状態に維持する。

上述の動作により、第４図に示したファンアウト・ボッ
クスはアドレス・バイ１へを含むメツセージを線１２上
に受取り、メツセージからそのアドレス・バイトを剥取
ってレジスタ７７中のアドレス・バイト位置に置き、そ
の剥取ったアドレス・バイトをＭＵＸを用いて解読し、
解読されたアドレス・バイトに従ってそのメツセージを
正しい出力ボート（例えば線２１）へ差向けた。上述の
ようにこの動作の終了時点でモジュールＬＣＭ２は受信
モードにあって、始端シーケンスのために線１０８をモ
ニタする。

アドレスされた表示端末（例えば第１図の端末２６）が
例えば線２１１ユに応答メツセージを送出したとさ、そ
のメツセージは始端シーケンスと、間にアＩ〜レス・バ
イトを挿入することなくその直後に続く情報語とより成
る形を取る。応答メツセージは元のメツセージが送られ
たのと同じ端末から到来するはすである。何故ならばシ
フ１へレジスタ７７は元のメツセージと関連したアドレ
ス・ノスイＩ〜を依然として持っているからである。ア
ドレス・バイ１−Ａｌ、Ａ２、Ａ４は依然としてマルチ
プレクサＭ　Ｕ　ＩＸを制御しており、後者は線１０８
を介して正当な駆動器／受信器回路を回線制御モジュー
ル１．、　ＣＭ　２へ接続する。

始端シーケンスが線１０８　、Ｊ：に出現したとき、ク
ロック同期回路１０９は同期回路７６と同様な機能を達
成してタロツク信号ＣＫ２を到来データと同期化し、モ
ジュールＬ　ＣＭ　２も又到来データと同期化するよう
にする。始端シーケンスを受信した後、モジュールＬ　
ＣＭ　２は到来する情報語の最初のピッＩ−としてビジ
ィ・ピッＩ〜を検出する。

モジュールＬ　ＣＭ　２の内部動作によりビジィ・ピッ
Ｉ〜を検出すると、クロック信号Ｘ、　Ｒ１３Ｃ２を開
始させ且つビジィ・ピッＩ〜・マーカー信号Ｉ３　Ｂ　
Ｍ２パルスを発生させる。信号Ｂ　Ｉ３　Ｍ　２はラン
チ１１１をセラ１−する。ラッチ１１１は送信可能化信
号ＸＥＩを低の状態から高の状態へ変えさせ、旧つ受信
可能化信号ＲＥ＋を高の状態から低の状態へ変えさせる
。ラッチ〕１１のこの遷移はモジュールＬ、　ＣＭ　１
を送信モードに置く。その外にパルス信号Ｂ　Ｂ　Ｍ　
２がＯＲゲーＩ〜８０を介してカウンタ７５をクリヤー
すると共にラッチ９９をもクリヤーする。更に、検出さ
れた始端シーケンスの終了時点でモジュール１−１−４
Ｃはデータを線１０８から線１１：２へ転送し始める。

タロツク信号ＸＲＢＣ２はそのとき線１１．２−、、Ｉ
−にデータ（応答メツセージの情報語）を転出してバッ
ファＦ　Ｉ　Ｆ○２に入れる。

回線制御モジュールＬＣＭ　ｌがラッチ１１１によって
送信モードに置かれたとき、モジュールＬＣＭＩは線１
１３への８ビツト始端シーケンスの発生及び送出を開始
し、それを駆動器／受信器回路７３を介して同軸ケーブ
ル１２へ送出する。始端シーケンス発生の終了時点で、
モジュールＬＣＭ】はタロツク信号ＸＲＢＣＩを発生し
始める。

信号Ｘ　ＲＢ　Ｃ］はバッファＦＩＦ○２へ供給されて
、そこからデータを取出して、線１１４、モジュールＬ
　ＣＭ　１．　、駆動器／受信器回路７３、同軸ケーブ
ル１２へ送出する。それに加えて、信号ＸＲＢ　Ｃｌは
信−じＤＸＥ　１と一緒にＡ　Ｎ　Ｄグー１〜１１６へ
供給さオしる。信号ＤＸＥ　］は信号ＸＥＩの供給と実
質的に同時にモジュールＬＣＭ　１へ供給さ扛で、モジ
ュールＬ　ＣＭ　１の制御のドで低の状態から高の状態
に変わる。そのときＡ　Ｎ　Ｄゲート１１６、ＯＲデー
１〜９フ、ラッチ９９及びＡＮＤゲ−１−１，Ｏ］は線
線１０上に最初のパルスのないタロツク（５＞；　Ｘ　
Ｒ１３Ｃ１を発生させる。再びカウンタ７５は１２個の
パルスをカラン１−シ、カラン１−　＃−Ｊ’時点で線
１０３は低の状態から高の状態に変わる。この時点でバ
ッファＦ　Ｉ　Ｆ　Ｏ２の最後の位置Ｆ　２　Ｌはイン
バータ１１７及びＡＮｌつゲー１へ１１８によってチェ
ックされる。若しもピッ１−位置Ｆ　２　Ｌが「１」で
あるならば、ＡＮＤゲーｉ〜］１８は満足されず線１１
９上にパルスが出現しないことによりラッチ】１１を現
在の状態に保つ。

しかし若しもピン１〜位置Ｆ　２　Ｌが「０」で、メツ
セージの最後の情報語であることを表示しているならば
、Ａ　Ｎ　Ｄグー１〜１１８は満足されて線１１９を低
の状態から高の状態に変え、それによってラッチ１１１
をクリヤーし且つ信−じＸＥＩを高の状態から低の状態
へ変え、信−じ丁：？、Ｅ　Ｉを低の状態から高の状態
へ変える。ラッチ】１１のこの遷移は回線制御モジュー
ルＬＣＭＩを受信モードに置き、システムの残余の部分
から同軸ケルプル１２を介して更に伝送されて来るのを
待機する。

−４−述の動作により第４図に示す出力分岐函は線２１
上の応答メツセージを受信し、始端シーケンスに続いて
その応答メツセージを線１２へ送る。

この動作の終了時点でモジュールＬＣＭ＋は受信モード
になり、始端シーケンスのため線７４をモニタリングす
る。

第３図及び第４図に示す回路は本発明から逸脱すること
なく修正可能である。例えばＦＩＦＯＩ及びＦＩＦＯ２
はシフトレジスタ又は他の同等な装置と置換されてもよ
い。

〔発明の効果〕

装置制御アダプタ間に単一のケーブルを設けるだけで済
むので、従来のように複数本のケーブルを必要とする方
式に較べてケーブル・コストが低減する。端末間の距離
が増大するとコスト低減量は顕著となる。

【図面の簡単な説明】

第１図は本発明に従う情報処理システムを示す図、第２
図はデータ信号のタイミング図、第３図は第１図の表示
クラスタ・アダプタ及び駆動器／受信器モジュールの概
略図、第４図は第１図の出力分岐函の概略図である。１・・・・中央プロセッサ、２・・・・Ｉ１０バス、３
・・・・ローカル・ホスト・アダプタ、４・・・・ロー
カルＣＰＵ、６・・・・通信回線、７・・・・モデム、
８・・・・通信アダプタ、９・・・・表示クラスタ・ア
ダプタ（ＤＣＡ）、１１・・・・駆動器／受信器モジュ
ール、１２〜１５・・・・伝送リンク（同軸ケーブル）
、１６〜１９・・・・出力分岐函（ＦＯＲ）。出願人　インターナショナル・ビジネス・マシーンズ・
コーポレーション復代理人　弁理士　篠　１）　文　雄Ｆ／６／Ｆ／６２一、−阜 δ　テ第１頁の続き＠発明者　クリス・カラパトス　アエｏ発　明　者　ローレンス・ジェドニ　アー・モージャ
　ド［株］発　明　者　リチャード・マーチ　−アン・モー
リソン　− メリカ合衆国ニューヨーク州キックストン、ボックス５
３イ、アール・ディ１番地メリカ合衆国ニューヨーク州ラインベック、バーチウラ
・ドラ４１２番地メリカ合衆国ニューヨーク州レーク・カドリーン、ピ・
オー・ボックス２５１番地

Claims

【特許請求の範囲】デジタル・メツセージを送信するための送信装置（９）
及びデジタル・メツセージを受信するための端末装置（
２６）を有する遠隔制御出力分岐装置であって、各アウト・バウンド（出）メツセージのための端末アド
レス・バイトを作り、そのアドレス・バイトを夫々のア
ウト・バウンド（出）メツセージに挿入するため上記送
信装置内に配置された手段と、上記メツセージを運ぶため一端が上記送信装置に接続さ
れた少くとも１つの伝送手段（１２）と、受信したメツ
セージに挿入されていた上記端末アドレス・バイトを解
読する手段及び上記解読されたアドレスに従って上記端
末へ上記受信したメツセージを差向ける手段を含む遠隔
出力分岐函と、を含み上記遠隔出力分岐函は受信したメ
ツセージを夫々の端末装置へ差向ける前に、受信メツセ
ージから上記挿入されたアドレス・バイトを剥取る手段
を有することを特徴とする遠隔制御出力分岐装置。