JPS60201430A - 半導体記憶システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は半導体記憶素子を使用した半導体記憶システム
に関する。

（従来技術） 電子計算機システムにおいて、近年、中央処理装置及び
主記憶装置の急速な性能の伸ひに比べて外部記憶の中心
である磁気ディスク装置の性能の伸びは低い。これは中
央処理装置に使用される半導体論理素子の高速化や主記
憶装置に使用される半導体記憶素子の高速化、大＠倉化
の伸びに比べて磁気ディスク装置の尚連化、大谷電化の
伸ひが鯰いためである。このため、両党ディスク装置の
性能が電子計算機システムの性能に大きく影曽すること
になり、これを防ぐ目的で高性能の外部記憶装置が必要
とされ、このために半導体記憶素子を使用した半導体記
憶装置が考えられた。

半導体記憶装置は主記憶装置と磁気ティスフ装置とのギ
ャップｔａめるため、性能、容量１倫格は両者の中間に
設定される。また、磁気ディスク装置が不揮発性記憶で
あるのに比較して半導体記憶装置は揮発８：記憶である
ため、半導体記憶装置に記憶されたデータを保存するた
めに不揮発性の補助記憶装置が必要である。そして、半
導体記憶装置及び補助記憶装置から成る半導体記憶シス
テムの′４！ｒｓハードウェアの故障を考えて信頼性の
高い半導体記憶システム會構成する必要がめるがまだ信
頼性が充分に高い半導体記憶システムは実現されていな
い。

（発明の目的） 不発明の目的は、半導体記憶素子に９Ｉ！川した半導体
記憶装置と繊体ディスク装置を使用した補助記憶サブシ
ステムと上記磁気ティスフ装置ｉｔ接続し、チャネルと
磁気ディスク装置との間で読出し／書込みｔ行う記憶制
御装置から構成される半導体記憶システムを実現するこ
とにより高性能かつ高信頼性の半導体記憶システムを提
供することにある。

（発明の構成） 本発明の半導体記憶システムは、少なくとも１つのチャ
ネルに接続されるボート回路を含み前記チャネルとの間
でデータの送受を行う第１及び第２の記憶制御装置と、
前記第１の記憶制御装置と接続されるボート回路と、デ
ータを記憶する半導体記憶素子と、前記ボート回路會介
して前記第１の記憶制御装置と半導体記憶素子との間で
データの送受を行う半導体記憶素子制御回路とから成る
半導体記憶装置と、前記半導体記憶装置の半導体記憶素
子制御回路に接続される轍気ティスク制御装置と核妹気
ティスク制御装置と前記第２の記憶ＩｔｉｌＪ御装置か
ら共有される少なくとも１つの磁気ディスク装置とから
成り前記磁気ディスク装置と半導体記憶素子制御回路と
の間でデータの送受を行うことにより前記半導体制ｔｉ
ｔ索子に記憶されたデータを磁気ディスク装置に退避し
また前Ｂピ磁気ティスク装置に退避したデータを曲記牛
導体記憶素子に再記憶せしめるとともに前記第２の記憶
制御装＊會介して前記磁気ティスフ装置と前記チャネル
との間でデータの読出し／書込み全行う補助記憶サブシ
ステムとｔ含んで構成される。

（実施例） 次に、本発明の実施例について図面を用いて説明する。

第１図は本発明の一実施例のプロ・ツク図である。

この実施例の半導体記憶システムｌは、チャネル２に接
続されるボート回路１１に含みチャネル２との間でデー
タの送受を行う第ｌの記憶制御装置１０と、チャネル２
に接続されるホー）１６？ｌ−衾みチャネル２との間で
データの送受を行うｍ２の記憶制御装置１５と、第１の
記憶制御装置１０と接続されるボート回路２１と、デー
タを記憶する半導体記憶素子２３と、ボート回路２１ｔ
介し５− て第ｌの記憶制御装置ｌＯと牛４坏記憶累子２３との間
でデータの送受全行う半導体記憶素子制御回路２２から
成る半導体記憶装置２０と、牛導体記憶装［２０の半導
体記憶素子制御回路２２に接続される磁気ティスク制御
装置３１と、この磁気ディスク制御装置３１と第２の記
憶制御装置１５から共有される少なくとも１つの磁気デ
ィスク装置１ｋ３２とから成り磁気ティスフ装置３２と
半導体記憶素子制御回路２２との間でデータの送受を行
うことにより半導体記憶素子２３に記憶されたデータを
磁気ティスフ装置３２に退避し、また磁気ディスク装置
３２に退避したデータを半導体記憶素子２３に再記ｔｖ
せしめるとともに第２の記憶制御装＠１５（ｒ介して磁
気ディスク装＠３２とチャネル２との間でデータの読出
し／書込−＋ｉ行う補助記憶サブシステム３０とを含ん
で構成される。

次に、この実施例の動作について説明する。

牛導体記憶システムｌｋ含む電子計算機システムの立上
は時゛において、磁気ティスフ装置３２の配憶データが
以下のようにして磁気ティスフ制御６− 装置１３１と半導体記憶索子制御回路２２によって半導
体記憶索子２３に記憶させられる。

電子計３１！、機システムの立上げ時、チャネル２はボ
ート回路１１’に通して第１の記憶制御装置ｌＯに対し
て磁気ティスフ装＠３２の記憶データを半導体記憶索子
２３に記憶させるリストア指示を行う。

リストア指示を受けた第１の記憶制御装置１０はボート
回路２１通して半導体記憶素子制御回路２２に対してリ
ストア指示を行う。リストア指示を受けた半導体記憶素
子制御回路２２はリストア指示忙磁気ティスク制御装［
３ｋに行い、磁気ディスク装置ｉ３２に記憶されている
データが磁気ティスフ制御装置３１から送られてくるの
を待つ。

リストア指示を受けた磁気ディスク制御装置ｔａｔは磁
気ディスク装置ｔ３２から記憶データを読出し、半導体
記憶系子制御回路２２に送る。記憶データを受取った牛
導体記ｔｍ索子制御回路２２は配憶データを半導体記憶
素子２３に記憶せしめる。

以上のようにして、磁気ティスフ装置１３２の記憶デー
タを全て半導体記憶素子２３に記憶せしめ終ると、半導
体記憶索子制御回路２２はボート回路２１ｉ通してリス
トア動作が完了したことｔホ１１Ｚ）記憶制御装［１０
に知らせる。リストア動作が完了したことを受信したｌ
の記憶制御装置ｌ。

はボート回路ｌｌｔ通してチャネル２にリストア動作が
完了したことを知らせる。

以上のようにして、磁気ディスク装置ｔ３２に記憶され
たデータが半導体記憶索子２３に記憶され、この後、半
導体記憶索子２３に記憶されたデータがチャネル２から
使用可能な状態となる。

チャネル２からの半導体記憶索子２３へのアクセスは以
下のように行われる。

チャネル２からデータの読出し指示がボート回路１ｔｉ
）ｆｌ！して第ｌの記憶制御装置１０に送られると、第
ｌの記憶制御装置ｌＯはボート回路２１を通して半導体
記憶素子制御回路２２に読出し指示荀送る。耽出し指示
を受けた牛等体記憶素子制御回路２２は半導体記憶索子
２３からデーｊ１ｔ［出し、ボート回路２１’に通して
第ｌの記憶制御装置１ｉＩＯに送る。胱出しデータを受
取つｆｃ弗ｌの記憶制御装ｍｔｏは、ボート回路ＬＬ’
に通してチャネル２に読出しデータ會送る。

一万、チャネル２からデータの誉込み指示がボート回路
１１に通して第１の記憶制御装ｆｉｌｌＯに送られると
、ｍｌの記憶制御装置１０はボート回路２１’ｉｋ通し
て半導体記憶素子制御回路２２に書込み指示會送る。曹
込み指示を受けた半導体記憶索子制御回路２２は、チャ
ネル２からボート回路１１１第１の記憶制御装置ｌＯ及
びボート回路２１全通して送られる書込データｒ半導体
記憶累子２３に書込む。

以上のようにしてチャネル２から半導体記憶素子２３に
記憶されたデータのアクセスが行われる。

牛導俸記憶システムｌ′ｆｔ含むｔ子ｅ３Ｉ機システム
のｔ源ｔ％すとき、牛導体記ｔＪ１索子２３に記憶され
たデータは以下のようにして繊体テイスク装置ｉ［３２
に退避される。

電子計算機システムの電源′に％すとき、チャネル２は
ボート回路１１−通して第１の記憶制御装９− 置１０に対し半導体記憶索子２３の記憶チーｊ１を磁気
ティスフ装置１ｌｔＫ退避させるセーブ指示を行う。

セーブ指示會受けた第ｌの記憶制御装置ｋ−１０は、ボ
ート回路２１−通して半導体記憶素子制御回路２２に対
しセーブ指示を行う。

セーブ指示を受けた半導体記憶素子制御回路２２ハ、磁
気ディスク制御装置３１にセーブ指示を行うと共に半導
体記憶素子に記憶されているデータを磁気ディスク制御
装置３１に送る。

セーブ指示を受けた磁気ディスク制御装置３１は、半導
体記憶素子制御回路２２から送られるデータ’ｋｉ気デ
ィスク装置３２に書込む。

以上のようにして、半導体記憶素子２３に記憶されてい
るデータを全て磁気ティスフ装置ｔ３２に誉込み終わる
と、半導体記憶素子制御回路２２はボート回路２１を通
してセーブ製作が完了したことｔ第ｌの記憶制御装ｋｌ
Ｏに知らせる。セーブ動作が完了したことｔ受倍した第
ｌの記憶制御装置ｉ１［１０は、ホード回路１１’に通
してチャネル２にリストア動作が完了したことｔ知らせ
る。

ｌＯ− 以上のようにして半導体！ｉ［２億索子２３に記憶され
たデータが磁気ティスフ装置３２に退避され、この後、
電子計算機システムの電源を落してもデータの保存は保
障される。

さらに、本発明においては、磁気ティスフ装置３２が磁
気ティスフ制御装＠３１と第２の記憶制御装置１５から
共鳴される構成をとることにより、半導体記憶索子２３
から磁気ティスフ装［３２ヘテータを退避する時に、磁
気ティスフ制御装置３１が故障している場合に第ｌの記
憶制御装置１０゜第２の記憶制御装置１５及びチャネル
２によって半導体記憶索子２３に記憶されているデータ
を磁気ティスフ装置３２に退避することができる。

チャネル２から第１の記憶制伺１装置１０に通して半導
体記憶素子制御回路２２にセーブ指示がさたとき、磁気
ディスク制御装置３１が故障していることｔ認知した半
導体配憶索子制御回路２２は第１の記憶制御装ｋｌ　Ｏ
４−通してチャネル２にセーブ動作ができない旨を伝え
る。セーブ動作ができないことｔ認知し／こチャネル２
は、ボート回路１６を通して第２の記憶制御装置１５に
セーブ指示を出すと同時に、第１の記憶制御装置１（１
通して半導体記憶制御回路２２に対して半導体記憶索子
２３に記憶されているデータをチャネル２に転送するよ
う要求する。半導体記憶索子２３から転送されるデータ
を受取るとチャネル２はそのデータｔボート回路１６を
通して第２の記憶制御装置１５に送る。第２の記憶制御
装置１５はチャイル２から送られるデータを磁気ティス
フ装置３２に退避する。

以上のようにして、磁気ディスク制御装置３１か故障し
ている場合でも半導体記憶索子２３に記憶されているデ
ータ會磁気ディスク装置３２に退避することができると
ともに逆に磁気ティスフ装置３２に退避されたデータを
半導体記憶素子２３に拘ｄ己１急さゼることもできる。

（発明の効果） 不発明は、以上説明したように、半導体記憶索子忙使用
した半導１＋記憶装置と、磁気ディスク制御装置と第２
の記憶制御装置から共有される磁気ディスク装置ｎ含む
補助記憶サブシステムから成る半４杯記憶システム會構
成することにより、高性能かつ高倍細注の外ｆｔｌ５記
憶を得ることができるという効果かわる。

【図面の簡単な説明】

第１図は本発明の一実施例の１０ツク図である。 ｌ・・・・・・半導体記憶システム、２・・・・・・チ
ャネル、ｌＯ・・・・・・ｉｔの記憶制御装置、１１・
・・・・・ボート回路、１５・・・・・・第２の記憶制
御装置、１６・・・・・・ボート回路、２０・・・・・
・半導体記憶装置、２１・・・・・・ボート回路、２２
・・・・・・半導体記憶素子制御回路、２３・・・・・
・半導体記憶索子、３０・・・・・・補助記憶サブシス
テム、３１・・・・・・磁気ディスク制御装置、３２・
・・・・・繊体ティスク装置。 １３− １　Ｊ 第１７

Claims (1)

【特許請求の範囲】
1. 少なくとも１つのチャネルに接続されるボート回路を含
   み前記チャネルとの間でデータの送受全行う第１及び第
   ２の記憶制御装置と、前記第１の記憶制御装置と接続さ
   れるボート回路と、データを記憶する半導体記憶素子と
   、前記ボート回路を介して前記第１の記憶制御装置と半
   導体記憶素子との間でデータの送受を行う半導体記憶素
   子制御回路とから成る半導体記憶装置と、前記半導体記
   憶装置の半導体記憶素子制御回路に接続される磁気ディ
   スク制御装置と該妹気ティスク制御装置と＠記憶２の記
   憶制御装置から共有される少なくとも１つの磁気ディス
   ク装置とから成り前記磁気ディスク装置と半導体記憶装
   置制０ｒ４１（ロ）路との間でデータの送受を行うこと
   によりＡｉｌ記十得体記憶素子に記憶されたデータを磁
   気ディスク装置に退避しまた前記磁気ディスク装置に退
   避したデータ會前記半導体記憶素子に再記憶せしめると
   ともに前記第２の記憶制御装置ケ介して前記磁気ディス
   ク装置と前記チャネルとの間でデータの読出し／書込み
   會行う補助記憶サブシステムとｔ含むことケ特徴とする
   半導体記憶システム。