JPS60201679A - 発光表示装置 - Google Patents
発光表示装置Info
- Publication number
- JPS60201679A JPS60201679A JP59058865A JP5886584A JPS60201679A JP S60201679 A JPS60201679 A JP S60201679A JP 59058865 A JP59058865 A JP 59058865A JP 5886584 A JP5886584 A JP 5886584A JP S60201679 A JPS60201679 A JP S60201679A
- Authority
- JP
- Japan
- Prior art keywords
- display device
- light emitting
- emitting display
- layer
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
- H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
- H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
- H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
Landscapes
- Led Devices (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
この発明は発光素子をマトリクス状に配列してなるモノ
リシック形の発光表示装置に関する。
リシック形の発光表示装置に関する。
(ロ)従来技術
例えば、ドツトマトリクス等の多数の発光素子により構
成される発光表示装置は、いわゆるダイナミック駆動さ
れるのが通常である。
成される発光表示装置は、いわゆるダイナミック駆動さ
れるのが通常である。
しかしながら、素子数が余り多くなると、駆動パルスの
デユーティ比が小さくなる結果、表示のチラッキ、輝度
の低下等を招くという問題がある。
デユーティ比が小さくなる結果、表示のチラッキ、輝度
の低下等を招くという問題がある。
また、点燈を持続させるには、駆動パルスを継続して与
える必要があるため、この種のグイナミソク駆動回路は
、一般にその構成が複雑になるという欠点がある。
える必要があるため、この種のグイナミソク駆動回路は
、一般にその構成が複雑になるという欠点がある。
一方、モノリシック形の発光表示装置は、カメラのファ
インダ内のように狭い場所に実装されるのが普通である
。そのため、発光表示装置のみならずその駆動回路も小
型であることが要請される。
インダ内のように狭い場所に実装されるのが普通である
。そのため、発光表示装置のみならずその駆動回路も小
型であることが要請される。
しかしながら、従来の発光表示装置のように、駆動回路
を個別に必要とするものである場合、発光表示装置とそ
の駆動回路を狭い場所に実装することが困難であり、ま
た、その実装作業も煩雑である。
を個別に必要とするものである場合、発光表示装置とそ
の駆動回路を狭い場所に実装することが困難であり、ま
た、その実装作業も煩雑である。
(ハ)目的
この発明は、発光表示装置の素子数が多くなっても、表
示のチラッキや、輝度低下を生じない比較的簡単な構成
の発光表示装置を提供することを目的としている。
示のチラッキや、輝度低下を生じない比較的簡単な構成
の発光表示装置を提供することを目的としている。
また、この発明の第2の発明は、比較的狭い場所への実
装が容易に行い得る発光表示装置を提供することも目的
としている。
装が容易に行い得る発光表示装置を提供することも目的
としている。
(ニ)構成
この発明に係る発光表示装置は、発光素子をマトリクス
状に配列してなるモノリシック形の発光表示装置であっ
て、 前記発光素子は、電流制限用の抵抗層が接続され、且つ
、発光機能を有するサイリスクで構成されるものであり
、 第1の方向に配列される各サイリスクの一方の電極側を
連結して第1の信号線とし、 各サイリスクのゲートに逆流防止ダイオードを接続し、
前記第1の方向に直交する方向に配列されるサイリスク
の各逆流防止ダイオードの他方電極をそれぞれ連結接続
して第2の信号線としたことを特徴としている。
状に配列してなるモノリシック形の発光表示装置であっ
て、 前記発光素子は、電流制限用の抵抗層が接続され、且つ
、発光機能を有するサイリスクで構成されるものであり
、 第1の方向に配列される各サイリスクの一方の電極側を
連結して第1の信号線とし、 各サイリスクのゲートに逆流防止ダイオードを接続し、
前記第1の方向に直交する方向に配列されるサイリスク
の各逆流防止ダイオードの他方電極をそれぞれ連結接続
して第2の信号線としたことを特徴としている。
(ホ)実施例
実施孤土
第1図はこの発明に係る第1の実施例に係る発光表示装
置の構成を示す回路図、第2図は第1の実施例に係る発
光表示装置の各素子の配列状態を略示したレイアウト図
、第3図は第の1の実施例の発光表示装置を構成する単
位となる表示ユニットの断面を略示した断面図である。
置の構成を示す回路図、第2図は第1の実施例に係る発
光表示装置の各素子の配列状態を略示したレイアウト図
、第3図は第の1の実施例の発光表示装置を構成する単
位となる表示ユニットの断面を略示した断面図である。
第1図において、1は発光機能を有するサイリスタであ
る。サイリスク1は電流制限用の抵抗層2を介して電源
ライン十■に接続される。各行に配列されたサイリスタ
lのカソードはそれぞれ連結されて第1の信号線81〜
Bn (nは任意整数)を形成している。
る。サイリスク1は電流制限用の抵抗層2を介して電源
ライン十■に接続される。各行に配列されたサイリスタ
lのカソードはそれぞれ連結されて第1の信号線81〜
Bn (nは任意整数)を形成している。
3はサイリスタ1のゲートに接続される電流逆流防止用
のダイオードである。各列に配列されたダイオード3の
アノードはそれぞれ連結されて第2の信号線Al”An
を形成している。
のダイオードである。各列に配列されたダイオード3の
アノードはそれぞれ連結されて第2の信号線Al”An
を形成している。
第2図において、第1図と同一部分は同一符合で示して
いる。
いる。
10はこの実施例に係る発光表示装置の一単位を構成す
る表示ユニットであり、斜線部分は各構成素子を連結接
続する配線層を示している。
る表示ユニットであり、斜線部分は各構成素子を連結接
続する配線層を示している。
次に、第3図により表示ユニット10の構成を詳細に説
明しよう。
明しよう。
同図(a)は第2図に示した表示ユニット10のA−A
断面の構造を略示した断面図であり、同図(blは同図
(a)に示した表示ユニット10の等価回路図である。
断面の構造を略示した断面図であり、同図(blは同図
(a)に示した表示ユニット10の等価回路図である。
21はGaAsからなる半絶縁基板である。
22a 、22bはA1o7Gao、aASからなる低
不純濃度のP一層である。P一層22aにおいて、後述
する電源ライン4を構成するP中層23aとサイリスタ
1との間に介在する部分は、電流制限用の抵抗層2を形
成している。
不純濃度のP一層である。P一層22aにおいて、後述
する電源ライン4を構成するP中層23aとサイリスタ
1との間に介在する部分は、電流制限用の抵抗層2を形
成している。
23a 、 23b 、 23cはA l a、:+G
a o、pへSからなる高不純物濃度のP中層である。
a o、pへSからなる高不純物濃度のP中層である。
P中層23aは、第2図に示すように各列間に設けられ
電源ライン4を形成し、電源電極5で終端している。
電源ライン4を形成し、電源電極5で終端している。
24a 、24bは八1 o、;+Ga o、aAsか
らなるN層である。
らなるN層である。
前記P中層23bおよびN層24aの接合部分が発光部
分である。また、P中層23cおよびN層24bは電流
逆流防止用のダイオード3を構成している。
分である。また、P中層23cおよびN層24bは電流
逆流防止用のダイオード3を構成している。
25はA I o、2Ga o、a^SからなるPNで
あり、サイリスタ1のゲートを構成している。PN25
とダイオード3のN層24bはAIあるいはAuなどか
らなる配線層27により接続される 26は八lo、;+Ga(1,□^SからなるN層であ
り、サイリスタ1のカソードを形成している。
あり、サイリスタ1のゲートを構成している。PN25
とダイオード3のN層24bはAIあるいはAuなどか
らなる配線層27により接続される 26は八lo、;+Ga(1,□^SからなるN層であ
り、サイリスタ1のカソードを形成している。
28は絶縁保護膜としての窒化膜である。
次に上述した構成を備えた発光表示装置の製造方法を説
明する。
明する。
■半絶縁基板21上に、P一層22、P中層23、N層
24.2層25およびN層26がM B E□j(Il
eculor Beam Eptaxy)装置で連続的
にエピタキシャル成長される。このとき、透過性をあげ
るために、P+十層3の上にある各層はA1組成の多い
膜にするのが望ましい。
24.2層25およびN層26がM B E□j(Il
eculor Beam Eptaxy)装置で連続的
にエピタキシャル成長される。このとき、透過性をあげ
るために、P+十層3の上にある各層はA1組成の多い
膜にするのが望ましい。
■電源ライン、サイリスタ1、ダイオード3などを電気
的あるいは光学的に分離するためにそれぞれ所定深さま
でメサエッチングを施す。
的あるいは光学的に分離するためにそれぞれ所定深さま
でメサエッチングを施す。
■基板表面に窒化膜を気相成長させ、コンタクトボール
を形成する。
を形成する。
■配線用の導体層を蒸着し、所定パターンの配線層にホ
トエツチングする。
トエツチングする。
次に・前述した第1の実施例に係る発光表示装置の動作
を第1図をもとに説明する。なお、第4図は本実施例の
各部の動作波形図である。
を第1図をもとに説明する。なお、第4図は本実施例の
各部の動作波形図である。
例えば、信号線B1、B2、B3・・・Bnと順番に走
査して一行ごとに点灯したいサイリスタ1をONにして
いく。つぎに信号線B1に戻ってきたときに、−行すべ
てのサイリスタlを叶Fにし、点灯したいサイリスタ1
をつけなおす。或いは発光表示装置全部のサイリスク4
0を叶FにしてからBl、 B2、B3・・・Bnと順
番に点灯したいサイリスタ1をONにしてもよい。
査して一行ごとに点灯したいサイリスタ1をONにして
いく。つぎに信号線B1に戻ってきたときに、−行すべ
てのサイリスタlを叶Fにし、点灯したいサイリスタ1
をつけなおす。或いは発光表示装置全部のサイリスク4
0を叶FにしてからBl、 B2、B3・・・Bnと順
番に点灯したいサイリスタ1をONにしてもよい。
つぎに、信号線B1行を叶Fにするときは、信号線B1
行に接続されているサイリスタ1の電流をきる。即ち、
第4図(a)に示すようなパルスを送り信号線B1行を
電源10と同じ電位十V (V)にする。
行に接続されているサイリスタ1の電流をきる。即ち、
第4図(a)に示すようなパルスを送り信号線B1行を
電源10と同じ電位十V (V)にする。
信号線(Al 、Bl)と(A3 、Bl)のサイリス
タ40のみをONにし、信号線(A2 、Bl)のサイ
リスク40をOFFのままにしておく場合、81行を0
(v)にして信号線へ1、A3に各サイリスク40がO
Nになる電圧■thの信号を送り、信号線(At 、
Bl)のサイリスタ1と信号線(A3 、Bl)のサイ
リスタlをONにする。
タ40のみをONにし、信号線(A2 、Bl)のサイ
リスク40をOFFのままにしておく場合、81行を0
(v)にして信号線へ1、A3に各サイリスク40がO
Nになる電圧■thの信号を送り、信号線(At 、
Bl)のサイリスタ1と信号線(A3 、Bl)のサイ
リスタlをONにする。
このとき、信号線B2、B3・・・BnがO(v)のま
まであると、(言号線(八1 、B2) 、(八3 、
B2) 、(八1、B3) 、(A3 、B3)のサイ
リスタlもONになってしまうので不都合である。
まであると、(言号線(八1 、B2) 、(八3 、
B2) 、(八1、B3) 、(A3 、B3)のサイ
リスタlもONになってしまうので不都合である。
そこで、信号線Al−八〇にゲートパルスを加えるとき
に信号線B2、B3の電圧をサイリスタ40がONにな
らない電圧V ’ (Vlまで上げることで前記不都合
を防止している。但し、電圧V“はONのサイリスタ4
0が叶Fになるよりも小さい電圧に予め設定される。
に信号線B2、B3の電圧をサイリスタ40がONにな
らない電圧V ’ (Vlまで上げることで前記不都合
を防止している。但し、電圧V“はONのサイリスタ4
0が叶Fになるよりも小さい電圧に予め設定される。
また、この信号線B2と83に送るドライブパルスはご
く小さな電圧(例えば1(v)程度)であり、しかも短
時間のみ印加されるので、すでにONになっているサイ
リスタ1 (例えば、信号線(42、B3))の光度変
化は実使用上問題にならない。
く小さな電圧(例えば1(v)程度)であり、しかも短
時間のみ印加されるので、すでにONになっているサイ
リスタ1 (例えば、信号線(42、B3))の光度変
化は実使用上問題にならない。
別の実施例として、八1、A2・・^nの信号線にかか
る電圧が予め負になるように(ダイオード3にかかる電
圧が逆方向になる)設定しておき、一方信号線B1、B
2・・・Bnを0(v)としておく。しかして、信号線
A1、八3に第4図(b)に示すような正のノ々ルス電
圧VAを加えて、これと同時に信号線B1にのみ負のパ
ルス電圧VBを加えることにより、信号線(A1 、B
l) 、(A3 、Bl)の各サイリスタ1をONにす
るということもできる。これにより上述の実施例と同様
の駆動が行える。
る電圧が予め負になるように(ダイオード3にかかる電
圧が逆方向になる)設定しておき、一方信号線B1、B
2・・・Bnを0(v)としておく。しかして、信号線
A1、八3に第4図(b)に示すような正のノ々ルス電
圧VAを加えて、これと同時に信号線B1にのみ負のパ
ルス電圧VBを加えることにより、信号線(A1 、B
l) 、(A3 、Bl)の各サイリスタ1をONにす
るということもできる。これにより上述の実施例と同様
の駆動が行える。
但し、正のパルス電圧V^と負のパルス電圧VBを加え
た値がサイリスタ1をONとする電圧vthになるよう
に設定しておいて、V^或いはVBのみでサイリスタ4
0がONにならないように設定しておく。
た値がサイリスタ1をONとする電圧vthになるよう
に設定しておいて、V^或いはVBのみでサイリスタ4
0がONにならないように設定しておく。
以上、説明したようにこの実施例に係る発光表示装置に
よれば、比較的簡単な構成でもって、いわゆるスタティ
ック駆動できるので、素子数かましてもチラッキや輝度
の低下を引き起こすこともない。また、発光機能を有す
るサイリスクなどを同一基板内に形成しているため、実
装面積が小さくまた、実装作業も容易なるという効果を
奏する。
よれば、比較的簡単な構成でもって、いわゆるスタティ
ック駆動できるので、素子数かましてもチラッキや輝度
の低下を引き起こすこともない。また、発光機能を有す
るサイリスクなどを同一基板内に形成しているため、実
装面積が小さくまた、実装作業も容易なるという効果を
奏する。
災胤桝l
第5図は第2の実施例に係る発光表示装置の素子ユニッ
トの構成を略示した断面図である。同図において第3図
と同一部分は同一符合で示している。
トの構成を略示した断面図である。同図において第3図
と同一部分は同一符合で示している。
同図において、31はP+の導電性の基板である。
基板31の表面にはGaAsよりなる半絶縁性の絶縁層
32が形成される。また、基板31の裏面には電源ライ
ンに接続される電極33が形成される。
32が形成される。また、基板31の裏面には電源ライ
ンに接続される電極33が形成される。
この実施例は、電源ラインに接続する導電性の基板31
を用いているため、第1の実施例で説明したような、電
源ラインとして各列間に設けられるP中層は不要になる
。
を用いているため、第1の実施例で説明したような、電
源ラインとして各列間に設けられるP中層は不要になる
。
実41舛1−
第6図は第3の実施例に係る発光表示装置の素子ユニッ
トの構成を略示した断面図である。同図において第3図
および第5図と同一部分は同一符合で示している。
トの構成を略示した断面図である。同図において第3図
および第5図と同一部分は同一符合で示している。
本実施例は導電性の基板31の表面にP−″層22を形
成し、さらに、絶縁層32を成長させてその上にサイリ
スタ1およびダイオード3を形成している。
成し、さらに、絶縁層32を成長させてその上にサイリ
スタ1およびダイオード3を形成している。
しかして、サイリスタ1のアノードであるP+十層3b
をP一層22を介在して基板31と接続させることによ
り、電流制限用の抵抗2“を縦方向に形成している。し
たがって、本実施例によれば、実施例Iで述べた効果以
外に下記する効果がある。
をP一層22を介在して基板31と接続させることによ
り、電流制限用の抵抗2“を縦方向に形成している。し
たがって、本実施例によれば、実施例Iで述べた効果以
外に下記する効果がある。
即ち、第3図に示したような横方向の抵抗層2および電
源ラインとしてのP中層23aの如きは不要であるから
、素子ユニットの面積を小さくできる。また、メサエッ
チングの深さは実施例I、■および後述する実施例■に
比較して浅くできる。
源ラインとしてのP中層23aの如きは不要であるから
、素子ユニットの面積を小さくできる。また、メサエッ
チングの深さは実施例I、■および後述する実施例■に
比較して浅くできる。
実扁對星
第7図は第4の実施例に係る発光表示装置の素子ユニッ
トの構成を略示した断面図である。同図において第3図
、第5図、第6回と同一部分は同一符合で示している。
トの構成を略示した断面図である。同図において第3図
、第5図、第6回と同一部分は同一符合で示している。
同図においてN層26bとその上に形成されるP層41
とは逆流防止用のダイオード3“を構成している。
とは逆流防止用のダイオード3“を構成している。
したがって、この実施例によれば、実施例■で述べた効
果以外に下記する効果がある。
果以外に下記する効果がある。
即ち、サイリスタ1とダイオード31を分離するための
メサエッチングはPJtji25まででよいため、段差
を小さくできる。したがって、サイリスクとダイオード
を接続する配線層が断線することが少なくなるという効
果をも奏する。
メサエッチングはPJtji25まででよいため、段差
を小さくできる。したがって、サイリスクとダイオード
を接続する配線層が断線することが少なくなるという効
果をも奏する。
(へ)効果
この発明に係る発光表示装置は、発光機能を有するサイ
リスクなどを単位としてモノリシックドツトマトリクス
を形成しているから、比較的簡単な構成でもって、いわ
ゆるスタティック駆動できる。したがって、素子数が増
えても、ダイナミック駆動の場合のように駆動パルスの
デユーティ比を小さくする必要がないから、表示のチラ
ッキや輝度の低下を防止することができる。
リスクなどを単位としてモノリシックドツトマトリクス
を形成しているから、比較的簡単な構成でもって、いわ
ゆるスタティック駆動できる。したがって、素子数が増
えても、ダイナミック駆動の場合のように駆動パルスの
デユーティ比を小さくする必要がないから、表示のチラ
ッキや輝度の低下を防止することができる。
また、この発明は発光機能をゆうするサイリ久り、電流
制限用の抵抗、ゲートダイオードを単一の基板上に形成
するものであるから、実装面積を小さくすることができ
るとともに、実装作業も容易になるという効果も奏する
。
制限用の抵抗、ゲートダイオードを単一の基板上に形成
するものであるから、実装面積を小さくすることができ
るとともに、実装作業も容易になるという効果も奏する
。
第1図はこの発明に係る第1の実施例に係る発光表示装
置の構成を示す回路図、第2図は第1の実施例に係る発
光表示装置の各素子の配列状態を略示したレイアウト図
、第3図は第の1の実施例の発光表示装置を構成する単
位となる発光素子の断面を略示した断面図、第4図は本
実施例の各部の動作波形図、第5図は第2の実施例に係
る発光表示装置の素子ユニットの構成を略示した断面図
、第6図は第3の実施例に係る発光表示装置の素子ユニ
ットの構成を略示した断面図、第7図は第4の実施例に
係る発光表示装置の素子ユニットの構成を略示した断面
図である。 ■・・・サイリスク、2・・・抵抗層、3・・ダイオー
ド。 特許出願人 ローム株式会社 代理人 弁理士 大 西 孝 治 第3図 (a) (b) 第4図 (a) (b) 第5図 ;:)・ 第7図
置の構成を示す回路図、第2図は第1の実施例に係る発
光表示装置の各素子の配列状態を略示したレイアウト図
、第3図は第の1の実施例の発光表示装置を構成する単
位となる発光素子の断面を略示した断面図、第4図は本
実施例の各部の動作波形図、第5図は第2の実施例に係
る発光表示装置の素子ユニットの構成を略示した断面図
、第6図は第3の実施例に係る発光表示装置の素子ユニ
ットの構成を略示した断面図、第7図は第4の実施例に
係る発光表示装置の素子ユニットの構成を略示した断面
図である。 ■・・・サイリスク、2・・・抵抗層、3・・ダイオー
ド。 特許出願人 ローム株式会社 代理人 弁理士 大 西 孝 治 第3図 (a) (b) 第4図 (a) (b) 第5図 ;:)・ 第7図
Claims (1)
- (1)発光素子をマトリクス状に配列してなるモノリシ
ック形の発光表示装置において、前記発光素子は、電流
制限用の抵抗層が接続され、且つ、発光機能を有するサ
イリスクで構成されるものであり、 第1の方向に配列される各サイリスクの一方の電極側を
連結して第1の信号線とし、 各サイリスクのゲートに逆流防止ダイオードを接続し、
前記第1の方向に直交する方向に配列されるサイリスク
の各逆流防止ダイオードの他方電極をそれぞれ連結接続
して第2の信号線としたことを特徴とする発光表示装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59058865A JPS60201679A (ja) | 1984-03-26 | 1984-03-26 | 発光表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59058865A JPS60201679A (ja) | 1984-03-26 | 1984-03-26 | 発光表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60201679A true JPS60201679A (ja) | 1985-10-12 |
| JPH0531318B2 JPH0531318B2 (ja) | 1993-05-12 |
Family
ID=13096617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59058865A Granted JPS60201679A (ja) | 1984-03-26 | 1984-03-26 | 発光表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60201679A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03194978A (ja) * | 1989-12-22 | 1991-08-26 | Nippon Sheet Glass Co Ltd | 発光素子アレイ |
| EP0335553A3 (en) * | 1988-03-18 | 1994-01-05 | Nippon Sheet Glass Co., Ltd. | Self-scanning light-emitting element array |
| US5546496A (en) * | 1994-04-08 | 1996-08-13 | Sharp Kabushiki Kaisha | Light emitting display device having light receiving element for receiving light from light emitting element and self-holding and optical passage for guiding drive light to the light receiving element |
| DE10305870A1 (de) * | 2003-02-13 | 2004-08-26 | BÄR, Hans | Digital steuerbare Leuchtdioden für aktive Matrix-Displays |
| JP2020150052A (ja) * | 2019-03-12 | 2020-09-17 | キヤノン株式会社 | 半導体発光装置、露光ヘッド及び画像形成装置 |
| JP2020170765A (ja) * | 2019-04-02 | 2020-10-15 | キヤノン株式会社 | 半導体発光装置、露光ヘッド及び画像形成装置 |
| JP2022128556A (ja) * | 2021-02-23 | 2022-09-02 | 豊田合成株式会社 | マイクロledディスプレイ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5232697A (en) * | 1975-09-09 | 1977-03-12 | Toshiba Corp | Laser oscillation equipment |
-
1984
- 1984-03-26 JP JP59058865A patent/JPS60201679A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5232697A (en) * | 1975-09-09 | 1977-03-12 | Toshiba Corp | Laser oscillation equipment |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0335553A3 (en) * | 1988-03-18 | 1994-01-05 | Nippon Sheet Glass Co., Ltd. | Self-scanning light-emitting element array |
| EP0917212A1 (en) * | 1988-03-18 | 1999-05-19 | Nippon Sheet Glass Co., Ltd. | Self-scanning light-emitting element array |
| EP0917213A1 (en) * | 1988-03-18 | 1999-05-19 | Nippon Sheet Glass Co., Ltd. | Self-scanning light-emitting element array |
| JPH03194978A (ja) * | 1989-12-22 | 1991-08-26 | Nippon Sheet Glass Co Ltd | 発光素子アレイ |
| US5546496A (en) * | 1994-04-08 | 1996-08-13 | Sharp Kabushiki Kaisha | Light emitting display device having light receiving element for receiving light from light emitting element and self-holding and optical passage for guiding drive light to the light receiving element |
| DE10305870A1 (de) * | 2003-02-13 | 2004-08-26 | BÄR, Hans | Digital steuerbare Leuchtdioden für aktive Matrix-Displays |
| JP2020150052A (ja) * | 2019-03-12 | 2020-09-17 | キヤノン株式会社 | 半導体発光装置、露光ヘッド及び画像形成装置 |
| JP2020170765A (ja) * | 2019-04-02 | 2020-10-15 | キヤノン株式会社 | 半導体発光装置、露光ヘッド及び画像形成装置 |
| JP2022128556A (ja) * | 2021-02-23 | 2022-09-02 | 豊田合成株式会社 | マイクロledディスプレイ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0531318B2 (ja) | 1993-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2577089B2 (ja) | 発光装置およびその駆動方法 | |
| CN110599955B (zh) | 一种显示面板和显示装置 | |
| DE69033837T2 (de) | Lichtemittierende Vorrichtung | |
| US11244607B2 (en) | Protection circuit for protecting light emitting element, method for driving the protection circuit, pixel unit and display panel | |
| JPS60201679A (ja) | 発光表示装置 | |
| US6462469B1 (en) | Electroluminescent device having electrical conductors arranged between adjacent display elements | |
| TW493283B (en) | Edge light emitting device with increased light emission efficiency and self-scanning type light emitting device array using the edge light emitting device | |
| CN111613660A (zh) | 显示基板及显示装置 | |
| JPH01239967A (ja) | 半導体装置 | |
| JP2907983B2 (ja) | 発光素子アレイ | |
| JPH01239969A (ja) | 半導体装置 | |
| JP4352573B2 (ja) | 自己走査型発光素子アレイ | |
| JP2001287398A (ja) | 自己走査型発光素子アレイおよびその駆動方法 | |
| JPS60201382A (ja) | 発光表示装置 | |
| JP4196586B2 (ja) | 発光素子アレイチップ、光書き込みヘッドおよび光書き込みヘッドの駆動方法 | |
| JP3523644B2 (ja) | 発光素子アレイ | |
| JPH0297082A (ja) | 多点発光型半導体レーザ | |
| JPS60201680A (ja) | 発光表示装置 | |
| GB1211498A (en) | Semiconductor switching arrangement | |
| JP3975613B2 (ja) | 端面発光サイリスタおよび自己走査型発光装置 | |
| JPS5817688A (ja) | 保護回路付発光素子 | |
| JPS60201381A (ja) | 発光表示装置 | |
| JPS5816185B2 (ja) | 半導体表示装置 | |
| JP2555968B2 (ja) | フォトカプラ | |
| JPS60201380A (ja) | 発光表示装置 |