JPS60201724A - デイジタル形電圧制御発振器 - Google Patents
デイジタル形電圧制御発振器Info
- Publication number
- JPS60201724A JPS60201724A JP59057309A JP5730984A JPS60201724A JP S60201724 A JPS60201724 A JP S60201724A JP 59057309 A JP59057309 A JP 59057309A JP 5730984 A JP5730984 A JP 5730984A JP S60201724 A JPS60201724 A JP S60201724A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- control signal
- output
- voltage controlled
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/06—Frequency or rate modulation, i.e. PFM or PRM
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は制御信号電圧によって発振周波数を変えること
の出来る電圧制御発振器に係り、特に制御信号がディジ
タル信号である電圧制御発振器に関するものである。
の出来る電圧制御発振器に係り、特に制御信号がディジ
タル信号である電圧制御発振器に関するものである。
従来、ＮＴＳＣ信号をディジタ次化するサンプリング信
号の周波数及び位相を、サブキャリア周波数である力２
−バースト信号に位相同期するためのディジタル形位相
同期回路の中の電圧制御水晶発振器や、温度補償水晶発
振器の高精度化のためのディジタル制御形の水晶発振器
は、ディジタル制御信号をディジタルアナログ変換して
得たアナログ信号電圧によって発振周波数が変化するア
ナログ形の電圧制御水晶発振器を用いるのが一般的であ
った。これに対して、ディジタルアナログ変換せずに、
ディジタル制御信号で直接に発振周波数を変えることの
出来るディジタル形電圧制御水晶発振器が宇野武彦他著
「ｓｗ−ｃアレイを用いたディジタル制御ＣＭＯ８水晶
発振回路」（昭和５８年度電子通信学会総合全国大会
講演番号６４９）で提案されている０このディジタル形
電圧制御水晶発振器の概略の回路図を第１図に示す。第
１図においてＣＭＯ８インバータ１０の入力と出力の間
に水晶振動子１１及び抵抗１２が並列に接続され、ＣＭ
Ｏ８インバータ１００入力端子にはコンデンサ１３，１
４．ノ５，１６の一方の端子が、出力端子にはコンタク
ｆｚｖ、１ｇ、１９，２゜の一方の端子が接続されてい
る。コンデンサ１：Ｉ、１４．１５の他方の端子はＣＭ
ＯＳスイッチ２１，２２．２３を介して接地され、コン
タクｆｌｌ、１８．１９の他方の端子線ＣＭＯＳスイッ
チ２４，２５．２６を介して接地され、コンデンサ１６
．２０の他方の端子は直接に接地されている。そして、
ＣＭＯＳスイッチ２１゜２２．２３はそれぞれ制御入力
端子Ｊ ７ ＊ Ｊ ８ ＊２９から入力されるディジ
タル信号によってＣＭＯＳインバータ３０，３１．３２
を介して駆動され、ＣＭＯＳスイッチ２４，２５．２６
はそれぞれ制御入力端子３Ｂ、３４．３５から入力され
るディジタル信号によってＣＭＯＳインバータ３６，３
７．３８を介して駆動される。ＣＭＯＳインバータ１０
の出力はＣＭＯＳインバータ３９を介して出力される。
号の周波数及び位相を、サブキャリア周波数である力２
−バースト信号に位相同期するためのディジタル形位相
同期回路の中の電圧制御水晶発振器や、温度補償水晶発
振器の高精度化のためのディジタル制御形の水晶発振器
は、ディジタル制御信号をディジタルアナログ変換して
得たアナログ信号電圧によって発振周波数が変化するア
ナログ形の電圧制御水晶発振器を用いるのが一般的であ
った。これに対して、ディジタルアナログ変換せずに、
ディジタル制御信号で直接に発振周波数を変えることの
出来るディジタル形電圧制御水晶発振器が宇野武彦他著
「ｓｗ−ｃアレイを用いたディジタル制御ＣＭＯ８水晶
発振回路」（昭和５８年度電子通信学会総合全国大会
講演番号６４９）で提案されている０このディジタル形
電圧制御水晶発振器の概略の回路図を第１図に示す。第
１図においてＣＭＯ８インバータ１０の入力と出力の間
に水晶振動子１１及び抵抗１２が並列に接続され、ＣＭ
Ｏ８インバータ１００入力端子にはコンデンサ１３，１
４．ノ５，１６の一方の端子が、出力端子にはコンタク
ｆｚｖ、１ｇ、１９，２゜の一方の端子が接続されてい
る。コンデンサ１：Ｉ、１４．１５の他方の端子はＣＭ
ＯＳスイッチ２１，２２．２３を介して接地され、コン
タクｆｌｌ、１８．１９の他方の端子線ＣＭＯＳスイッ
チ２４，２５．２６を介して接地され、コンデンサ１６
．２０の他方の端子は直接に接地されている。そして、
ＣＭＯＳスイッチ２１゜２２．２３はそれぞれ制御入力
端子Ｊ ７ ＊ Ｊ ８ ＊２９から入力されるディジ
タル信号によってＣＭＯＳインバータ３０，３１．３２
を介して駆動され、ＣＭＯＳスイッチ２４，２５．２６
はそれぞれ制御入力端子３Ｂ、３４．３５から入力され
るディジタル信号によってＣＭＯＳインバータ３６，３
７．３８を介して駆動される。ＣＭＯＳインバータ１０
の出力はＣＭＯＳインバータ３９を介して出力される。
このように接続された従来のディジタル形電圧制御水晶
発振器は制御入力端子２ｆｉ、２Ｂ、２９．３Ｂ、３４
．３５より入力されるディジタル信号によってＣＭＯＳ
スイッチ２１，２２．２Ｂ、２４．２６．２６を開閉し
て、ＣＭＯＳインバータ１０の入力及び出力と接地間の
コンデンサの容量を変えることによって発振周波数を変
えている。すなわち、例えはコンタクｆｌＪＩの容量を
Ｃ０とし、コンタクｆｌ？の容量をＣＯ／２１コンデン
サー４の容量を００４１コンデ７ｆ１ｇの容量を００／
２ｊ。
発振器は制御入力端子２ｆｉ、２Ｂ、２９．３Ｂ、３４
．３５より入力されるディジタル信号によってＣＭＯＳ
スイッチ２１，２２．２Ｂ、２４．２６．２６を開閉し
て、ＣＭＯＳインバータ１０の入力及び出力と接地間の
コンデンサの容量を変えることによって発振周波数を変
えている。すなわち、例えはコンタクｆｌＪＩの容量を
Ｃ０とし、コンタクｆｌ？の容量をＣＯ／２１コンデン
サー４の容量を００４１コンデ７ｆ１ｇの容量を００／
２ｊ。
コンデンサー５の容量をＣＯ／２４．コンデンサ１９の
容量を ”／’２ｓとすれば制御入力端子２７の入力を
最上位桁として順に制御入力端子３３゜２Ｂ、３４，２
９．３６をそれぞれ第２乃至第６位の桁とするディジタ
ル符号を制御入力端子に加えれば入力されたディジタル
符号によって、インバーター０の出力の発振周波数がデ
ィジタル的に変化することになる。しかしながら、第１
図の従来のディジタル形電圧制御発振器には次の様な欠
点がある０発振周波数を変化させるために切換えるコン
デンサー３，１４，１５及び１１，１８．１９Ｃ）容量
紘上記ノ！ ５ Ｋ ｃＯ／２ｎ（ｎは０，１，２．・
・・）であるがｎが大きくなるとコンデンサの容量に要
求される精度が非常に厳しくなる。逆に言えばコンデン
サの容量の誤差によって制御信号に対する発振周波数の
直線性が決定され、この直線性を良くすることは容易で
ないという欠点がある。
容量を ”／’２ｓとすれば制御入力端子２７の入力を
最上位桁として順に制御入力端子３３゜２Ｂ、３４，２
９．３６をそれぞれ第２乃至第６位の桁とするディジタ
ル符号を制御入力端子に加えれば入力されたディジタル
符号によって、インバーター０の出力の発振周波数がデ
ィジタル的に変化することになる。しかしながら、第１
図の従来のディジタル形電圧制御発振器には次の様な欠
点がある０発振周波数を変化させるために切換えるコン
デンサー３，１４，１５及び１１，１８．１９Ｃ）容量
紘上記ノ！ ５ Ｋ ｃＯ／２ｎ（ｎは０，１，２．・
・・）であるがｎが大きくなるとコンデンサの容量に要
求される精度が非常に厳しくなる。逆に言えばコンデン
サの容量の誤差によって制御信号に対する発振周波数の
直線性が決定され、この直線性を良くすることは容易で
ないという欠点がある。
本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは制御信号に対する直線性の良いデ
ィジタル形電圧制御発振器を提供することにある。
の目的とするところは制御信号に対する直線性の良いデ
ィジタル形電圧制御発振器を提供することにある。
本発明線、水晶発振回路の発振周波数を変化させるため
の容量素子をスイッチング素子により選択的に発振回路
に接続可能にし、このスイッチング素子を、発振周波数
を可変制御するためのディジタル制御信号に応じたパル
ス信号列によって時分割で開閉制御することＫより制御
信号に対する直線性のよいディジタル形電圧制御発振器
を得るものである。
の容量素子をスイッチング素子により選択的に発振回路
に接続可能にし、このスイッチング素子を、発振周波数
を可変制御するためのディジタル制御信号に応じたパル
ス信号列によって時分割で開閉制御することＫより制御
信号に対する直線性のよいディジタル形電圧制御発振器
を得るものである。
このような本発明によれば、周波数を変化させるための
コンデンサが少なくて済み、また精度もあまり必要とし
ないのでＩＣ化するのに適しているという利点がある。
コンデンサが少なくて済み、また精度もあまり必要とし
ないのでＩＣ化するのに適しているという利点がある。
また、コンデンサの容量を水晶発振器の出力を用いて時
分割で変化させることができるので直線性は発振周波数
の安定度によって決まるので、水晶発振器の場合は非常
に良いという利点もある。
分割で変化させることができるので直線性は発振周波数
の安定度によって決まるので、水晶発振器の場合は非常
に良いという利点もある。
以下、図面を参照して本発明の一実施例を説明する。第
２図は本発明の一実施例であるディジタル形電圧制御水
晶発振器の概略の回路図であり、４０はＣＭＯＳインバ
ータ、４１は水晶振動子である。第２図のディジタル形
電圧制御水晶発振器は従来例の第１図のディジタル形電
圧制御水晶発振器と同様にＣＭＯＳインバータ４０の入
力と出力との間に並列に接続された水晶振動子４ノと抵
抗４２、及び０ＭＯ８インバータ４０の入力に一方の端
子が接続され、他方の端子がＣＭＯＳスイッチ４３を介
して接地されているコンタクｆ４４及び他方の端子が直
接に接地されているコンデンサ４５と０ＭＯ８インバー
タ４０の出力と接地間に接続されたコンデンサ４６とに
よって構成されている。この水晶発振器の発振周波数は
ＣＭＯＳスイッチ４３をバイナリレートマルチプライヤ
４８からＣＭＯＳインバータ４７を介して供給される駆
動信号により開閉し、コンデンサ４４をＣＭＯＳインバ
ータ４０の入力と接地間に接続するか切り離すかを制御
することによって変えることができる。バイナリレート
マルチプライヤ４８ｔｄＮピツトのカウンタおよびゲー
ト回路からなり、クロック信号として例えばＣＭＯＳイ
ンバータ４０の出力である水晶発振器の出力が入力端子
に供給されるとともに、制御信号としてＮピントのディ
ジタル信号がＮ本の制御信号線４９を介して制御端子に
供給され、出力としてＮビットのカウンタの１周期間に
前記制御信号に応じて異なった個数のパルス出力を発生
する。
２図は本発明の一実施例であるディジタル形電圧制御水
晶発振器の概略の回路図であり、４０はＣＭＯＳインバ
ータ、４１は水晶振動子である。第２図のディジタル形
電圧制御水晶発振器は従来例の第１図のディジタル形電
圧制御水晶発振器と同様にＣＭＯＳインバータ４０の入
力と出力との間に並列に接続された水晶振動子４ノと抵
抗４２、及び０ＭＯ８インバータ４０の入力に一方の端
子が接続され、他方の端子がＣＭＯＳスイッチ４３を介
して接地されているコンタクｆ４４及び他方の端子が直
接に接地されているコンデンサ４５と０ＭＯ８インバー
タ４０の出力と接地間に接続されたコンデンサ４６とに
よって構成されている。この水晶発振器の発振周波数は
ＣＭＯＳスイッチ４３をバイナリレートマルチプライヤ
４８からＣＭＯＳインバータ４７を介して供給される駆
動信号により開閉し、コンデンサ４４をＣＭＯＳインバ
ータ４０の入力と接地間に接続するか切り離すかを制御
することによって変えることができる。バイナリレート
マルチプライヤ４８ｔｄＮピツトのカウンタおよびゲー
ト回路からなり、クロック信号として例えばＣＭＯＳイ
ンバータ４０の出力である水晶発振器の出力が入力端子
に供給されるとともに、制御信号としてＮピントのディ
ジタル信号がＮ本の制御信号線４９を介して制御端子に
供給され、出力としてＮビットのカウンタの１周期間に
前記制御信号に応じて異なった個数のパルス出力を発生
する。
第３図はこのようなバイナリレートマルチプライヤ４８
の具体的構成の一例を示すものである。図においてフリ
ップフロップ（ＦＦ）ｓｚ１〜５２４ は４ピツトのカ
ウンタを構成しており、入力端子５４より供給されるク
ロック信号をカウントし、その出力をＮＡＮＤゲート５
６１〜６６４に供給している。ＮＡＮＤゲート５６ノ
にはＦＦ５２ノ のＱ＋ 出力が供給され、ＮＡＮＤゲ
ート５６２ にはＦＦ５２１のも 出力およびＦＦ５２
２のＱ！ 出力が供給される。また、ＮＡＮＤゲート５
６３ にはＦＦ５２１の毘 出力、ＦＦ５２２の４２出
力およびＦＦ５２３のＱ、出力が供給され、ＮＡＮＤゲ
ート５６４ にはＦＦ５２１の毘 出力、ＦＦ５２２の
４！ 出力、ＦＦ５２３の＝３ 出力およびＦＦ５２４
のＱ、出力が供給される。一方これらＮＡＮＤゲート５
６１〜５６４ にはそれぞれ制御信号４９を介して４ビ
ツトの制御信号が供給される０ＮＡＮＤゲート５６１〜
５６４ の出力Ｎ、〜Ｎ４はＮＡＮＤゲート５８に供給
され、その出力Ｎ。
の具体的構成の一例を示すものである。図においてフリ
ップフロップ（ＦＦ）ｓｚ１〜５２４ は４ピツトのカ
ウンタを構成しており、入力端子５４より供給されるク
ロック信号をカウントし、その出力をＮＡＮＤゲート５
６１〜６６４に供給している。ＮＡＮＤゲート５６ノ
にはＦＦ５２ノ のＱ＋ 出力が供給され、ＮＡＮＤゲ
ート５６２ にはＦＦ５２１のも 出力およびＦＦ５２
２のＱ！ 出力が供給される。また、ＮＡＮＤゲート５
６３ にはＦＦ５２１の毘 出力、ＦＦ５２２の４２出
力およびＦＦ５２３のＱ、出力が供給され、ＮＡＮＤゲ
ート５６４ にはＦＦ５２１の毘 出力、ＦＦ５２２の
４！ 出力、ＦＦ５２３の＝３ 出力およびＦＦ５２４
のＱ、出力が供給される。一方これらＮＡＮＤゲート５
６１〜５６４ にはそれぞれ制御信号４９を介して４ビ
ツトの制御信号が供給される０ＮＡＮＤゲート５６１〜
５６４ の出力Ｎ、〜Ｎ４はＮＡＮＤゲート５８に供給
され、その出力Ｎ。
は出力端子６０に出力される。なお、ここでは４ピツト
構成を示したが、同様の構成によりＮビット構成をとる
こともできる。
構成を示したが、同様の構成によりＮビット構成をとる
こともできる。
次に第４図の動作波形図を参照してこのバイナリレート
マルチプライヤの動作を説明する。
マルチプライヤの動作を説明する。
入力端子６４に第２図（ａ）に示すような周期Ｔ。
（７）りｏツクパルスが供給されると、カウンタを構成
するＦＦ６２１〜５２４ の各出力Ｑ、〜Ｑ４は第２図
（ｂ）の如くなる。一方、制御信号として例えば“００
１１＃（＝３）の信号がＮＡＮＤゲート６６１〜６６４
に供給されたとすると、ＮＡＮＤゲ−）５６１〜５６
４ の各出力Ｎ、〜Ｎ、は第２図（ｃ）の如くなる。そ
の結果、ＮＡＮＤゲート５８の出力Ｎ、はＭ２図（ｄ）
の如くなり、結局カウント１周期Ｔｏ （＝２” Ｔ、
）に３個のパルス出力（パルス幅Ｔｔ）が発生する。
するＦＦ６２１〜５２４ の各出力Ｑ、〜Ｑ４は第２図
（ｂ）の如くなる。一方、制御信号として例えば“００
１１＃（＝３）の信号がＮＡＮＤゲート６６１〜６６４
に供給されたとすると、ＮＡＮＤゲ−）５６１〜５６
４ の各出力Ｎ、〜Ｎ、は第２図（ｃ）の如くなる。そ
の結果、ＮＡＮＤゲート５８の出力Ｎ、はＭ２図（ｄ）
の如くなり、結局カウント１周期Ｔｏ （＝２” Ｔ、
）に３個のパルス出力（パルス幅Ｔｔ）が発生する。
また仮に制御信号として例えば“００１０”（＝２）が
ＮＡＮＤゲート５６１〜６６４ に供給されたとすると
、ＮＡＮＤゲート５６４ の出力Ｎ４ は常に１″とな
るため、ＮＡＮＤグー ） ６ Ｊｕｌ：２個のパルス
を発生することになる。このように、バイナリレートマ
ルチプ２イヤｔｉ１カウント周期’ｒｅ （＝２ＮＴ１
）に制御信号に応じた異なる個数のパルスを発生する
。
ＮＡＮＤゲート５６１〜６６４ に供給されたとすると
、ＮＡＮＤゲート５６４ の出力Ｎ４ は常に１″とな
るため、ＮＡＮＤグー ） ６ Ｊｕｌ：２個のパルス
を発生することになる。このように、バイナリレートマ
ルチプ２イヤｔｉ１カウント周期’ｒｅ （＝２ＮＴ１
）に制御信号に応じた異なる個数のパルスを発生する
。
第２図に戻ってＣＭＯ８スイッチ４３祉バイナリレート
マルチプライヤ４８の出力によって開閉される。今、バ
イナリレートマルチプライヤ４８から１周期Ｔ０ にｎ
個のパルスが発生したとするとＣＭＯＳスイッチ４３は
１周期Ｔ、にｎＴ１期間だけスイッチを閉成し、コンデ
ンサ４４をＣＭＯＳインバータ４０の入力と接地間に接
続する。この場合、コンタクｆ４４が接続されるｎＴＩ
の期間と、コンタク？４４が接続されない’ｒ、−ｎ’
ｒ、の期間で発振器の発振周波数の変動が問題となるが
、水晶振動子４１の通過帯域は非常に狭いので２Ｎ が
水晶振動子４１のＱより小さければＣＭＯＳスイッチ４
３の開閉による周波数の変動は補間されて平均の周波数
で発振することになる。すなわち、コンタクｆ４４のＴ 容量をＣ０とするとＣｏＸｆ の容量を常時ＣＭＯＳイ
ンバータ４ｏの入力と接地間に接続したと等価になる。
マルチプライヤ４８の出力によって開閉される。今、バ
イナリレートマルチプライヤ４８から１周期Ｔ０ にｎ
個のパルスが発生したとするとＣＭＯＳスイッチ４３は
１周期Ｔ、にｎＴ１期間だけスイッチを閉成し、コンデ
ンサ４４をＣＭＯＳインバータ４０の入力と接地間に接
続する。この場合、コンタクｆ４４が接続されるｎＴＩ
の期間と、コンタク？４４が接続されない’ｒ、−ｎ’
ｒ、の期間で発振器の発振周波数の変動が問題となるが
、水晶振動子４１の通過帯域は非常に狭いので２Ｎ が
水晶振動子４１のＱより小さければＣＭＯＳスイッチ４
３の開閉による周波数の変動は補間されて平均の周波数
で発振することになる。すなわち、コンタクｆ４４のＴ 容量をＣ０とするとＣｏＸｆ の容量を常時ＣＭＯＳイ
ンバータ４ｏの入力と接地間に接続したと等価になる。
従って、制御信号の符号を変えることＫよって１周期Ｔ
、に対するスイッチ閉成時間ｎＴ１０割合工！を変える
ことにより、Ｏ ディジタル的に発振周波数を変えることが出来る。発振
器の出力はＣＭＯＳインバータ４０の出力をインバータ
５０を介して出力する。制御信号に対する発振周波数の
直線性は時分割でＣＭＯＳスイッチ４３を開閉するので
バイオリレートマルチプライヤ４８のクロック信号の変
動に依存するが、バイナリレートマルチプライヤ４８の
クロックは水晶発振器の出力であるＣＭＯＳインバータ
４０の出力であるので非常に安定で、従って直線性も非
常に良い。また、周波数を変化させるためのコンデンサ
４４は容量の精度は直線性に無関係で、更に第１図の場
合と異なり１個で良い。
、に対するスイッチ閉成時間ｎＴ１０割合工！を変える
ことにより、Ｏ ディジタル的に発振周波数を変えることが出来る。発振
器の出力はＣＭＯＳインバータ４０の出力をインバータ
５０を介して出力する。制御信号に対する発振周波数の
直線性は時分割でＣＭＯＳスイッチ４３を開閉するので
バイオリレートマルチプライヤ４８のクロック信号の変
動に依存するが、バイナリレートマルチプライヤ４８の
クロックは水晶発振器の出力であるＣＭＯＳインバータ
４０の出力であるので非常に安定で、従って直線性も非
常に良い。また、周波数を変化させるためのコンデンサ
４４は容量の精度は直線性に無関係で、更に第１図の場
合と異なり１個で良い。
以上説明したように、本発明の一実施例である第２囚の
ディジタル形電圧制御水晶発振器では、水晶発振器自身
の出力をクロック信号とするバイナリレートマルチプラ
イヤを制御信号によって制御して、その出力で水晶発振
器の発振周波数を変化させるコンデンサの接続を開閉す
ることにより、制御信号に対する発振周波数の直線性が
非常によいと言う利点がある。また、周波数を変化させ
るだめのコンデンサの数を少なく出来、ＩＣ化に適して
いるという利点もある０ 尚、本発明は上記実施例に限定されるものではない。上
記実施例ではＣＭＯＳインバータを使った水晶発振器に
ついて説明したが、他の形の水晶発振回路を使った水晶
発振器にも適用出来ることは勿論であり、水晶振動子で
はなく、他の振動子やＬＣ共振回路を使った発振器に４
適用出来る。また、第２図の実施例ではコンデンサ４４
およびＣＭＯＳスイッチ４３を発振器の入力側だけに設
けたが特性の対称性を得るために第５図に示すように出
力側にも設け、バイナリレートマルチプライヤ４８から
の信号で同時に開閉してもよい。また実施例ではバイナ
リレートマルチグライヤを１個だけ使用したが、第６図
に示すようにバイオリレートマルチプライヤを２個使っ
て上位桁と下位桁とで２個のＣＭＯＳスイッチ４３．４
３’と２個のコンデンサ４４゜４４′でコンデンサの容
量に重みをつけて行っても良いことは勿論である。更に
また第２図の実施例ではバイナリレートマルチプライヤ
は水晶発振器自身の出力をクロック信号として入力した
が別の安定なりロック発振器からのクロック信号を入力
することもできる。また第２図の実施例ではコンデンサ
の接続を開閉するためにディジタル制御信号に応じた個
数のパルスを発生するバイナリレートマルチプライヤを
用いた場合を示したが、ディジタル制御信号に応じてパ
ルス幅の異なるパルスを発生するような回路を用するこ
ともできる。第７図はそのよう々回路の一例を示すも゛
ので、クロック信号をカウントするカクンタ６１、ディ
ジタル制御信号がプリセットされるレジスタ６２、カク
ンタ６Ｉとレジスタ６２のカクント値の一致を検出する
一致検出回路６３、カウンタ６ノのカクント値がオール
０”００００” Ｋなったことを検出する検出回路６４
およびこの検出回路６４の出力にょリセットされ、一致
検出回路６３の出力によりリセットされるンリップフロ
ップ（ＦＦ）回路６５から構成されている。カウンタ６
ノが” ｏ ｏ ｏ ｏ”のときにＦＦ回路６５がセッ
トされ、その後カウンタ６ノがカウントアツプし、その
値がレジスタ６２にプリセットされている値、例えば“
００１１”に一致したときにＦＦ回路６５がリセットさ
れる。クロック信号の周期をＴ、とすると、この場合Ｆ
Ｆ回路６６から発生するパルスのパルス幅は３Ｔ、とな
る。同様にレジスタ６２にプリセットされる値が００１
０”であればＦＦ回路６５の出力パルス幅は２Ｔ。
ディジタル形電圧制御水晶発振器では、水晶発振器自身
の出力をクロック信号とするバイナリレートマルチプラ
イヤを制御信号によって制御して、その出力で水晶発振
器の発振周波数を変化させるコンデンサの接続を開閉す
ることにより、制御信号に対する発振周波数の直線性が
非常によいと言う利点がある。また、周波数を変化させ
るだめのコンデンサの数を少なく出来、ＩＣ化に適して
いるという利点もある０ 尚、本発明は上記実施例に限定されるものではない。上
記実施例ではＣＭＯＳインバータを使った水晶発振器に
ついて説明したが、他の形の水晶発振回路を使った水晶
発振器にも適用出来ることは勿論であり、水晶振動子で
はなく、他の振動子やＬＣ共振回路を使った発振器に４
適用出来る。また、第２図の実施例ではコンデンサ４４
およびＣＭＯＳスイッチ４３を発振器の入力側だけに設
けたが特性の対称性を得るために第５図に示すように出
力側にも設け、バイナリレートマルチプライヤ４８から
の信号で同時に開閉してもよい。また実施例ではバイナ
リレートマルチグライヤを１個だけ使用したが、第６図
に示すようにバイオリレートマルチプライヤを２個使っ
て上位桁と下位桁とで２個のＣＭＯＳスイッチ４３．４
３’と２個のコンデンサ４４゜４４′でコンデンサの容
量に重みをつけて行っても良いことは勿論である。更に
また第２図の実施例ではバイナリレートマルチプライヤ
は水晶発振器自身の出力をクロック信号として入力した
が別の安定なりロック発振器からのクロック信号を入力
することもできる。また第２図の実施例ではコンデンサ
の接続を開閉するためにディジタル制御信号に応じた個
数のパルスを発生するバイナリレートマルチプライヤを
用いた場合を示したが、ディジタル制御信号に応じてパ
ルス幅の異なるパルスを発生するような回路を用するこ
ともできる。第７図はそのよう々回路の一例を示すも゛
ので、クロック信号をカウントするカクンタ６１、ディ
ジタル制御信号がプリセットされるレジスタ６２、カク
ンタ６Ｉとレジスタ６２のカクント値の一致を検出する
一致検出回路６３、カウンタ６ノのカクント値がオール
０”００００” Ｋなったことを検出する検出回路６４
およびこの検出回路６４の出力にょリセットされ、一致
検出回路６３の出力によりリセットされるンリップフロ
ップ（ＦＦ）回路６５から構成されている。カウンタ６
ノが” ｏ ｏ ｏ ｏ”のときにＦＦ回路６５がセッ
トされ、その後カウンタ６ノがカウントアツプし、その
値がレジスタ６２にプリセットされている値、例えば“
００１１”に一致したときにＦＦ回路６５がリセットさ
れる。クロック信号の周期をＴ、とすると、この場合Ｆ
Ｆ回路６６から発生するパルスのパルス幅は３Ｔ、とな
る。同様にレジスタ６２にプリセットされる値が００１
０”であればＦＦ回路６５の出力パルス幅は２Ｔ。
となり、ディジタル制御信号に応じて出力パルス幅が異
なることになる。従ってバイナリレートマルチプライヤ
を用いた場合と同様な作用をなすことは明らかであり、
第２図の実施例のみならず、第５図、第６図の実施例の
バイナリレートマルチプライヤに代えて用いることもで
きる。要するに、本発明はその要旨を逸脱しない範囲で
種々変形して実施することができる。
なることになる。従ってバイナリレートマルチプライヤ
を用いた場合と同様な作用をなすことは明らかであり、
第２図の実施例のみならず、第５図、第６図の実施例の
バイナリレートマルチプライヤに代えて用いることもで
きる。要するに、本発明はその要旨を逸脱しない範囲で
種々変形して実施することができる。
第１図は従来のディジタル形電圧制御水晶発振器の回路
図、第２図は本発明の一実施例を示す図、第３図はバイ
ナリレートマルチプライヤの一例を示す図、第４図はそ
の動作波形図、第５図および第６図はそれぞれ本発明の
他の実施例を示す図、第７図はディジタル制御信号に応
じたパルス幅の出力を発生する回路を示す図である０ １０．３０，３１．３２，３６，３７．３Ｂ。 ３９．４０，４７．５０・・・ＣＭＯＳインバータ、Ｉ
Ｉ 、４１°°・水晶振動子、１２．４２・・・抵抗、
１３〜１６．１７〜２０，４４，４５．４６・・・コン
デンサ、２１，２２，２３，２４，２５゜２６＊ ４３
・・・ＣＭＯＳスイッチ、４８・°・バイナリレートマ
ルチプライヤ。 代理人 弁理士 則 近 憲 佑 （ほか１名）第１図 第２図 １ （ →−ト 第５図 ｑグ 第６図 第７図
図、第２図は本発明の一実施例を示す図、第３図はバイ
ナリレートマルチプライヤの一例を示す図、第４図はそ
の動作波形図、第５図および第６図はそれぞれ本発明の
他の実施例を示す図、第７図はディジタル制御信号に応
じたパルス幅の出力を発生する回路を示す図である０ １０．３０，３１．３２，３６，３７．３Ｂ。 ３９．４０，４７．５０・・・ＣＭＯＳインバータ、Ｉ
Ｉ 、４１°°・水晶振動子、１２．４２・・・抵抗、
１３〜１６．１７〜２０，４４，４５．４６・・・コン
デンサ、２１，２２，２３，２４，２５゜２６＊ ４３
・・・ＣＭＯＳスイッチ、４８・°・バイナリレートマ
ルチプライヤ。 代理人 弁理士 則 近 憲 佑 （ほか１名）第１図 第２図 １ （ →−ト 第５図 ｑグ 第６図 第７図
Claims (4)
- （１）発振回路と、この発振回路に選択的に接続され該
発振回路の発振周波数を変化させる容量素子と、この容
量素子を前記発振回路に選択的に接続するスイッチング
手段と、前記発振回路の発振周波数を可変制御するため
のディジタル制御信号に応じ、一定期間内におけるパル
スの発生期間および非発生期間の比を異にするパルス信
号列を発生し、このパルス信号列により前記スイッチン
グ手段を開閉制御する制御手段とを備えることを特徴と
するディジタル形電圧制御発振器。 - （２）制御手段は、ディジタル制御信号に応じて一定期
間内に異なる個数のパルス信号を発生するバイナリレー
トｉルチプライヤからなることを特徴とする特許請求の
範囲第１項記載のディジタル形電圧制御発振器。 - （３）制御手段はディジタル制御信号に応じてパルス幅
の異なるパルス信号を発生することを特徴とする特許請
求の範囲第１項記載のディジタル形電圧制御発振器。 - （４）発振回路線水晶発振回路であり、制御手段はこの
水晶発振回路の出力を基準クロック信号としてパルス信
号列を発生するものであることを特徴とする特許請求の
範囲蕗１項記載のディジタル形電圧制御発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59057309A JPS60201724A (ja) | 1984-03-27 | 1984-03-27 | デイジタル形電圧制御発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59057309A JPS60201724A (ja) | 1984-03-27 | 1984-03-27 | デイジタル形電圧制御発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60201724A true JPS60201724A (ja) | 1985-10-12 |
Family
ID=13051960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59057309A Pending JPS60201724A (ja) | 1984-03-27 | 1984-03-27 | デイジタル形電圧制御発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60201724A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4816894A (en) * | 1987-01-29 | 1989-03-28 | Seiko Instruments & Electronics Ltd. | Semiconductor variable capacitance element |
| JPH02203606A (ja) * | 1988-06-30 | 1990-08-13 | Fujitsu Ltd | 電圧制御発振器 |
| EP1517434A1 (de) * | 2003-09-19 | 2005-03-23 | Siemens Aktiengesellschaft | Frequenzstabilisierter Oszillator |
| JP2016129415A (ja) * | 2010-05-28 | 2016-07-14 | マーベル ワールド トレード リミテッド | Ｐｌｌにおけるドリフト補償の方法及び装置 |
| EP3217555A1 (en) * | 2016-03-07 | 2017-09-13 | Nxp B.V. | Data conversion |
-
1984
- 1984-03-27 JP JP59057309A patent/JPS60201724A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4816894A (en) * | 1987-01-29 | 1989-03-28 | Seiko Instruments & Electronics Ltd. | Semiconductor variable capacitance element |
| JPH02203606A (ja) * | 1988-06-30 | 1990-08-13 | Fujitsu Ltd | 電圧制御発振器 |
| EP1517434A1 (de) * | 2003-09-19 | 2005-03-23 | Siemens Aktiengesellschaft | Frequenzstabilisierter Oszillator |
| JP2016129415A (ja) * | 2010-05-28 | 2016-07-14 | マーベル ワールド トレード リミテッド | Ｐｌｌにおけるドリフト補償の方法及び装置 |
| EP3217555A1 (en) * | 2016-03-07 | 2017-09-13 | Nxp B.V. | Data conversion |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3548342A (en) | Digitally controlled amplitude modulation circuit | |
| US4354124A (en) | Digital phase comparator circuit | |
| US5490182A (en) | Phase-locked loop circuit having ring oscillator | |
| EP0563945A1 (en) | Phase locked loop | |
| JP3440120B2 (ja) | ディジタル信号からクロック信号を発生するための装置 | |
| US3742384A (en) | Variable frequency oscillator | |
| US4301422A (en) | Frequency synthesizer | |
| US4594563A (en) | Signal comparison circuit and phase-locked-loop using same | |
| US4539531A (en) | Phase locked loop variable oscillator with switched capacitors | |
| US4639554A (en) | Dual-tone multiple-frequency-signal generating apparatus | |
| US4128811A (en) | Frequency indicating circuit | |
| US4027262A (en) | Phase detector employing quadruple memory elements | |
| JPS60201724A (ja) | デイジタル形電圧制御発振器 | |
| US4075827A (en) | Adjustable circuit for an electronic timepiece | |
| CA1310711C (en) | Two-stage synchronizer | |
| US4851784A (en) | Phase comparators | |
| US5111489A (en) | Frequency-dividing circuit | |
| JPH1198007A (ja) | 分周回路 | |
| CA1199689A (en) | Phase locked loop variable oscillator with switched capacitors | |
| JPH08154044A (ja) | ９０度移相器 | |
| JPS6128422Y2 (ja) | ||
| US4980655A (en) | D type flip-flop oscillator | |
| SU1465959A1 (ru) | Перестраиваемый генератор пилообразного напр жени | |
| SU1137490A1 (ru) | Нейристор | |
| SU1385291A1 (ru) | Синхронный делитель частоты |