JPS60202485A - 表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は、蛍光表示管等のドツトマトリクス表示素子
を用いて画像信号のような中間調を有する信号の表示を
行う表示装置に関するものである。

［従来技術］ ドツトマトリクス型表示素子は、一般に第１図に示した
構成をとる。信号線は、列電極群Ｘ、行電極群Ｙの２組
から成り、これらの交点に画素が配置されており、各画
素は２絹の信号線に与えられる信号の組合せにより表示
が制御されるようになされている。

第２図にこの表示素子を用いた従来の表示装置の代表例
を示す。同図において、（１）はマトリクス表示パネル
、（２）は該表示パネルの電極群Ｘ、Ｙの交点に配置さ
れた画素の表示をコントロールするドライバ、（３）と
（４）は列電極の駆動信号を得る列電極コントロール回
路とシフトレジスタ、（５）は同じく行電極の駆動信号
を得る行電極コントロール回路、（６）は画像信号を記
憶するメモリ（７）のデータを画素のオン・オフ信号に
変換する変換部で、シフトレジスタ（４）はタイミング
発生回路（８）からのシフトクロック信号に基づいてオ
ン・オフ信号を対応する列電極に並べるようになされ、
列電極コントロール回路（３）はタイミング発生回路（
８）からのラッチクロック信号に基づいて所定期間シフ
トレジスタ（４）の出力をラッチするよう制御される。

しかして、（８）は表示データを与えるべきマイクロプ
ロセッサを備えた表示コントローラ装置で、メモリ（７
）にデータ信号を、セレクタ（１ｏ）にアドレス信号を
、リードライトコントロール（以下Ｒ／Ｗコントロール
と称す）（１１）にデータを書き込むためのタイミング
信号をそれぞれ送出する。

（１２）はクロック発生回路、（１３）は読み出しアド
レスカウンタを示す。

」−記構成において、表示パネル（１）にはメモリ（７
）の内容が周期的に読み出され、各画素のオン・オフ信
号に変換されて表示される。表示コントロール装置（８
）から送られる表示データはＲ／Ｗコ／トロール（１１
）で表示のためのメモリ（７）の読み出しタイミングを
妨げないようにタイミング調整され、メモリ（７）へ書
き込まれる。以下説明を筒中にするために表示パネルを
４×４画素の素子を用いて説明する。表示素子の画素の
位置とメモリアドレスは１対１に対応しており、第３図
のような関係となる。すなわち、（ａ）は画素の配置、
（ｂ）は各画素の位置に対応するメモリのアドレス、（
Ｃ）はメモリの画素に対応する各アドレスに書き込まれ
たデータを示し、アドレスは（ｄ）に示すようにＸアド
レスとＹアドレスに分けることができる。このような表
示装置は、電極Ｙを逐次周期的に駆動し、それと同期し
て電極Ｘへ与える信号を切換えて表示を行う。

この表示装置のコントロールタイムチャートを第４図に
示す。今、メモリ（７）に図示タイミングでアドレスを
与えると、対応するデータが出力される。オン・オフ判
定を行う変換部（８）では？　１″をＯＮ、’　０　”
をオフデータと判定し、シフトレジスタ（４）へデータ
を送る。このデータはシフトクロックＳによりシフトレ
ジスタ（４）へ並べられ、ラッチクロックＬによりラッ
チされて一定期間保持され、Ｘ電極を駆動する信号とな
る。細工ｌｆ、Ｔｔ　（７）ｍｎｌＨ＊Ｔ＋　（１）Ｉ
ｆＪＩｒｌＨニ並ヘラれたデータを保持し、そのデータ
に従ってＸ電極を駆動する。一方、Ｙ電極はＹｌが駆動
されており、Ｔ１の期間の表示は第５図（ａ）のように
なり、期間゛Ｔ１〜Ｔ４でそれぞれ（ａ）〜（ｄ）の表
示が行われ、人間の目には残像の影響により（ｅ）に示
すように（ａ）〜（ｄ）の表示が連続して見えることに
な、す、第３図のデータが表示されることになる。なお
、（「）はメモリ（７）の対応アドレスを示す。

このような表示素子は、画素がオン・オフかの２値しか
表現できないが、中間調を有する画像信号を表示する場
合はメモリのデータを所要回数読み出して対応する画素
のオン・オフをコントロールして各画素のオンとなる累
積時間幅の長短によって濃淡の表示を行うことができる
。

以下、中間調を有するデータの表示について示　、す。

説明を簡単にするために各画素がもつデータを２ビツト
とし、４階調の濃淡の表示が可能な場　合について考え
る。この場合メモリ（７）は４回読み出され、データに
応じて各画素のオン・オフを判定して表示し、各画素の
オン・オフの累積時間幅によって中間調が表示される。

オン・オフの判定を行う変換部（６）は第６図に示す具
体的構成となる。ここで、カウンタはメモリ（７）の読
み出し回数をカウンタするもので、表示データを４回読
み出し、逐次カウンタ出力Ｏ〜３とコンパレータにより
比較され１表示データＡがカウンタ出力Ｂより大きいと
きオン、等しいかまたは小さいときオフの信号に変換す
る。

今、表示素子の各画素に対応する第７図（ａ）に示すメ
モリ（７）のアドレスに、第７図（ｂ）に示すようなデ
ータが書き込まれている場合について説明する。第４図
の駆動方法によれば、Ｘ電極の駆動信号はラッチのタイ
ミングで切換り、それと同時にＹ電極の信号も切換るが
、ここではＴ１〜Ｔ４のサイクルを画素のオン・オフ判
定用の比較データＢが０．１，２．３の場合について逐
次繰り返し、１フイールドの画面を形成するようになさ
れ、これをタイムチャートを用いて示すと第８図のよう
になる。この場合、各画素のもつデータがｎピッＩ・で
あるとき、２″Ｌ階調の濃淡のある画像が表示可能であ
るが、メモリを２ル回読み出す必要があり、上記例でも
データが２ビツトであるため、メモリを４回読み出し、
ｔ１〜ｔ４で示す４画面で１フイールドの画面を形成す
ることになる。第９図に第８図の時刻ｔ１〜ｔ４におけ
る各表示形態（ａ）〜（ｄ）とその累積値として人間の
目に見える画像（ｅ）を示す。ａｎ−ｄ３は第８図にお
けるａＯ〜ｄ３における表示に対応するもので、ａｏｘ
　ｄｏは第６図のカウンタ出力ＢがＢ＝０の場合、ａｌ
〜ｄｌはＢ＝＝　１．ａ２〜ｄ２はＢ＝２、ａ３〜ｄ３
はＢ＝３、（ｅ）はＢ＝４の場合を示す。

しかるに、この場合のダイナミック駆動においては、Ｘ
電極駆動信号の切換りと同時にＹ電極駆動信号を切換え
ており駆動信号波形の乱れによって信号切換り時に生じ
る該表示を防止するために、ブランキングタイムＴｂ　
（第８図参照）を設けなければならなく、これは有効な
発光期間を多分に犠牲にするために輝度の低下をまねく
。さらに高階調のデータを表示する場合、ｌフィールド
当りのメモリ読み出し回数が増し、ｌフィールドを構成
するための画面数が増えるため表示素子の応答速度が追
従できなくなり、コントラストの低下をまねく等の欠点
がある。

［発明の概要］ そこでこの発明は、−上記のような点に鑑みなされても
ので、ブランキングタイムによる発光効率の低下を軽減
することができる表示装置を提供するものである。

［発明の実施例１ 以下、この発明の一実施例を第２図と同一部分は同一符
号を付・して示す第１θ図に基づいて説明すると、第１
０図においては、第２図のメモリ（７）の各画素信号を
逐次読み出すアドレスカウンタ（１３）に相当する部分
を、表示パネル（１）の列画素群指定に対応する列アド
レスカウンタ（１４）と計画素群指定に対応する行アド
レスカウンタ（１５）に分けると共に、これら両アドレ
スカウンタ間に第６図に対応するカウンタ（１６）を設
置して構成し、行アドレス発生部で指定されたメモリか
らの対応する行電極の駆動期間中に各列画素の画像信号
をカランタで設定された回数繰り返し読み出し、画素の
オン−オフを制御し、各画素を画像信号に対応した時間
幅で駆動するようになされている。その他は従来と同様
である。

今、各画素のもつ表示データをｎビットとする２Ｙ″階
調の濃淡の表示が可能であるが、カウンタ（１６）は２
″′進カウンタで、説明を簡単にするために各画素のも
つデータが２ビツトの場合について考える。この場合、
カウンタ（１６）は４進カウンタである。メモリ（７）
のアドレスと各アドレスに書込まれたデータの関係は、
前述した説明と比較するため、第７図を用いる。各画素
のオン・オフ信号は、各画素に対応するメモリ（７）の
データＡとカウンタ（ＩＢ）の出力Ｂと比較され、Ａ＞
Ｈのときオン、Ａ≦Ｂのときオフの信号に変換される。

Ｙ電極駆動信号はＹアドレス；ウンタの東進とともに切
り換わるが、ＸアドレスカウンタとＹアドレスカウンタ
の間に４進カウンタを設けたため、Ｙ電極駆動期間に対
応するＸアドレスのデータを４回繰り返し読み出しＸ電
極駆動信号が４回切換０ る。そのタイムチャートは第１１図に示す通りとなる。

このタイムチャートの如く駆動制御によって第１２図に
示す表示がなされる。

すなわち、ｔｌ　′〜ｔ４’の期間の表示の合成（ａ）
〜（ｄ）によりｌフィールドの画面（ｅ）が形成される
。図中、ａｎ−ｄ３は第１１図におけるａＯ〜ｄ３で示
した期間の表示を示し、第８図におけるａｏ−ｃ１３に
おける表示と同じものである。従来例の第８図、第９図
と本実施例の第１１図、第１２図を比較すると、ｌフィ
ールドで表示する画面は全く同じであるが、タイムチャ
ートを比較して分かるように、本実施例によれば、駆動
信号切替え時に必要なブランキングタイムが少くなり、
輝度の低下を軽減できる。さらに駆動信号ａｏ−ｄｏ、
ａｌ〜ｄｌ　、ａ２〜ｄ２　、ａａ　〜ｄａは、画素の
データＡをカウンタ１１１カデータＢの値０，１，２．
３とそれぞれ比較して、Ａ＞Ｈのときオン、Ａ≦Ｂのと
きオフの信号に変換して得られた信号であり、ここで、
ａ３〜ｄ３は比較データＢ＝３のときの駆動信号で゛あ
るがメモリの信号Ａは２ビツトであるためＡ＞３とはな
らない。従ってａ３　＋ｂ３　＋０３　＋ｄ３はすべて
画素はオフである　（第９図、第１２図参照）。従って
、Ｙ電極の駆動信号波形の位相をずらしてａ３　、ｂ３
　、ｃ３　、ｄ３の期間にＹ電極駆動信号を切り換える
と（Ｙ１′〜Ｙ４’）、Ｙ電極駆動信号にブランキング
タイムを挿入する必要がなくなり効率の良い表示が可能
となる。さらに各画素の表示はメモリのデータが繰り返
し読み出され、逐次カンウタ出力０，１，２．３と比較
され、オン拳オフが判定されるため、それぞれデータに
応じた時間幅に変調される。

第１３図にす行ｍ列マトリマクス表示素子を用いて、ｎ
ビットデータを表示するときの駆動タイミングの一部を
示す。この第１３図はＹ電極Ｙｊが駆動されているとき
の各部のタイミングを示している。ｊ行に対応する各１
−ｍ列のデータ　８１〜ａｍはＡのタイミングで２ル回
繰り返し読み出される。これらはＢで示した信号と比較
し、オン・オフが判定されＳのタイミングでシフトレジ
スタへ並べられ、Ｌのタイミングでラッチされ、それぞ
１ れ対応するＸ電極を駆動する。特定の画素について説明
すると、その画素のデータＡがＸの場合（Ｏ≦Ｘ≦２１
１）データ（ｘ）はＴ　ｏ　”　Ｔ　２””のタイミン
グで２１’Ｌ回読み出され、逐次θ〜２７Ｌ−１と比較
され、オンφオフデータに変換されてシフトレジスタに
より、対応する画素の位置へ並べられ、表示信号となる
。この表示信号はＴ１で立上がり、Ｔｘ＋１で立下がる
パルスとなり、各画素がデータに応じたパルス幅で駆動
される。なお、各行電極駆動信号に、列電極駆動信号の
切り換えタイミングに切り込みパルスを挿入することに
より、画面全体の輝度が調整できる。

［発明の効果］ 以上のように本発明の表示装置によれば、メモリの各画
像信号を逐次読み出すアドレスカウンタを、表示部の外
画素群指定に対応する列アドレスカウンタと計画素群指
定に対応する行アドレスに分けると共に、両アドレスカ
ウンタ間に設けたカウンタを備え、行アドレス発生部で
指定されたメモリからの対応する行電極の駆動期間中に
各外画３ ２ 素の画像信号をカウンタで設定された回数繰り返し読み
出し、画素のオン・オフを制御して各画素を画像信号に
対応した時間幅で駆動するようにしたので、駆動信号切
換え時に必要なブランキングタイムが少くなり、輝度の
低下を大幅に軽減できるという効果を奏する。

【図面の簡単な説明】

第１図は一般的なドツトマトリクス表示素子の構成図、
第２図は従来例の表示装置を示す構成図、第３図（ａ）
〜（ｄ）は表、示素子の画素位置とこれに対応するメモ
リアドレス、データを示す表口、第４図は第２図の動作
タイムチャート、第５図は表示例を示す説明図、第６図
は第２図の部分詳細図、第７図（ａ）　、　（ｂ）は各
アドレスに２ビツトデータを有する場合（４階調の濃淡
表示）のメモリアドレスとデータとの関係を示す第３図
（ｂ）。 （ｃ）対応図、第８図は４階調の濃淡表示時のタイムチ
ャート、第９図は第８図に対応する表示形態図、第１０
図〜第１３図は本発明の一実施例を説明すもので、第１
０図は第２図に対応する構成図、第１１４ 図はタイムチャーＩ・、第１２図は第９図勾応図、第１
３図は立性ｍ列マトリクス表示素子を用いた場合の駆動
チイムチャートである。 （１）・・・マトリクス表示パネル、 （３）・・・列電極コントロール回路、（４）・・・シ
フトレジスタ、 （５）・・・行電極コントロール回路　。 （６）・・・オン・オフ信１）変換部、（７）・・・メ
モリ、 （１４）・・・列アドレスカウンタ、 （１５）・・・行アドレスカウンタ。 （１８）・・・カウンタ。 代理人　大　岩　増　雄 　５ 第１図 第５図 第６図 第７図 第９図 （Ｃ’）　（４２Ｚ）　Ｃｂ２） （（Ｊ）（ｄ−３） 手続補正書（自発） ５９５２９ 昭和　年　月　日 ２、発明の名称 表示装置 ３、補正をする者 事件との関係　特許出願人 住　所　東京都千代［■区丸の内二丁目２番３号名　称
　（６０１）三菱電機株式会社 代表者片山仁八部 ４、代理人 住　所　東京都千代田区丸の内二丁目２番３号三菱電機
株式会社内 ５、補正の対象 明細書の発明の詳細な説明の欄、および図面。 ６、補止の内容 （１）明細書第７頁第３行の「カウンタ」という記載を
「カウント」と補正する。 （２）同書第８頁第１θ行（７）ｒＢ＝３、（ｅ）はＢ
＝４の場合」という記載を「Ｂ＝３の場合」と補正する
。 （３）同書第８頁第１５行の「該表示」という記載を「
誤表示」と補圧する。 （４）同書第９頁第１行の「画面数が増えるため」とい
う記載を「画面数が増え、高速でスキャンするため」と
補正する。 （５）同書第９頁第５行ないし第６行の「鑑みなされて
もので」という記載を「鑑みなされたもので」と補正す
る。 （６）同書第１３頁第９行の「駆動される。なお、」と
いう記載を次のように補正する。 「駆動される。しかも、図中ＴＯで示した期間は画素は
必ずオフである。従ってこの期間に行電極信号を切換え
ることにより、ブランキングタイムを設けて行電極信号
を削る必要がなくなり、効率の良い表示が可能となる。 なお、」 （７）同書第１４頁第４行ないし第６行の「駆動信号切
換時に・・・・・・・・・奏する。」という記載を次の
ように補正する。「データのもつ階調にかかわらず１フ
イールドを構成する画面数を１枚とし、スキャンの速度
が一定となるため表示素子の応答速度不足になる輝度低
下、あるいはブランキングタイムによる輝度低下を大幅
に軽減できるという効果を奏する。」 （８）図面中温４図を別紙の通り補正する。 ７、添付書類の目録 図面　１６ 以に

Claims (2)

【特許請求の範囲】
1. （１）行電極群と列電極群を有し、両電極群の駆動の組
   合せにより両電極群の交点に配置された画素の表示をコ
   ントロールするマトリクス表示パネルと、画像信号を記
   憶するメモリと、メモリデータを画素のオン・オフ信号
   へ変換する変換部と、オン・オフ信号を対応する列電極
   へ並べるシフトレジスタと、シフトレジスタ出力を所要
   期間保持してラッチし、そのラッチ出力を列電極へ導く
   駆動手段と列電極の駆動と同期して行電極を周期的に逐
   次駆動する駆動手段を備え、メモリから各画素の画像信
   号を所要蒔間間隔毎に所要回数読み出して対応する画素
   のオン・オフをコントロールすることにより、各画素の
   オンとなる累積時間幅を該当する画素の画像信号を振幅
   に比例せしめて中間調を有する画像を表示するようにし
   てた表示装置において、メモリの各画像信号を逐次読み
   出すアドレスカウンタを、表示部の列画素群指定に対応
   する列アドレスカウンタと、計画素群指定に対応する行
   アドレスカウンタに分けると共に、両アドレスカウンタ
   間に設けたカウンタを備え、行アドレス発生部で指定さ
   れたメモリからの対応する行電極の駆動期間中に各列画
   素の画像信号を上記カウンタで設定された回数繰り返し
   読み出し画素のオン中オフをｆｌ制御して各画素を画像
   信号に対応した時間幅で駆動することを特徴とする表示
   装置。
2. （２）前記カウンタの更進時に、行電極駆動信号に切り
   込みパルスを挿入して画面全体の輝度を調整するように
   したことを特徴とする特許請求の範囲第１項記載の表示
   装置。