JPS60202961A - 電荷移送型固体撮像素子 - Google Patents
電荷移送型固体撮像素子Info
- Publication number
- JPS60202961A JPS60202961A JP59058264A JP5826484A JPS60202961A JP S60202961 A JPS60202961 A JP S60202961A JP 59058264 A JP59058264 A JP 59058264A JP 5826484 A JP5826484 A JP 5826484A JP S60202961 A JPS60202961 A JP S60202961A
- Authority
- JP
- Japan
- Prior art keywords
- transfer gate
- image sensor
- vertical
- photodiode
- state image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
- H10F39/153—Two-dimensional or three-dimensional array CCD image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、半導体基板上に光電変換素子、および各素子
の光学情報金取出す電荷移送素子（Ｃｈａｒｇｅ Ｃｏ
ｕｌ）ｌｅｄ Ｄｅｙｉｃｅ 、以下ＣＣＤと略称する
。）を用いた固体撮像素子に関するものである。
の光学情報金取出す電荷移送素子（Ｃｈａｒｇｅ Ｃｏ
ｕｌ）ｌｅｄ Ｄｅｙｉｃｅ 、以下ＣＣＤと略称する
。）を用いた固体撮像素子に関するものである。
固体撮像素子は現行のテレビジョン放送で使用されてい
る撮像用電子管釜みの解像力を備えることを必要とし、
このため垂直方向に５００個、水平方向に８００〜１０
００個を配列した絵素（光電変換素子）マトリックスと
それに相当する走査素子が必要となる。したがって、上
記固体撮像素子は高集積化が必要なＭＯ８大規模回路技
術を用いて作られ、構成素子として一般にＣＯＤあるい
はＭＯＳ）ランジスタ等が使用されている。第１図に低
雑音ｔｌ−特徴とするＣＣＤ型固体撮像素子の基本構成
を示す。１は例えば光ダイオードから成る光を変換素子
、２および３は光電変換素子群に蓄積された光信号を出
力端４に取り出すだめの垂直ＣＯＤシフトレジスタ、お
よび水平シフトレジスタである。５．６は各々垂直シフ
トレジスタ、水平シフトレジスタを駆動するクロックパ
ルスを製作するクロックパルス発生器である。ここでは
２相のクロックパルス発生器を図示したが、４相あるい
は３相いずれのクロック形態を採用してもよい。また、
７は光ダイオードに蓄積された電荷を垂直シフトレジス
タ２に送り込む転送ゲートを示している。本素子はこの
ままの形態では白黒撮像素子となり、上部にカラーフィ
ルタを積層すると各党ダイオードは色情報を備えること
になシカラー撮像素子となる。
る撮像用電子管釜みの解像力を備えることを必要とし、
このため垂直方向に５００個、水平方向に８００〜１０
００個を配列した絵素（光電変換素子）マトリックスと
それに相当する走査素子が必要となる。したがって、上
記固体撮像素子は高集積化が必要なＭＯ８大規模回路技
術を用いて作られ、構成素子として一般にＣＯＤあるい
はＭＯＳ）ランジスタ等が使用されている。第１図に低
雑音ｔｌ−特徴とするＣＣＤ型固体撮像素子の基本構成
を示す。１は例えば光ダイオードから成る光を変換素子
、２および３は光電変換素子群に蓄積された光信号を出
力端４に取り出すだめの垂直ＣＯＤシフトレジスタ、お
よび水平シフトレジスタである。５．６は各々垂直シフ
トレジスタ、水平シフトレジスタを駆動するクロックパ
ルスを製作するクロックパルス発生器である。ここでは
２相のクロックパルス発生器を図示したが、４相あるい
は３相いずれのクロック形態を採用してもよい。また、
７は光ダイオードに蓄積された電荷を垂直シフトレジス
タ２に送り込む転送ゲートを示している。本素子はこの
ままの形態では白黒撮像素子となり、上部にカラーフィ
ルタを積層すると各党ダイオードは色情報を備えること
になシカラー撮像素子となる。
固体撮像素子は衆知のように小型、軽量、メインテナン
スフリー、低消費電力など電子管に較べて固体化に伴う
多くつ利点を有しておυ次期撮像デバイスとして将来が
期待されているものである。
スフリー、低消費電力など電子管に較べて固体化に伴う
多くつ利点を有しておυ次期撮像デバイスとして将来が
期待されているものである。
しかし乍ら、現在のＣＣＤ型素子は素子構造に寄因する
残像が発生し、画質の劣化を招いている。
残像が発生し、画質の劣化を招いている。
固体素子は電子管に較べて残像が発生しないというのが
固体素子開発当初のうたい文句であったにも拘わらず、
現実には残像が発生しており改善は現在の大きな課題と
なっている。この残像を防止する手段として最近２つの
方法が提案された。１つは光ダイオード用不純物層の不
純物濃度を下げ（例えば従来のｎｏからｎ−へ下げる）
、電荷読出し時に不純物層の完全空乏化をはかる（Ｎ。
固体素子開発当初のうたい文句であったにも拘わらず、
現実には残像が発生しており改善は現在の大きな課題と
なっている。この残像を防止する手段として最近２つの
方法が提案された。１つは光ダイオード用不純物層の不
純物濃度を下げ（例えば従来のｎｏからｎ−へ下げる）
、電荷読出し時に不純物層の完全空乏化をはかる（Ｎ。
Ｔｅｒａｎｉｓｔｌｉ ｅｉ ａｌ 、Ｎｏ Ｉｍａ３
ｅ Ｌａｇ Ｐｔ１ｏｔｏｄｉｏｄｅＳ１ｒｕｃｔｕｒ
ｅ ｉｎ Ｉｈｅ Ｉｎｔｅｒｌｉｎｅ ｃｃＩ） 工
ｍａｇｅＳｅｎｓｏｒ Ｉ ’″ １９８２ＩＥＤ、Ｍ
ＴｅＣｈ、Ｄｉｇ、 ｐｐ３２４〜３２７）。もう１
つは光ダイオード全前述のような接合型でなくＭＩＳ構
造（Ｍｅｔａｌ ＩｎｓｕｌａｔｏｒＳｅｍｉＣＯｎｄ
ＬＩＣｔＯｒ ）のダイオードにし完全空乏化ｔはかる
方法である。これらの方法によって残像（電荷の読み残
し）はある程度減らし得るようになったが、まだ残像が
発生しておシ、この量を問題ない程度まで低減する必賛
があることが判明した。この残像発生の原因を接合型光
ダイオードを採用したＤＤＣ素子を例にとシ第２図を用
いて説明する。第２図（ａ）は第１図に示した素子の最
も一般的に実施されている平面レイアウト構成を示した
図でおる。１は光ダイオード領域、２は転送ゲート領域
、２−１は垂直ＣＣＤを形成する電極（例えは１層目の
多結晶シリコン）、２−２はもう１つの電極（例えば２
層の多結晶シリコン）である。第２図（ｂ）は（ａ）に
示したレイアウトの１画素分だけ取シ出したもので、そ
の新旧構造を第２図（Ｃ）に示す。１は光ダイオード用
の薄い不純物濃度（例えはｎ型）の層、８は基板（例え
ばｐ型）、２−４はＣＯＤを埋め込み型にする不純物層
（例えばｎ型、ＣＯＤを表面型にする場合はこの層は不
要である）、９は画家間の絶縁分離を行う厚い酸化膜（
例えば８ｉ０ｚ）である。第２図（ｄ）は（Ｃ）に示し
た構造の各領域において信号電荷読出し時に形成される
ポテンシャルを示している。１フィールド期間（１フレ
一ム期間でもよい）に光ダイオードの接合容量に蓄積さ
れた信号電荷（Ｑｓ＋ＱＲ）は転送ゲートに印加された
高電圧パルスによって転送ゲート下のポテンシャルが下
が９垂直ＣＣＤ側に流れ込む。転送ゲートの一部は光ダ
イオード側まで伸びているためチャンネル幅Ｗ、。
ｅ Ｌａｇ Ｐｔ１ｏｔｏｄｉｏｄｅＳ１ｒｕｃｔｕｒ
ｅ ｉｎ Ｉｈｅ Ｉｎｔｅｒｌｉｎｅ ｃｃＩ） 工
ｍａｇｅＳｅｎｓｏｒ Ｉ ’″ １９８２ＩＥＤ、Ｍ
ＴｅＣｈ、Ｄｉｇ、 ｐｐ３２４〜３２７）。もう１
つは光ダイオード全前述のような接合型でなくＭＩＳ構
造（Ｍｅｔａｌ ＩｎｓｕｌａｔｏｒＳｅｍｉＣＯｎｄ
ＬＩＣｔＯｒ ）のダイオードにし完全空乏化ｔはかる
方法である。これらの方法によって残像（電荷の読み残
し）はある程度減らし得るようになったが、まだ残像が
発生しておシ、この量を問題ない程度まで低減する必賛
があることが判明した。この残像発生の原因を接合型光
ダイオードを採用したＤＤＣ素子を例にとシ第２図を用
いて説明する。第２図（ａ）は第１図に示した素子の最
も一般的に実施されている平面レイアウト構成を示した
図でおる。１は光ダイオード領域、２は転送ゲート領域
、２−１は垂直ＣＣＤを形成する電極（例えは１層目の
多結晶シリコン）、２−２はもう１つの電極（例えば２
層の多結晶シリコン）である。第２図（ｂ）は（ａ）に
示したレイアウトの１画素分だけ取シ出したもので、そ
の新旧構造を第２図（Ｃ）に示す。１は光ダイオード用
の薄い不純物濃度（例えはｎ型）の層、８は基板（例え
ばｐ型）、２−４はＣＯＤを埋め込み型にする不純物層
（例えばｎ型、ＣＯＤを表面型にする場合はこの層は不
要である）、９は画家間の絶縁分離を行う厚い酸化膜（
例えば８ｉ０ｚ）である。第２図（ｄ）は（Ｃ）に示し
た構造の各領域において信号電荷読出し時に形成される
ポテンシャルを示している。１フィールド期間（１フレ
一ム期間でもよい）に光ダイオードの接合容量に蓄積さ
れた信号電荷（Ｑｓ＋ＱＲ）は転送ゲートに印加された
高電圧パルスによって転送ゲート下のポテンシャルが下
が９垂直ＣＣＤ側に流れ込む。転送ゲートの一部は光ダ
イオード側まで伸びているためチャンネル幅Ｗ、。
Ｗｂは７−ａ領域では狭く、７−ｂ領域では広くなって
いる。したがって、チャンネル幅の小さい７−ａ領域で
は狭チャンネル効果によるしきい値電圧の上昇が発生し
、７−ｂ領域よシしきい値電圧が高くなる（このしきい
値電圧の上昇分ｔΔＶ？とする）。この結果、読出し時
においては全電荷（Ｑｌ ＋ＱＢ ）がＣＣＤ側に転送
されなければならないのに、前述のポテンシャル壁ΔＶ
Ｔによって転送できない電荷（Ｑ、）が光ダイオード側
に残ることになり、これが残＠！ヲ発生する。この読み
残し量ＱＲはチャンネル幅Ｗ、に依存し、将来画素数が
大きくなると（すなわち解像度を高くしようとすると）
Ｗ、は必然的に現在より狭くせざるを得なくなりＱ、は
増々大きくなる。したがって、この問題は将来において
は現在よりさらに厳しくなシ、本問題の解決が固体素子
実用化の大きな課題となる。
いる。したがって、チャンネル幅の小さい７−ａ領域で
は狭チャンネル効果によるしきい値電圧の上昇が発生し
、７−ｂ領域よシしきい値電圧が高くなる（このしきい
値電圧の上昇分ｔΔＶ？とする）。この結果、読出し時
においては全電荷（Ｑｌ ＋ＱＢ ）がＣＣＤ側に転送
されなければならないのに、前述のポテンシャル壁ΔＶ
Ｔによって転送できない電荷（Ｑ、）が光ダイオード側
に残ることになり、これが残＠！ヲ発生する。この読み
残し量ＱＲはチャンネル幅Ｗ、に依存し、将来画素数が
大きくなると（すなわち解像度を高くしようとすると）
Ｗ、は必然的に現在より狭くせざるを得なくなりＱ、は
増々大きくなる。したがって、この問題は将来において
は現在よりさらに厳しくなシ、本問題の解決が固体素子
実用化の大きな課題となる。
本発明の目的は残像の発生を防止すること、すなわち第
２図に示した素子構造の改良上図ることである。
２図に示した素子構造の改良上図ることである。
本発明は上記目的を達成するため、転送ゲートの平面構
成の改良により転送ゲート下に狭チャンネル効果による
しきい値電圧の変化が生じないようにし、電荷の読み残
しの原因となるポテンシャル壁が生じないようにするも
のである。
成の改良により転送ゲート下に狭チャンネル効果による
しきい値電圧の変化が生じないようにし、電荷の読み残
しの原因となるポテンシャル壁が生じないようにするも
のである。
以１、本発明を実施例を用いて詳細に説明する。
本発明のＣＣＤ型素子は光ダイオードが接合型か、ＭＩ
Ｓ型かによってその平面構成が若干異なってくる。また
、転送ゲートを構成する電極を垂直ＣＯＤと共有させる
か、独立で形成するかによって若干異なってくる。した
がって、以下の実施例なこれら４つの場合に分類して説
明する。
Ｓ型かによってその平面構成が若干異なってくる。また
、転送ゲートを構成する電極を垂直ＣＯＤと共有させる
か、独立で形成するかによって若干異なってくる。した
がって、以下の実施例なこれら４つの場合に分類して説
明する。
１、接合型光ダイオードの場合。
１）転送ゲート電極を垂直ＣＣＤ電極と共有させる場合
。
。
第３図に本発明のＣＣＤ型素子の平面構成の１例および
読み出し時の転送ゲート下ポテンシャルを示す。１は例
えばｎ型不純物層によって作られた光ダイオード、２−
１は例えば第１層目（または例えば第２層目）の多結晶
シリコンであシ垂直ＣＣＤ２−３および転送ゲート電極
７を形成している。転送ゲートのチャンネル幅Ｗは転送
ゲート領域７のどの場所においても同じであり、転送ゲ
ート下の読み出し時におけるポテンシャルはどの場所で
も一定のφ丁である。したがって、本発明の平面構成を
備えた素子においては転送ゲート下にポテンシャル障壁
が生ずることはなく、１フィールド期間（−！たけ１フ
レ一ム期間）の藺に光ダイオードに蓄積された信号電荷
Ｑ８はとどこおシなく転送ゲートを介してすべて垂直Ｃ
ＣＤ内に読み出される。電荷の読出しが完了すると同時
に光ダイオードのポテンシャルはφ丁にリセットされ次
のフィールド（またはフレーム）に対する信号電荷の蓄
積が行われる。
読み出し時の転送ゲート下ポテンシャルを示す。１は例
えばｎ型不純物層によって作られた光ダイオード、２−
１は例えば第１層目（または例えば第２層目）の多結晶
シリコンであシ垂直ＣＣＤ２−３および転送ゲート電極
７を形成している。転送ゲートのチャンネル幅Ｗは転送
ゲート領域７のどの場所においても同じであり、転送ゲ
ート下の読み出し時におけるポテンシャルはどの場所で
も一定のφ丁である。したがって、本発明の平面構成を
備えた素子においては転送ゲート下にポテンシャル障壁
が生ずることはなく、１フィールド期間（−！たけ１フ
レ一ム期間）の藺に光ダイオードに蓄積された信号電荷
Ｑ８はとどこおシなく転送ゲートを介してすべて垂直Ｃ
ＣＤ内に読み出される。電荷の読出しが完了すると同時
に光ダイオードのポテンシャルはφ丁にリセットされ次
のフィールド（またはフレーム）に対する信号電荷の蓄
積が行われる。
第４図に本発明のＣＣＤ型素子の平面構成の別の１例を
示す。転送ゲート電極は垂直ＣＯＤの電極と共有した第
１および第２層目の電極２−１゜２−２によって形成さ
れており、チャンネル幅はどの場所においても同じＷで
ある。したがって、信号電荷Ｑ８は２−１および２−２
によって形成された転送ゲート７を介して低いポテンシ
ャルφＶに在る垂直ＣＣＤ内にすべて読み出される。読
み出しが完了した後光ダイオードのホテンシャルは読ま
出し時の転送ゲート下のポテンシャルφテにリセットさ
れ、次のフィールド（またはフレーム）に対する信号４
（，４荷の蓄積が始まる。
示す。転送ゲート電極は垂直ＣＯＤの電極と共有した第
１および第２層目の電極２−１゜２−２によって形成さ
れており、チャンネル幅はどの場所においても同じＷで
ある。したがって、信号電荷Ｑ８は２−１および２−２
によって形成された転送ゲート７を介して低いポテンシ
ャルφＶに在る垂直ＣＣＤ内にすべて読み出される。読
み出しが完了した後光ダイオードのホテンシャルは読ま
出し時の転送ゲート下のポテンシャルφテにリセットさ
れ、次のフィールド（またはフレーム）に対する信号４
（，４荷の蓄積が始まる。
第５図に本発明のＣＣＤ型素子の平叩構成の別の１例を
示す。転送ゲートは第３図の場合と同様に垂＋ａ、 Ｃ
ＯＤと共有した第１ｒｖ！目（または第２層目）の電極
で形成されているが、転送ゲートを形成する電極が光ダ
イオード領域（幅の広い部分）まで伸びず幅の細い部分
で止まっている。したがって、幅の細い領域まで含めた
１′が光ダイオード用のｎ−不純物層であシ、チャンネ
ル幅は転送ゲート領域のどの場θ丁においても同じ値Ｗ
を備えることになる。この結果、信号電荷Ｑｓは転送ゲ
ート上置してすべて垂直、 ＣＣＤ内に読み出すことが
できる。
示す。転送ゲートは第３図の場合と同様に垂＋ａ、 Ｃ
ＯＤと共有した第１ｒｖ！目（または第２層目）の電極
で形成されているが、転送ゲートを形成する電極が光ダ
イオード領域（幅の広い部分）まで伸びず幅の細い部分
で止まっている。したがって、幅の細い領域まで含めた
１′が光ダイオード用のｎ−不純物層であシ、チャンネ
ル幅は転送ゲート領域のどの場θ丁においても同じ値Ｗ
を備えることになる。この結果、信号電荷Ｑｓは転送ゲ
ート上置してすべて垂直、 ＣＣＤ内に読み出すことが
できる。
１１）転送ゲートを極を垂直ＣＣＤとは別に構成する場
合。
合。
第６図は転送ゲートを形成する電極を垂直ＣＯＤ’に極
とは独立に形成した場合であり転送ゲート電極は例えば
第３層目の多結晶シリコンで形成する。この場合垂直Ｃ
０Ｄｔ極は第１Ｊ−および第２層目の多結晶シリコンに
より形成されることになる。ここで、同図（ａ）は第３
図の場合に、同図（ｂ）は第４図は場合に、同図（Ｃ）
は第５図の場合に相当している。本構成における素子構
造を同図（ａ）の場合ケ例にとり同図（ｄ）に示した。
とは独立に形成した場合であり転送ゲート電極は例えば
第３層目の多結晶シリコンで形成する。この場合垂直Ｃ
０Ｄｔ極は第１Ｊ−および第２層目の多結晶シリコンに
より形成されることになる。ここで、同図（ａ）は第３
図の場合に、同図（ｂ）は第４図は場合に、同図（Ｃ）
は第５図の場合に相当している。本構成における素子構
造を同図（ａ）の場合ケ例にとり同図（ｄ）に示した。
（ａｌ、 （ｂＬ （ｃｌいずれの構成の場合において
も転送ゲートを形成するチャンネル幅は一定のＷでおる
。したがって、第３図〜第５図に示した読み出し動作と
同様に、信号電荷ＱＩＩは転送ゲート７′金介して垂直
ＣＣＤ内にすべて読み出すことができる（読み出し時の
ポテンシャルは第３図、第４図および第５図における（
ｂ）と同じなので省略する）。
も転送ゲートを形成するチャンネル幅は一定のＷでおる
。したがって、第３図〜第５図に示した読み出し動作と
同様に、信号電荷ＱＩＩは転送ゲート７′金介して垂直
ＣＣＤ内にすべて読み出すことができる（読み出し時の
ポテンシャルは第３図、第４図および第５図における（
ｂ）と同じなので省略する）。
２、ＭＩＳ型光ダイオードの場合。
転送ゲート電極は垂直ＣＯＤと共有させても、独立にし
てもいずれでも構わない。ここでは、同種の図面の重複
をさけるため、転送ゲート電極を垂直ＣＯＤ％極と共有
させた場合について示す。
てもいずれでも構わない。ここでは、同種の図面の重複
をさけるため、転送ゲート電極を垂直ＣＯＤ％極と共有
させた場合について示す。
第７図は前述の第３図に相、当する場合の平面構成の１
例である（第４図、第６図に相当する場合の平面構成に
ついては割愛する）。同図（ａ）は平面構成であり、転
送ゲートはどの場９■においても一定の値Ｗｔ備えてい
る。１“−１は光ダイオードが形成される領域を示して
おり、同図（ｂ）の構造に示したように、薄い酸化膜１
０を介して全面に透明を極１”−２が形成されている。
例である（第４図、第６図に相当する場合の平面構成に
ついては割愛する）。同図（ａ）は平面構成であり、転
送ゲートはどの場９■においても一定の値Ｗｔ備えてい
る。１“−１は光ダイオードが形成される領域を示して
おり、同図（ｂ）の構造に示したように、薄い酸化膜１
０を介して全面に透明を極１”−２が形成されている。
透明電極１“−２に所定のｔ圧ｖＬを印加すると半導体
基板８の表面には空乏層１“−３が広がり、この部分に
信号電荷Ｑ８が蓄積されることになる。信号蓄積時には
電圧Ｖｓ、の印加によ多光ダイオード下のポテンシャル
はφｂに設定されており、信号読み出し時には転送ゲー
ト下のポテンシャルがφ丁に下がる、と同時に透明電極
へのｖＨの印加により光ダイオード下のポテンシャルが
φＥに上昇する。この結果、信号電荷Ｑｓは転送ゲート
を介してすべて垂直ＣＣＤ内に読み出すことができる。
基板８の表面には空乏層１“−３が広がり、この部分に
信号電荷Ｑ８が蓄積されることになる。信号蓄積時には
電圧Ｖｓ、の印加によ多光ダイオード下のポテンシャル
はφｂに設定されており、信号読み出し時には転送ゲー
ト下のポテンシャルがφ丁に下がる、と同時に透明電極
へのｖＨの印加により光ダイオード下のポテンシャルが
φＥに上昇する。この結果、信号電荷Ｑｓは転送ゲート
を介してすべて垂直ＣＣＤ内に読み出すことができる。
ＭＩＳ型光ダイオードの場合も第４図に相当する平面構
成はとり得ることが出来るが、第５図に相当する平面構
成はとシ得ることができない。これは第２図で説明した
ようなポテンシャル壁が発生し電荷の読み残しを発生す
るためであシ、第５図相当に代わる平面構成として第８
１７の構成を取ることができる。同図の構成においては
転送ケート電極の光ダイオード側の端が光ダイオードの
垂直ＣＣＤ側の端と一致する（同一線上に存在する）よ
うなレイアウトになっておシチャンネル幅は転送ゲート
のどの領域でも同一のＷである、したがってポテンシャ
ル壁の発生はなく、光ダイオードの蓄積電荷Ｑｓは転送
ゲート７を介して垂直ＣＣＤ内にすべて取り込むことが
できる。
成はとり得ることが出来るが、第５図に相当する平面構
成はとシ得ることができない。これは第２図で説明した
ようなポテンシャル壁が発生し電荷の読み残しを発生す
るためであシ、第５図相当に代わる平面構成として第８
１７の構成を取ることができる。同図の構成においては
転送ケート電極の光ダイオード側の端が光ダイオードの
垂直ＣＣＤ側の端と一致する（同一線上に存在する）よ
うなレイアウトになっておシチャンネル幅は転送ゲート
のどの領域でも同一のＷである、したがってポテンシャ
ル壁の発生はなく、光ダイオードの蓄積電荷Ｑｓは転送
ゲート７を介して垂直ＣＣＤ内にすべて取り込むことが
できる。
本発明によシ信号電荷の読み残しは完全になくすことが
でき、本発明は残像発生防止に対して極めて大きな価値
がある。また、前述のように本発明は素子の平面構成（
レイアウト）の改良によって実現できるため、従来と同
一のプロセスで製作することができ、歩留Ｄ’に低下さ
せる心配もない。
でき、本発明は残像発生防止に対して極めて大きな価値
がある。また、前述のように本発明は素子の平面構成（
レイアウト）の改良によって実現できるため、従来と同
一のプロセスで製作することができ、歩留Ｄ’に低下さ
せる心配もない。
さらに、本発明により以下に述べるような副次的な効果
ヲ得ることができ、ＣＣＤ型撮像素子の性能を大きく向
上させることができる。
ヲ得ることができ、ＣＣＤ型撮像素子の性能を大きく向
上させることができる。
（１１素子を製作する除用いるホトマスクの合せ精度が
従来よシ格段にゆるくてすむので、製作時間の短縮、製
作歩留りの向上を図ることができる。
従来よシ格段にゆるくてすむので、製作時間の短縮、製
作歩留りの向上を図ることができる。
また、合せの出来、不出来によらず均一な特性を得るこ
とができる。
とができる。
（２） 光ダイオードの面積會増やすことができるため
（す〃わち光ダイオードの信号霜、荷蓄積容量な増やす
ことができるため）、素子の入射光に対するダイナミッ
クレンジを拡大することができる、あるいは画素寸法の
縮少（解像度の向上）を図ることができ石。但し、第５
図および第７図の実施例については本効果はあまシな〈
従来素子の場合と同程度である。
（す〃わち光ダイオードの信号霜、荷蓄積容量な増やす
ことができるため）、素子の入射光に対するダイナミッ
クレンジを拡大することができる、あるいは画素寸法の
縮少（解像度の向上）を図ることができ石。但し、第５
図および第７図の実施例については本効果はあまシな〈
従来素子の場合と同程度である。
（３１チャンネル幅が実行的に大きくなるので電荷の読
み出し時間の短縮を図ることができる。また、読み出し
時電圧の低電圧化を図ることができる（従来の素子では
読み出し時に転送ゲートに高い電圧會必畳とし低電圧化
を阻んでいる）。
み出し時間の短縮を図ることができる。また、読み出し
時電圧の低電圧化を図ることができる（従来の素子では
読み出し時に転送ゲートに高い電圧會必畳とし低電圧化
を阻んでいる）。
（４）光ダイオードの形状が簡素にカシ周辺長が短かく
なるので、光ダイオード部で発生する暗電流を低減する
ことができる、但し、第５図および第７図の実施例につ
いては本効果はあ１りな〈従来素子の場合と同程度であ
る。
なるので、光ダイオード部で発生する暗電流を低減する
ことができる、但し、第５図および第７図の実施例につ
いては本効果はあ１りな〈従来素子の場合と同程度であ
る。
第１図は従来のＣＣＤ型撮像素子の基本構成を示す図、
第２図は従来のＣＣＤ型撮像素子の画素構成およびその
間阻点を示す図、第３図、第４図。 第５図、第６図、第７図および第８図は本発明のＣＣＤ
型撮像素子の画素構成および電荷の完全読み出し動作を
示す図である。 １・・・光ダイオード、２−１・・・多結晶シリコン、
２−３・・・垂直ＣＣＤ電極、７・・・転送ゲート電極
、Ｗ（Ｃ） （ｄ） ｖｉ Ｚ 図 第３図 ｓ ′ｆＪ４ 図 ２−／ ′ｆＪ ５ 図 ２−＋ 第 ｔ 回 第７図 Ｚ−／
第２図は従来のＣＣＤ型撮像素子の画素構成およびその
間阻点を示す図、第３図、第４図。 第５図、第６図、第７図および第８図は本発明のＣＣＤ
型撮像素子の画素構成および電荷の完全読み出し動作を
示す図である。 １・・・光ダイオード、２−１・・・多結晶シリコン、
２−３・・・垂直ＣＣＤ電極、７・・・転送ゲート電極
、Ｗ（Ｃ） （ｄ） ｖｉ Ｚ 図 第３図 ｓ ′ｆＪ４ 図 ２−／ ′ｆＪ ５ 図 ２−＋ 第 ｔ 回 第７図 Ｚ−／
Claims (1)
- 【特許請求の範囲】 １、同一半導体基板上に、光ダイオード群と、垂直ＣＯ
Ｄシフトレジスタ群と、光ダイオードの蓄積した信号電
荷を垂直ＣＯＤに読み出す転送ケートと、垂直ＣＣＤ群
の送ってきた信号電荷を出力に向けて過多出す水平ＣＣ
Ｄシフトレジスタとを集積化した電荷移送型固体撮像素
子において、該転送ゲート金形成するチャンネル領域の
チャンネル幅が転送ゲート領域のどの場所においても等
しくなるように構成したことを特徴とする電荷移送型固
体撮像素子。 ２、特許請求の範囲第１項記載の電荷移送型固体撮像素
子において、転送ゲートヲ該垂直ＣＯＤシフトレジスタ
を形成する複数の層の電極と共用した複数の層の電極で
構成することを特徴とした電荷移送型固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59058264A JPS60202961A (ja) | 1984-03-28 | 1984-03-28 | 電荷移送型固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59058264A JPS60202961A (ja) | 1984-03-28 | 1984-03-28 | 電荷移送型固体撮像素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60202961A true JPS60202961A (ja) | 1985-10-14 |
Family
ID=13079302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59058264A Pending JPS60202961A (ja) | 1984-03-28 | 1984-03-28 | 電荷移送型固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60202961A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02219270A (ja) * | 1989-02-20 | 1990-08-31 | Nec Corp | 固体撮像装置 |
-
1984
- 1984-03-28 JP JP59058264A patent/JPS60202961A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02219270A (ja) * | 1989-02-20 | 1990-08-31 | Nec Corp | 固体撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4322753A (en) | Smear and/or blooming in a solid state charge transfer image pickup device | |
| US4774586A (en) | Interline type charge transfer imaging device | |
| US5748232A (en) | Image sensor and driving method for the same | |
| JPS5983477A (ja) | 撮像方式 | |
| US4500924A (en) | Solid state imaging apparatus | |
| JPH08139303A (ja) | 固体撮像装置の駆動方法 | |
| US5382978A (en) | Method for driving two-dimensional CCD imaging device | |
| JPS60202961A (ja) | 電荷移送型固体撮像素子 | |
| JPH11238868A (ja) | 電荷転送撮像装置およびその製造方法 | |
| JP3589901B2 (ja) | 固体撮像装置およびその駆動方法 | |
| JP3342976B2 (ja) | 電荷結合素子と固体撮像装置 | |
| JP4269701B2 (ja) | 固体撮像装置の駆動方法 | |
| JPS60244068A (ja) | 埋込みチヤネル電荷結合素子 | |
| JP2894489B2 (ja) | 固体撮像素子の駆動方法 | |
| KR20010068534A (ko) | 씨.씨.디.형 반도체 촬영 장치 | |
| JPH06339081A (ja) | 固体撮像素子の駆動方法 | |
| JP2001177769A (ja) | 固体撮像素子の駆動方法 | |
| JPH07226497A (ja) | 固体撮像素子 | |
| EP0029367A2 (en) | Solid state imaging apparatus | |
| JPH08293592A (ja) | 固体撮像装置 | |
| JP2002057325A (ja) | 固体撮像装置 | |
| JP2892912B2 (ja) | 固体撮像装置の検査方法 | |
| JPS63185058A (ja) | 固体撮像素子 | |
| JPS59132655A (ja) | 固体撮像装置 | |
| JPH06268924A (ja) | 固体撮像装置及びその駆動方法 |