JPS60202964A - 多重線型電荷転送アレイ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多重線型電荷転送アレイに関し、特に、これに
限定されるものではないが、いくつかの基本アレイによ
り形成され、１時間遅延集積”、すなわちＴＤＩとして
知られる電荷転送集積原理に従って作動する多重線型電
荷転送アレイに関する。

〔従来の技術〕

現在知られている多重線型アレイは各列が被検出放射を
連続的に受信するホトダイオード等のＰ個の感光検出器
のＮ列と、この運動と同期して同ランクの検出器上に検
出された情報を加算する手段から形成されており、全体
が同じ基板上に集積されている。この場合集積時間はＮ
倍にされる、さて、集積時間がＮ倍され読取ノイズが二
次形式で加算されるためＪｉに等しいＳ／１’Ｊ利得が
得られる。この利点はこれらのアレイを放射線像の感知
に使用する場合特に興味があり、ＳＡ比の増大により同
じ曝射に対する放射量を低減できるためである。同様に
この種のアレイは他の放射の検出特に低放射値を検出し
たい場合に使用できる。

〔発明が解決しようとする問題点〕

しかしながら、ＴＤＩ機能を直接多重線型アレイ上に集
積することはいくつかの欠点を有する。

検出器及びＴＤＩ機能を与える装置の集積には比較的大
きいサイズの基板を必要とし実施するのにコストが高く
つ（。さらに走査方向も強制される。さらに動作中に熱
電荷発生問題が生じ従って多重線型アレイを高周波及び
比較的低温で作動させる必要がある。

従って、本発明の目的は感光領域を含む基板の外側にＴ
ＤＩ機能や他の機能を与える新しい線型アレイ構造を使
用して前記欠点を克服することである。

〔問題点を解決するための手段〕

従って、本発明は各感光検出器はデマルチゾレクシング
及び読取システムに直結されており、プレイ出力に得ら
れた信号は多重線型アレイの外部処理装置に出力される
Ｐ個の感光検出器のＮ列により形成された多重練製電荷
転送アレイを提供する。対応する信号の処理はアレイの
外部で行われるため前記多重線型アレイは各検出器の個
別の読取りを与える。

さらに、大きなサイズの像を記録したい場合には、いく
つかの多重線型アレイを頻繁に関連ずけて大きなサイズ
の感光アレイを形成する。

しかしながらこの場合１個のアレイから次のプレイに遷
移する時に分解能及び感度の損失が観察され、この損失
は各列の基本プレイの終端に１個もしくは数個の感光検
出器が存在しないためである。各問題に対する解決策は
各列の終端に配置された妨害量のアライメントを走査方
向とは異なる方向とすることである。しかしながらＴＤ
Ｉ装置が感光装置と集積されている場合にはこのような
走査を行うことはできず、それは走査方向と一致した感
光検出器上で累計がなされるため２つの異なる基本アレ
イ上の情報を累積する必要があるためである。本発明の
多重線型アレイはこの欠点を克服し、それは感光検出器
が個別に読取られて２つの異なるアレイからの情報を問
題なく累積できるためである。従つて本発明はまた走査
方向が同ランクの異なる列の検出器に対して角度αをな
すように感光検出器を配置できる前記種類の多重線型プ
レイを提供する。

〔実施例〕

本発明によれ多重線型電荷転送アレイは、現在知も３、
れている多重線型アレイとは異なり、受信した情報を処
理する装置がアレイの感光領域と同じ基板上に集積され
ていない多重線型アレイである。

第１図に示すように、本発明のアレイは主としてＰ個の
検出器Ｄ１１＋Ｄ１２１・・・、ＤＮ、、・・・、ＤＮ
ＰのＮ列からなる感光領域と電荷読取及びデマルチプレ
クスシステムにより構成されている。感光検出器Ｄ１□
〜ＤＮＰは例えばダイオードにより形成されている。さ
らに、第１図の実施例において、電荷読取及びデマルチ
プレクスシステムは並列入力と直列出力を有するＮ個の
電荷転送シフトレジスタにより主として形成されており
、その各入力は電荷注入装置ＤＩＣ及び接続ＣＮ□。

ＣＮ１ｌ・・・、Ｃ１□、Ｃ１□を介して対応する検出
器Ｄ１□〜ＤＮＰの１個に接続され、その出力は読取段
へ接続されている。

詳しくは、各列の光検出器は接続及び電荷注入装置ＤＩ
Ｃを介して電荷転送シフトレジスタへ接続されている。

こうして第Ｎ列の光検出器ＤＮ１〜ＤＮＰがシフトレジ
スタＲＮの入力に接続され、第１列の検出器Ｄ１□〜Ｄ
１ＰがシフトレジスタＲ１に接続されている。外部処理
装置に送出される信号は順次読取段Ｌ１〜ＬＮの出力に
得られる。多重線型アレイが例えば放射線像の感知に使
用される場合には、プレイは検出される放射を発生する
対象、すなわち物体前面をＢ方向に移動する。この場合
処理装置はこの運動と同期して同列の検出器、すなわち
例えば検出器Ｄ１□、Ｄ２□、・・・１ＤＮｌ上に集め
られた情報を加算する装置である。

本発明の別の実施例によれば、電荷注入装置を付随した
Ｎ個の電荷転送シフトレジスタを使用する代りに、第２
図に示すようなＮＸＰ段からなる１個の電荷転送シフト
レジスタを使用することができる。

事実、電荷転送シフトレジスタ数の選択は感光列数及び
信号の使用及び処理選択条件の関数としての感光検出器
及び前記シフトレジスタの幾何学的要因 ば幾何学的要因と考えると、電荷転送シフトレジスタ数
は次式で与えられる。

ｎｏ＝ＮＸ（レジスタの最小ピッチ／レジスタのピッチ
）ここで、ｎｏはレジスタ数、Ｎは感光列数である。

事実、１１ｏは１とＮの間の整数であり、これら２つの
極限値はそれぞれ第２図及び第１図に示されている。Ｉ
ｌｏ個のレジスタの場合、各レジスタの段数Ｐ。はＰ。

Ｘｎ＝ＮＸＰとなるように選定される。

第２図に示す多重線型アレイの感光領域は前述した第１
図の多重線型アレイの感光領域と同じである。前述した
ように第２図の多重線型アレイの電荷読取及びデマルチ
プレクスシステムにおいてデマルチプレクサとして使用
された電荷転送シフトレジスタはＮＸＰ段からなる並列
入力と直列出力を有するレジスタである。各入力は電荷
注入装置ＤＩＣ及び接続ＣｎＰ（１＜ｎ（Ｎ及び１（Ｐ
＜Ｐ）を介して感光領域の感光検出器ＤｎＰに接続され
ている。この場合接続は次のようになされる。

Ｎ列の第１の検出器ＤＮ□〜Ｄ１□がＮ列のダイオード
で始まり次の列に及ぶレジスタＲのＮ個の第１段に接続
されている。

次に第３図〜第５図を参照して第２図の多重線型アレイ
の電荷読取及びデマルチプレクスシステムの構造と動作
を説明する。

第３図及び第４図に示すように、各感光検出器Ｄ１□、
Ｄ２□、Ｄ３２は接続Ｃ１２”　２２１　Ｃ３２１・・
・・・を介して、ダイオードＤ及びダイオードＤ′から
第１のシフトレジスタＲの対応段の入力への電荷の通過
を制御する電位φ９へ接続されたゲートＧ、により形成
された電荷注入装置ＤＩＣへ接続されている。事実、Ｄ
ＩＣはＭＯＳ　）う／ジスタＭ１□、　Ｍ６２．　Ｍ’
、２により形成されており、そのドレーンはダイオード
ｐ／１　ゲートＧＰ１誘起ソースはレジスタＲの入力段
により形成されている。

第４図の実施例において、電荷転送シフトレジスタは、
各段が制御信号φ１に、接続された一対の電極及び制御
信号φ２に接続された一対の電極により形成されている
か使用されている。各電極対は記憶電極及び転送電極に
より形成されている。単方向性転送するのに必要な表面
電極の非対称性は例えば、余分の厚さの酸化物や基板と
同種の不純物を注入して行われる。他種の電荷転送シフ
トレジスタも使用できる。

さらに、シフトレジスタＲはダイオードＤｅ及びゲート
Ｇ１１．Ｇ′２により形成された直列電荷注入装置を有
している。この電荷注入装置により電荷Ｑ。を注入して
電荷ベースを形成１−ることかでき、その目的について
は後で詳述する。

さらに、シフトレジスタＲは多重線型アレイの感光領域
の検出器内に集積された電荷をデマルチプレクスし、例
えばゲートＧ及びＭＯＳ　）ランジスタＭＲのソースと
信号Ｓを出力する増幅器Ａの入力に接続されたダイオー
ドＧ８により形成された公知のタイプの電荷−電圧読所
段に順次転送する。ＭＯＳ　）ランジスタＭＲのドレー
ンは定電圧ｖＲに接続され、そのゲートは電位φ、に接
続されている。

さらに、第３図及び第４図に示すように、本発明の多重
線型アレイは、ドレーンＤＢがバイアス電圧ｖＤＢとさ
れ、ゲートＧＢは定電圧Ｖ、とされ、ソースが検出器か
ら電荷を注入するダイオードＤ′により形成されたＭＯ
Ｓ　）ランジスタＭ１□９Ｍ２□。

Ｍ３□により形成されたアンチブルーミング装置を有す
る。

次に第５ａ図〜第５ｄ図は参照して前記デマルチプレク
ス及び読取システム段の動作を説明する。第５ａ図に示
すように本発明の多重線型プレイはＰ型シリコン基板上
に形成されている。

しかしながら、当業者ならば、ガリウム砒化物やＮ型シ
リコン基板等の等価半導体基板も使用できることが明ら
かであろう。電荷注入装置、アンチブルーミング装置及
びレジスタＲにより形成されたデマルチプレクス読取シ
ステムはＮ型拡散に形成されて、このレベルで体積転送
を行い転送品質を向上させノイズを低減する。しかしな
がら、この領域も直接Ｐ型基板上に形成することができ
る。いずれの場合にも、ダイオードＤＢ及びＤ′は耐型
拡散により形成される。

デマルチプレクス読取装置段の動作は次の通りである。

集積時間中に感光検出器Ｄ３□で検出された電荷Ｑ８は
ダイオードＤ′上に蓄えられる。ゲートＧｐの電位φ２
はレジスタＲへの電荷ＱＳの転送を防止する低電位にす
る。さらに、ブルーミング、すなわち電荷Ｑ８が太きす
ぎる場合には、ゲートＧＢの下に形成されたチャネル電
位がゲートＧｐＯ下に形成されたチャネル電位よりも大
きくなるように選択された定電圧Ｖ、にされたゲー１−
ＣＢにより形成された電位バリアにわたって余剰電荷が
ダイオードＤＢに向って除去される。

この集積時間中に前述したようにレジスタＲの全段に直
列に電荷ベースＱ。が注入される。いつたん集積が達成
されると、ゲートＧＰの電位φ２はハイレベルになり、
レジスタＲの制御電位φ１はローレベルになる。このよ
うにして、電荷ベースＱ。はダイオ−ｒＤ′及びゲート
ＧＰへ転送され、第５ｃ図に示すようにそこで信号電荷
Ｑ８に加えられる。次に、第５ｄ図に示すように、φ□
がハイレベルになると電荷Ｑ８及びＱ。全部が電荷転送
シフトレジスタの入力段へ転送される。

次に、第５ｄ図に破線で示すように、ゲートＧＰの電位
φ、はローレベルに戻され次の集積サイクルを開始する
ことができる。第５ｂ図〜第５ｄ図に示すように、ダイ
オードびの基準レベルはゲートＧＰＯ下のハイレベルに
より与えられる。

電荷ベースを使用することにより電荷シフトレジスタへ
の信号転送が改善される。これにより信号のドッグ、す
なわち残留現象が避けられ、出力信号値と分解能を制御
することができる。

さらに、過剰に照明された検出器の過剰電荷が付近の検
出器やデマルチプレクス読取システムへ分布されるのを
防止するアンチブルーミング装置により、各段の容量を
越える量の電荷がシフトレジスタへ与えられるのが防止
される。

後者の機能は、シフトレジスタの各段に直接付随したＭ
ＯＳアンチブルーミングトランジスタにより与えること
もできる。レジスタの各段に伺随するこのＭＯＳ　）ラ
ンジスタの構成例を第６ａ図、第６ｂ図、第７ａ図、第
７ｂ図及び第８ａ図、第８ｂ図に示す。

第６ａ図及び第６ｂ図において、ＭＯＳアンチブルーミ
ングトランジスタは、バイアス電位ＶＤ’Ｂ’とされた
ダイオードＤ、′と定電圧ｙ　、／とされたゲートＧＢ
′とレジスタＲの入力段により形成されており、これら
の異なる素子がＮ領域内に形成されている。このように
して、転送された信号電荷Ｑ８がレジスタＲの各膜容量
に関して高過ぎる場合には、ゲートＧＢＦに形成された
電位・ζリアにわたって余剰電荷が除去される。

第７ａ図及び第７ｂ図において、Ｎ領域は一部のＣＣＤ
レジスタ段の下に延在するのみであり、＋ｖＩＯＳアン
チブルーミングトランジスタはＰ基板内の”ｆＪ−拡散
により形成され、Ｐ基板を被覆するし・クスタＲのゲー
ト部とＮ領域を被覆するレジスタＲのゲート部により・
々イアスミ位ｖＤＢ′とされている。この場合余剰電荷
はＮ圏とＰ基板間のドーピング差によりＰ基板を被覆す
るレジスタＲのゲート部の下に形成された電位バリアに
わたって除去される。

第８ａ図及び第８ｂ図に第７ａ図及び第７ｂ図の変形を
示し、ここではダイオードＤＢ′はノζイアス電位ｖＤ
Ｂ′とはされずシフトレジスタの制御電位φ１によりバ
イアスされている。

第９図及び第１０図にデマルチプレクス及び読取システ
ムの別の実施例を示す。本実施例において感光検出器に
より集積された電荷は直接電圧として読取られ、論理シ
フトレジスタＲ′を使用して多重化される。

図示する変換システムは、フォロア段として接続された
ＭＯＳ　）ランジスタＴ１１１　Ｔｔｚ＋　・・・。

ＴｎＰ、・・・、ＴＮＰにより形成された電圧読取手段
を有している。各ＭＯ８ｌ−ランジスタＴｎＰのゲート
Ｇいは接続Ｃ１１，Ｃ１□・・・ＣｎＰによってＮ型拡
散により形成された感光検出器Ｄ工□、Ｄ１□・・・Ｄ
ＩＩＰに接続されている。第１０ａ図のＮ拡散Ｎ２＋に
より形成されたＭＯＳ　）ランジスタＴＮＰのドレーン
はバイアス電圧■ＤＤに接続されている。

さらに、第１０ａ図のＭＯＳ　）ランジスタＴｎＰのソ
ースＮ３＋は、スイッチの役割を果すＭＯＳ　）ランジ
スタＴｎＰ’を介してロードＴＣに接続されている。図
示された実施例において全フォロア一段に単一ロードを
使用して電力を制限することができる。しかしながら、
各フォロア一段に一つのロードを使用することもできる
。ロードＴＣは、ゲートＧ３が第１０ａ図のＮ拡散Ｎ５
　により形成されたソースに接続され、ソースが直流電
圧■ｓｓにより・々イアスされているＭＯＳデゾレツシ
ョントランジスタに接続されている。しかしながら、ロ
ードＴＣは他種の電流源や抵抗により形成することもで
きる。

さらに、ＭＯＳスイッチングトランジスタＴｎＰ′の各
ゲートＧ２はｄ動入力及び並列出力を有する論理シフト
レジスタＲ′の一つの出力に接続されている。このシフ
トレジスタＲ／により１個のＭＯＳ　）ランジスタ”ｎ
Ｐ’をアドレス且つイネーブルすることができ、他のト
ランジスタはディスニーゾルのままである。こうして、
異なるフォロア一段の多重化が行われる。

第３図〜第５図の実施例について、各検出器のレベルに
アンチブルーミング装置を設けることができる。第９図
の実施例においてこのアンチブルーミング装置はドレー
ンかバイアス電圧ｖＤＢに接続され、ゲートが電位Ｖ。

Ｂに、ソースが対応する接続Ｃ１□ｌＣ１：ｊｌ・・・
に接続されているＭＯＳ　）ランジスタＴ１□／／　、
　Ｔ、２／／により形成されている。

次に、検出器ＤＮＰの読取中の基板内の表面電位に示す
第１０ｂ図を参照して、前記システムの動作を説明する
。

放射により検出器ＤｎＰ内に生じる電荷は基板のこの拡
散により形成された接合のコンデンサ内に蓄えられる。

前記コンデンサの１つに蓄えられた電荷の読取りは、シ
フトレジスタＲ′の対応するｎ、Ｐ出力が論理値１であ
る時に行われ、ＭＯＳ　）ランジスタＴ′ｎＰのゲート
は前記トラ、レジスタをイネーブルするハイ電圧を受信
し、スイッチの役割を演じる他のＭＯＳ　）ランジスタ
の全ゲートが前記トランジスタをディスエーブルする論
理値″０”を受信する。この場合ＭＯＳトランジスタＴ
′ｎＰは抵抗のように作動し、トランジスタＴＣ１すな
わちロードがフォロアートランジスタＴｎＰに接続され
て従来のフォロア一段が得られ、第１０ｂ図に示すよう
にノζイアス電圧ｖＤＤはノζイアス電圧■ｓ８よりも
はるかに高く選定されている。

検出器り。ＰがＭＯＳ　）ランジスタＴｎＰ′のゲート
Ｇ１に接続されているため、検出器ＤｎＰに集積された
電荷量を示すこのゲートレベルの電位が得られる。事実
。検出器ＤｎＰがゲートＧ□に接続されているため、絶
縁による電位差を考慮してこのゲートの下の電位は検出
器レベルの電位と一致する。

さらに、読取りの場合トランジスタＴｎＰ′は抵抗と等
価となり、拡散レベルＮ４＋の電位は拡散レベルＮ３＋
の電位と一致する。拡散レベルＮ３＋の電位はゲートＧ
１の下の電位に依存し、それはフォロア一段における電
位差が一定であるためである。こうして、検出器ＤｎＰ
に蓄えられた電荷を表わす拡散レベルＮ４＋の電圧が得
られる。

この電圧は増幅Ａを介して多重線型アレイの出力端子Ｓ
に供給される。

さらに、第１０ｂ図に破線で、ゲートＧ２に論理値”Ｏ
ＩＴを加えた時のゲートＧ２の下の電位が示されている
。この場合矢印ｅ−で示す電流はＭＯＳロードトランジ
スタＴＣからＭＯＳフォロアートランジスタＴｎＰへ流
れることができない。

ｎ、Ｐ入力の情報を読み取った後、シフトレジスタＲ′
の論理値″′１″はクロックＨの作動の元で１段シフト
され、入力ｎ、Ｐ＋１の読取りが行われる。レジスタＲ
′がシリーズレジスタであれば、各集積サイクルの始め
に論理値“１１１がレジスタＲ′に入力される。しかし
ながら、ループした論理シフトレジスタを使用すること
もできる。

第１１図にはデマルチプレクス及び読取りシステムの第
３の実施例が示されている。本実施例においては、感光
検出器Ｄ□１．Ｄ１□、・・・、ＤｎＰにより集積され
た電荷は出力に配置された抵抗ＲＣを通る電流により読
取られる。

図示したデマルチプレクス及び読取システムはスイッチ
として接続され、ドレーンがロード抵抗Ｒｃを介して直
流電圧ｖＤＤに接続されているＭＯＳ　トランジスタＩ
　Ｉ、・・・・、　ＩｎＰ、・・・ｔｔ＋　１２ を有する。ＭＯＳトランジスタ１１□、１１゜、・・・
。

■ｎｐ’・・・のソースは接続ｃ１□、Ｃ１□、・・・
ＩＣｎＰ’・・・を介して検出器ＤＩｌｌ　Ｄ１２１　
・・・＋　Ｄｎｐ＋　・・・に接続されており、これら
の検出器はまた第９図の実施例と同様にアンチブルーミ
ングトランジスタＴ　“、Ｔ　″、・・・、ＴｎＰ″−
・・に接続されている。

１１　１２ さらに、ＭＯＳ　）ランジスタエ１１１１１２１・・”
ｌ工ｎＰｌ・・−のゲートは第９図の実施例の抵抗Ｒ′
と同じ直列人力及び並列出力を有する論理シフトレジス
タＲ′の出力に接続されている。

このシステムの動作は次の通りである。

放射により検出器ＤｎＰ内に生じた電荷は基板との接合
ＤｎＰにより形成されるコンデンサ内に蓄えられる。こ
のコンデンサ内に蓄えられた電荷の読取りは対応するス
イッチングトラレジスタエｎＰがイネーブルされる時、
すなわちそのゲートに論理値″１′が加えられる時に行
われる。

この読取りは直流電圧ｖＤＤに接続された抵抗Ｒ６を通
る電荷からの電流により生じる出力電圧を増幅器により
再生して得られる。

いったんこれらの電荷がシフトされると、検出器ＤｎＰ
の電圧は再び直流電圧■ＤＤにより定まる値となる。次
に検出器ＤｎＰはゲートに論理値６０”を与えることに
よりスイッチングトランジスタＩｎＰが非導通状態にな
って分離される。

当業者にとって素子Ａ、Ｒ及びｖＤＤは多重線型アレイ
の外部に設けられることが明らかであろう。

第１図〜第１１図に検出器が個別に読取られる基本的電
荷転送多重線型アレイの異なる実施例を示す。初めに述
べたように、ある応用、特に放射線応用では拡張電荷転
送多重線型アレイが得られるようにこの基本ア、レイの
コピーをいくつか結合することが望ましい。前記基本ア
レイにおいて、検出器は個別に読取られ、得られた信号
の処理、特にＴＤＩ機能は装置外部へ転送される。こう
した基本アレイ構造を修正したり感光領域の列に直角で
ない走査を行って、処理中に異なる基本アレイ上に位置
する検出器を関連すけ像接続欠陥を低減もしくは除去す
ることができる。

こうして、第１２図に示すように、第２図を参照して説
明した種類の多重線型アレイにより異なる基本ストリッ
プＭ−１、Ｍ及びＭ＋１が形成される。この場合、異な
る列の感光領域が互いに一致するが、各アレイ終端レベ
ルの接続欠陥を避けるために走査はＢ方向に斜めに行わ
れる。

こうして、終端の検出器を処理するために、アレイＭ−
１の最終列検出器λはアレイＭの第１列検出器Ａと関連
ずけられる。

第１３図の別の実施例において、各列の検出器は隣接線
に関して検出器１個分だけオフセットされている。こう
して、破線で示す斜線矢符Ｆ方向で消失検出器が一致す
る、この場合、走査Ｂは感光線に直角に行われる。こう
して、各アレイの終端でアレイＭ−１内の検出器Ａはプ
レイＭ内の検出器Ａ′により処理される。当業者にとっ
て各列の検出器は隣接線に対して検出器数個分だけオフ
セットできることは明らかであろうＯ 第１４図に示すさらにもう一つの実施例によれば、基本
アレイの各列の検出器隣接線に対して検出器１個分だけ
オフセットされている。この場合消失検出器、すなわち
アレイ縁の方向は破線矢印Ｆで示され、走査方向Ｂは斜
め方向であり、プレイＩＶ［−１の検出器ＡはアレイＭ
の検出器Ａ′により処理される。当業者にとって各列の
検出器は隣接線に対して１検出器分だけオフセットでき
ることは明らかであろう。

しかしながら、第１２図〜第１４図の構成においては、
ＴＤＩ動作を与えるために形成すべき検出器数はアレイ
終端においては他の場所よりも少いままである。事実、
例として４線しかないこれらの異なる図に示すように、
アレイ終端では２個もしくは３個の検出器が関連すけも
れ、ストリップ中央では４個の検出器Ｂ、、　Ｂ２．　
Ｂ３゜Ｂ４が関連ずけられる。

この欠点を克服するために、第１５図の構成が採用され
る。図示するように基本アレイの横方向の両端でＮ個の
検出器のさらにｌもしくは２列が局部的に付加され、Ｎ
はアレイの列故に対応する。

次に第１３図〜第１６図を参照して基本アレイ１ｖＩ−
１、Ｍ　、　Ｍ＋１の外部にＴＤＩ機能を与えるために
使用する原理を説明する。

例えば線に沿った位置番号により４線ａ　、ｂ。

ｃ、ｄの素子を示す第１３図の構成を考えると、形成さ
れる素子ａ　１．ｂ　ｓ　＋　ｃ　ｓ　＋　ｄ　ｔ　は
同じ指標を有し、シフトレジスタの出力シーケンスは次
のようになる。

ａｌ　＋１）２　ｒ　Ｃ３＋ｄ４　、ａ２．Ｂ３．ｃ４
．ｄ５．ａ３．Ｂ４．ｃ５．ｃｔ６＋ａ４．　°−。

例えば第４例の素子からの信号の累計は次の演算を行っ
て得られる。

Ｖ、　＝　ｄ４（３Ｔ）　＋０４（２Ｔ）　＋ｂ、（Ｔ
）　＋ａ４ここでＴは一列から次の列へ像を置換する時
間である。

第１６図の原理に従って遅延及び前記和はアナログもし
くはデジタルで得られる。

本図において、形成すべき異なる列の素子を接触器ｄ、
ｃ、ｂ、ａで示されている。素子ｄからの信号はレジス
タＲ６を通ってＴだけ遅延されて、他方の入力に素子Ｃ
からの信号を受信する、加算器Σへ送られる。出力ｃ　
十ｄはレジスタＲｅを通過しＴだけ遅延して加算器Σへ
送られ、その他方の入力は素子すからの信号を受信する
。和ｂ＋ｃ＋ｄは時間Ｔだけ遅延した後、他方の入力が
素子ａからの信号を受信し出力Ｓは形成信号を出力する
加算器Σへ送られる。

一方、基本アレイの出力は異なるアレイ上に存在する素
子を形成するようにスイッチにより次のアレイに接続が
できる。

第１６図はＴＤＩ機能を与える一方法を示すに過ぎない
ことが明白である。

前記実施例は単なる説明用であり、さまざまに変形でき
る。特に第１図の場合、電荷転送シフトレジスタを感光
領域の両側に配置したり横方向に配置したり折り返すこ
とができる。

さらに各列の終端に設けられたある数の検出器だけが前
記したような構造を使用して個別に読み出され、ＴＤＩ
機能が中央検出器のストリップ内に集積されるように多
重線型アレイを設計１−ることかできる。

【図面の簡単な説明】

第１図は本発明による多重線型プレイの第１の実施例の
略図、第２図は本発明による多重線型アレイの第２の実
施例の略図、第３図は第２図のアレイ内に集積されたデ
マルチプレクス及び読取装置の拡大略図、第４図は第３
図に略示した部分の平面図、第５ａ図〜第５ｄ図は多重
線型アレイが集積された基板内の対応する表面電圧を示
す第４図のＶ−Ｖ断面図、第６ａ図。 第６ｂ図、第７ａ図、第７ｂ図、第８ａ図及び第８ｂ図
は基板内の対応する表面電位を示す第５図のアンチブル
ーミング装置の他の実施例と同様な断面図、第９図は第
３図のデマルチプレクス及び読取り装置の第２の実施例
と同様の略図、第１０ａ図及び第１０ｂ図は夫々対応す
る表面電位を示す第９図のＶ−Ｖ断面図、第１１図は第
９図のデマルチプレクス及び読取装置の第３の実施例と
同様の略図、第１２図〜第１５図は本発明による基本ア
レイにより形成された多重線型アレイの異なる実施例、
第１６図は多重線型アレイからの出力信号を処理する装
置の線図である。 Ｄ１１〜ＤＮＰ・・・・・・検出器 Ｃ１□〜ＣＮ２・・・・・・接続 ＤＩＣ・・・・・・電荷注入装置 Ｒ０〜ＲＮ・・・・・・シフトレジスタＬ１〜ＬＮ・・
・・・・読取段 Ｍ−Ｍ、Ｍ’〜Ｍ’、Ｔ　−Ｔ　・・・・・・１２　３
２　１２　３２　１１　ＮＰ ＭＯ３トランジスタ Ｄ。　・・・・・・ダイオード Ｇ１′、０２′・・・・・・ゲート ＤＢ　・・・・・・ドレーン 特許出願人 トムソンーセーエスエフ 代理人 若　林　忠 ２ツ ト１ 第１頁の続き ＠発明者　ギー　モアル フランス国　３８１００　グルノープル　クール　ド　
ラ　リブラション　９０

Claims (1)

1. 【特許請求の範囲】 （ｌｌ　Ｐ個の感光検出器のＮ列により形成された多重
   線型電荷転送アレイにおいて、各感光検出器は接続を介
   してＮＸＰ入力からなるデマルチプレクス及び読取シス
   テムの一人カへ直結されており、ストリップの出力に得
   られた信号はストリップ外部の処理装置へ送出されるこ
   とを特徴とする多重線型電荷転送アレイ。 （２、特許請求の範囲第１項記載の多重線型電荷転送ア
   レイにおいて、前記デマルチプレクス及び読取システム
   は並列入力及び直列出力を有する少くとも１個のデマル
   チプレクス装置からなる多重線型電荷転送アレイ。 （３）特許請求の範囲第１：項、記載の多重線型電荷転
   送アレイにおいて、前記デマルチプレクス及び読取シス
   テムは並列入力とＰ。段からなる直列出力を有するｎ。 個の電荷転送シフトレジスタにより形成されており、こ
   こにｎ。はｎ。−Ｎ×レジスタの最小ピッチ／レジスタ
   のピッチとなるように選択された整数であり、ＰｏはＰ
   　ｏ　Ｘ　ｎ　ｏ　””　Ｎ　Ｘ　Ｐとなるように選択
   されており、検出器からの各接続は電荷注入装置を介し
   て１個のシフトレジスタの入力へ接続され、レジスタの
   出力は各々電荷−電圧読取段を介して外部処理装置へ接
   続されている多重線型電荷転送アレイ。 （４）特許請求の範囲第３項記載の多重線型電荷転送ア
   レイにおいて、ｎは１に等しく、デマルチプレクスシス
   テムはＮＸＰ段を有する電荷転送シフトレジスタを有し
   、各検出器とレジスタの対応する入力との間の接続は同
   列の検出器が隣接入力に接続されるように形成されてい
   る多重線型電荷転送アレイ。 （５）特許請求の範囲第３項記載の多重線型電荷転送ア
   レイにおいて、ｎはＮに等しく、デマルチプレクスシス
   テムはＰ段を有するＮ個の電荷転送シフトレジスタを有
   し、各列の光検出量がシフトレジスタに接続されている
   多重線型電荷転送アレイ。 （６）特許請求の範囲第３項記載の多重線型電荷転送ア
   レイにおいて、シフトレジスタの各段にアンチブルーミ
   ング装置が付随している多重線型電荷転送アレイ。 （７）特許請求の範囲第３項記載の多重線型電荷転送ア
   レイにおいて、各電荷注入装置は、接続を介して検出器
   へ接続された電荷注入ダイオードと、電荷転送シフトレ
   ジスタ段の入力へ向う電荷の通過を制御する注入ゲート
   により形成されている多重線型電荷転送アレイ。 （８）特許請求の範囲第７項記載の多重線型電荷転送ア
   レイにおいて、前記電荷注入装置はアンチブルーミング
   装置を付随している多重線型電荷転送アレイ。　゛ （９）特許請求の範囲第８項記載の多重線型電荷転送ア
   レイにおいて、前記アンチブルーミング装置は、定電圧
   とされたスクリーンゲートにより注入ダイオードから分
   離されたダイオードにより形成されている多重線型電荷
   転送アレイ。 Ｑ（１４！許請求の範囲第３項記載の多重線型電荷転送
   アレイにおいて、検出器からの信号電荷に、出力信号レ
   ベル及び／または分解能を制御し向上させるための電荷
   ペースを重畳する手段を有する多重線型電荷転送アレイ
   。 αυ　特許請求の範囲第１０項記載の多重線型電荷転送
   アレイにおいて、信号電荷に電荷ペースを重畳する前記
   手段は、電荷転送レジスタに直列に電荷ペースを注入す
   る電荷注入段により形成されている多重線屋電荷転送ア
   レイ。 （Ｉ７Ｊ　特許請求の範囲第１項記載の多重線型電荷転
   送アレイにおいて、前記デマルチプレクスおよび読取シ
   ステムは、各々が検出器からの接続点に接続された電圧
   読取手段と各検出器を連続的に読取るように前記読取装
   置の一つを順次アドレスする少なくとも１つのアドレス
   手段により形成されている多重線型電荷転送アレイ。 α騰　特許請求の範囲第１２項記載の多重線型電荷転送
   アレイにおいて、前記電圧読取手段は、入力が接続点を
   介して検出器に接続されたフォロア一段により形成され
   ている多重線型電荷転送アレイ。 （Ｉ４）特許請求の範囲第１２項記載の多重線型電荷転
   送アレイにおいて、前記アドレス手段は並列出力を有す
   る論理シフトレジスタにより形成されており、その−出
   力は、論理レベルが１″である時に読取手段をサイクリ
   ックにイネーブルにする読取手段にスイッチを介して接
   続されている多重線型電荷転送アレイ。 ０９　特許請求の範囲第１２項記載の多重線型電荷転送
   アレイにおいて、前記各電圧読取手段はＭＯＳ　）ラン
   ジスタにより形成されており、そのソースは対応する検
   出器に接続され、ゲートは論理シフトレジスタにより形
   成されたアドレス手段に接続され、ドレーンは直流電圧
   に接続された負荷抵抗に接続されている多重線型電荷転
   送アレイ。 １ｅ　特許請求の範囲第１項記載の多重線型電荷転送ア
   レイにおいて、アンチブルーミング装置が各検出器に付
   随している多重線型電荷転送アレイ。 １Ｄ　特許請求の範囲第１項記載の多重線型電荷転送ア
   レイにおいて、各列のアレイが検出すべき放射を連続的
   に受信する時、外部処理装置は、異なる列の走査方向に
   対して同位置を占有する検出器に集められた情報を同相
   加算する装置となる多重線型電荷転送システム。 鱈　特許請求の範囲第１７項記載の多重線型電荷転送ア
   レイにおいて、検出器に集められた情報の同相加算を保
   証する前記装置はアナログもしくはデジタル装置である
   多重線型電荷転送アレイ。 ■　特許請求の範囲第１項記載の多重線型電荷転送アレ
   イにおいて、各列の検出器が検出すべき放射を連続的に
   受信する時、走査方向は異なる列の同ランクの検出器に
   関してαの角度をなす多重線型電荷転送アレイ。 （２）特許請求の範囲第１９項記載の多重線型電荷転送
   アレイにおいて、各列の検出器は隣接線に関して１以上
   の検出器により互い違いに配置されており、走査方向は
   列に直角である多重線型電荷転送アレイ。　゛ ｔＪＤ　特許請求の範囲第１９項記載の多重線型電荷転
   送アレイにおいて、各列の検出器は隣接線に関して検出
   器の半分もしくは一部だけ互い違いに配置されている多
   重線型電荷転送プレイ。 （２）　特許請求の範囲第１９項記載の多重線型電荷転
   送アレイにおいて、検出器列が一直線である多重線型電
   荷転送アレイ。 （ハ）特許請求の範囲第１９項記載の多重線型電荷転送
   アレイにおいて、横方向両端にさらに少くとももう一列
   のＮ個の検出器を有する多重線型電荷転送アレイ。