JPS6020311B2 - エレベ−タ装置 - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は一般にェレベータ装置に関し、詳しく云えば
そのような装置用停止または着床装置に関する。

〔従来技術〕

ェレベー夕装置において、非常に小さい誤差で関連する
構造物の種々の階レベルにヱレベータカーを確実に停止
し、所定の加速度、減速度の制限内で、そして加速度お
よび減速度の変化率内で達成される階から階への受入れ
可能な時間をもってそのように停止させることは重要で
ある。

これらの要件は、直流駆動電動機、調整可能な直流電流
および直流電動機に印加される直流電圧の大きさを連続
的に調整してェレベータカーを基準速度パターンにぴっ
たり従属させる帰還制御を用いるェレベータ装置により
満足させられる。ェレベータ装置の主な費用は交流駆動
電動機を使用することにより減少できるかもしれないが
、ェレべ−タ装置の総合性能は直流駆動電動機を使用す
る装置の性能より悪くなり、従って交流駆動装置は巻上
ェレベータ速度範囲の低速度部でのみ使用される。

〔発明の目的〕

この発明の主な目的は交流駆動電動機をもつェレベータ
装置の動作を改善することであり、着床確度、階から階
までの時間および乗客の乗りごこちを蟻性にすることな
く、より早いカー運転速度を拡大可能ならしめることで
ある。

〔発明の構成〕

このような目的に鑑みて、この発明は、所定の停止点で
停止されるべきェレベータカー２０と、このェレベータ
カーの実際の移動速度に対応した第１のパルス列を供給
し、各パルスがカー移動の所定の増分を示す第１の手段
と（第４図の９２、第１２図の３１２）、ェレベータカ
−が所定停止距離に到達した後、ェレベータカーの停止
点までの所定距離の平方根に比例したェレベータカーの
所望の移動速度に対応した第２のパルス列を供給する第
２の手段と（第４図の９６、第１２図の３５０）、第１
および第２のパルス列に応答してどちらのパルス列がよ
り多くのパルスを生じているかということ及びその差の
正確な数をその出力カウントが示すように第１および第
２のパルス列に応答して量的誤差カウントを表示するカ
ウンタ手段と（第４図の１１６、第１２図の３３６）、
このカウンタ手段のカウントに応答してェレベータカー
の減速を制御する制御手段であって少くとも第１および
第２の減速力の一方を選択するもの（第５図の１５４、
第６図の１６０、第７図の２００、第８図の２１６、第
１０図の２９０、第１２図の４５２、第１４図の６４０
）とを備え、第１（第６図、第７図の１６１における論
理０）の減速力はカウントが、第１のパルス列（ＴＷ）
のパルス数が第２のパルス列（ＶＣＯ）のパルス数を越
えたことを示した時選択され、第２（第６図、第７図の
１６１における論理１）の減速力はカウントが、第２の
パルス列のパルス数が第１のパルス列のパルス数を越え
たことを示した時選択され「以てェレベータカーを所定
平均速度で停止点へ到達させる交流駆動電動機を有する
ェレベータ装置に存する。

更に、この発明では、累積誤差の量が補正される割合い
に応答する予測制御器に応答して、第１および第２の減
速力を無効とする第３の減速力を利用できる。

予測制御器は第１および第２の減速力間の切換えを減少
する時間最適装置応答を供給する。〔発明の実施例〕 この発明は添付図面に関連して以下に述べる説明からさ
らに容易に明らかとなろう。

次に図面を参照すると、第１図はェレベータカー２０を
示し、ェレベータカー２０を表わす破線は、ェレベータ
カ−２０がある速度Ｖで下側から２が磯こ到達する際の
カー部を表わす。

ェレベータカー２０が階２２に停止しようとするならば
、その理想的な応答は、力−が均一の減速−Ａを受けて
、最終休止位置からある距離−Ｄで運転開始し、これは
カーを距離０で停止点させるだろう。ェレベータカーの
運動の式は次のとおりである。ｍ Ｘ：ＤＭ＋舎２ ‘２） Ｘ＝Ｖ＋Ａｔ ｛３｝ ＸＡ 第１図のェレベータカー２０の下降にこれらの式を適用
すると、×は−Ｄにおけるスローダウン開始に続いて任
意の選択された時間ｔにおけるＤからの移動距離に等し
く、×は下降に続いて任意の選択された時間における速
度であり、Ｘは選択された減速（一Ａ）の定数である。

式■は時間ｔの関数として速度Ｘを与えるが、これは、
距離Ｘの関数として速度×を知るために、正確な距離に
カーを停止しなければならないェレベータカー制御装置
の観点から重要である。

時間ｔを速度Ｘの関数として式（２｝を解くと、■ ｔ
＝キヂＶ となる。

式‘４ｌを‘１｝式に代入すると （５’ ＸｉＤ−鑑熱 となり、従って、 ‘６’ Ｘ・＝ノ（Ｖ２一沙の）十２２ＡＸとなる。

×が零に近づくとＸは零に近づき、Ｄ（または一Ｄ）が
×に等しいと×はＶに等しいのでト（Ｖ２‐泌０）の項
は零に等しくならなければならない。

従って、階へ動くための距離Ｘに対するェレベータカー
の速度は‘７’ 文＝あ辰 である。

式‘７鵬運動ェネルギ変換の適当な速度で、乗客に不快
さを与えない理想的な妥協点を決める時間、距離および
均一な減速の相互関係を示す。

式｛７股第２図に示す放物線２１で表わされ、こ）で縦
軸は速度×であり、横軸は距離Ｘである。初期速度Ｖに
対する最高または最大カー速度ＶはＶｍであり、これは
正常な状態でのェレベータカーの最大速度であり、移動
距離は負の横座標−×として示される。Ａは均一な減速
度定数であるので、速度Ｘ対時間は直線であり、これは
速度Ｘ対時間Ｔをプロットしたグラフである第３図で示
される。

最大速度Ｖｍからのカーの減速は直線２４で表わされる
。破線部分２４′はヱレベータカ−が停止する前の最終
時に印加され得る減速パターンのフレャ（ｎａｒｅ）を
表わす。この発明の所定の減速速度を選択し、これは乗
客の乗りごこちを考えると−１．２メートル（一４フィ
ート）／包皮 であり、この減速をェレベータカー２０
が減速される放物線または減速速度対距離パターンに設
定する。

第２図に示すように、ェレベータカーが、距離−Ｄに到
達する時、最大速度Ｖｍで移動しているならば、制御要
素、例えばェレベータシステムの電気機械ブレーキは同
時に作動して、ェレベータカーを減速し始める。距離−
Ｄに到達する時、ェレベータカーの初期速度がＶｍより
４・さげれば、ェレベータカーの速度は、ェレベータカ
ーの速度および位置が放物線２１のある点に一致するま
で、修正されない。放物線２１のこの点に達すると、制
御要素はェレベータカーを放物線に沿って零距離点、す
なわちェレベー夕カーが停止しようとする階の階レベル
まで減速するように作動される。換言すれば、停止距離
は全速度に対して常に正確に−Ｄであるが、停止距離の
減速部分はェレベータカーの初期速度に依存する。初期
速度がＶｍより小さい、例えば第２図に示すようにＶ′
であるならば、停止距離一Ｄは−Ｄから−Ｘ′まで広が
る第１の部分２６と−×′から０まで広がる第２の部分
を含むだろう。第３図の直線３０は、初期速度Ｖ′から
停止までの減速中の速度対時間の関係を決定する。零速
度に達する前の最終時におけるフレアは破線３２で示さ
れる。フレアは着床時間をＴ′からＴ″までわずかに広
げる。この発明のディジタル制御は、式｛７｝によって
、数理的に決定される放物線２１を決めるように作動し
、Ｖｍおよびそれ以下の速度からの全初期カー速度は乗
客の乗りごこちおよび所望の停止位置の正確で最適な能
力の両方をもたらす。

第４図はこの発明によって構成される改善されたェレベ
ータシステム４０を部分的に示すブロック図である。

ェレベータシステム４川ま建物内に垂直移動できるよう
に装架され、その各階例えば階２２を就役するためのヱ
レベータカ−２０を含む。ェレベータカ−２０は４２で
示すような複数個のワイヤロープで吊り下げされ、これ
らのワイヤロープ４２は巻上げェレベータ駆動機４８の
出力軸４６に装架された駆動綱車４４に通されている。
例示のため、巻上げェレベータ駆動機４８は接触器５０
を経て交流電源に接続される３相譲導電動機と、この３
相談導電動機および駆動網車４４間に設けられた減速歯
車を含むものとする。単速度誘導電動機で十分であるが
、継続および検査中ェレベータカーの手動運転のための
低速度を得るために２速度譲導電動機が使用され得る。
ドラム５４と、スプリングが付けられ且つブレーキコイ
ル５８を経て電気的に解放されているブレーキシュー５
６とを含む電気機械式ブレーキ５２はブレーキがかけら
れるとき、駆動網車４４に接続された出力麹に制動トル
クが与えるように装架される。ブレーキコイル５８はブ
レーキ駆動機または制御器６０を経て付勢または消勢さ
れる。つり合おもり６２はワイヤロープ４２の池端に接
続される。

ェレベータカー２０１こ接続されるガバナロープ６３は
昇降路の上端で調速綱車６４に適され、そして昇降路の
底部に設けられた滑車６６に通される。ディジタル帰還
発生器６５は、坂部材７０の歯車のような周辺部に間隔
をおいて設けられた開口すなわち歯６８の効果により、
ェレベータカー２０を移動させるように設けられたピッ
クアップ６７を含み、前記板部村７川ま調速綱車６４と
共に働くように装架され、例えば調速綱車６４の軸に装
架される。

板部材７０の閉口すなわち歯６８は一定の間隔をもって
設けられ、ピックアップ６７にカー移動の標準増加毎に
１パルス、例えばカーが０．１２７肌（０．０５インチ
）移動する毎に１パルス発生させる。ピックアップ６７
は例えば電磁的または光学的な任意の適当な型でよく、
電磁放射源７１およびその検出器７２を有する光学検出
器は照射される。

距離パルスは他の任意の適当な方法、例えば回転ドラム
を経て発生してもよく、また線形駆動変換器は例えば閉
口を有するテープや開運移動するように装架された検出
器を使用してもよい。ピックアップ６７はェレベータカ
ーでの機械的運動を表わすパルス列を発生し、速度およ
び距離はパルス密度およびパルス数にそれぞれ類似され
る。ェレベータカー２０の押ボタンアレイに登録される
ようなカー呼びは、７６で示す移動ケーブルの導体を経
て秦場選択器７４に送られる。各階に装架された押ボタ
ン、例えば押ボタン７８により登録されるような秦場呼
びは、８０で示す導体を経て乗場選択器７４に送られる
。階に関するカー位置、例えばェレベータカーがある階
から第１図に示す距離Ｄにあるときを正確に決定するた
めのカー位置は、【ａ｝カムおよびリミットスイッチ、
｛ｂ’磁石および磁気的作動スイッチ、｛ｄ譲導継電器
および金属板等により決定され得る。

選択された位置表示器の型に応じて、ェレベータカーに
装架されているデバイス８２は、位置Ｄが達成され、そ
れぞれ上向き、下向きのカー移動に対する距離Ｄを検出
する昇降路に袋架された位置表示器８４，８６により表
示されるときを検出する。距離Ｄが検出されると、この
表示は移動ケーブル７６を経て秦場選択器７４へ送られ
る。距離Ｄが検出され、カーが階に対するカー呼びまた
は秦場呼びを有する時、またはそれが終端階であるとき
、あるいはカーがその階に駐在されている時、秦場選択
器７４は、８８で示す導体または導体群を経てこの発明
に係るディジタル制御回路のための信号を発生する。

ディジタル制御回路は、サイクル当りの２相出力と、同
時に生ずる実際のカー位置パルスおよび所望のカー位置
パルスを時間内に分離できるように選択されたサイクル
速度を有するクロツク発振器９０を備えている。

クロック発振器９０の出力はディジタル帰還発生器６５
の一部であるパルス形成器９２に供給される。パルス形
成器９２はピックアップ６７の検出器７２により生じた
パルスを受信する。パルス形成器９２は検出器７２によ
り生じた各パルスに対して１出力パルスＴＷを発生し、
この出力パルスは、クロック発振器９０の２相のうちの
選択された１相の間供給される。２つの相が、高相およ
び低相のそれに対して論理１および論理０と称されるな
らば、パルス形成器９２により生じたパルスは論理１の
相中にあるものとする。

クロック発振器９０の出力は、またパルス形成器９２か
らの出力パルス、並びにディジタル速度パターン発生器
９６からのパルスＶＣＯを受けるパルス同期装置９４に
接続され、ディジタル速度パターン発生器９６はアップ
ダウンカウンタ９８、乗算Ｄ／Ａコンバータ１００、平
方根装置１０２および電圧制御発振器１０４を備えてい
る。

電圧制御発振器１０４は帰還パルスＶＣＯを発生する。
パルス同期装置９４はクロツク発振器９０からのアップ
ダウン相に応答して、同時のＴＷおよびＶＣＯパルスを
分離し、分離されたＴＷおよびＶＣＯパルスをゲート１
０６を経てアップダウンカウンタ９８のそれぞれアップ
およびダウンの各入力端に印加する。

後述されるように、ゲート１０６は一致検出器１０８に
より制御される。ェレベータカー２０が、停止しようと
する階に関連する位置Ｄに到達する前に、アップダウン
カウンタ９８は、カーが進んでいる特定の速度で減速さ
れるべきである距離−Ｘ′に対応する２進数をカウント
するだろう。これは、ＴＷパルスカウントに従属され、
第２図に示す放物状の速度−距離特性を供給する帰還ル
ープすなわちディジタル速度パターン発生器９６により
達成される。カーの速度が早くなればなる程、アップダ
ウンカウンタ９８のカウントも多くなり、このカウント
は、カーの速度がそれぞれ増加または減少するにつれて
自動的に増加または減少するだろう。アップダウンカウ
ンタ９８はＴＷ速度でカウントアップし、ＶＣＯ速度で
カウントダウンし、そしてカーが点−Ｄに達する前にＶ
ＣＯ速度がＴＷ速度に続くが、式‘机こより作動する帰
還ループより修正されない。さらに詳しく云えば、アッ
プダウンカウンタ９８のカウントは距離Ｘを表わし、こ
のカウントは所望の減速速度の２倍すなわち泌を表わす
定数を掛けられる。

定数２Ａは端子１ １ ０で表わされる直流電源によっ
て供給してもよく、様子１１０は調整抵抗器１１２を経
て乗算Ｄ／Ａコンバータ１００の乗算入力端のうちの一
つに接続される。調整抵抗１１２の設定は所望の減速速
度により決定される。従って、乗算Ｄ／Ａコンバータ１
００の出力は２ＡＸに等しく、そして平方根装置１０２
は電圧制御発振器１０４に印加される。信号ノ沙以を発
生する。電圧制御発振器１０４はノ２ＡＸの大きさに応
じた速度でパルス列ＶＣＯを供給する。従って、第２図
を参照するに、アップダウンカゥンタ９８は距離−Ｄに
達したとき、ェレベータカーが減速されるべき距離−Ｘ
′を正確に決めるカウントを含み、その距離はカーが距
離−Ｄに達する正確な時間に初期カー速度と呼ばれ得る
カーの速度に応答する。ディジタル制御回路の残りの部
分は、アップダウン指令スタガ装置１１４、第２のアッ
プダウンカウンタ１１６、このアップダウンカウン夕１
１６用のＤプリセット１１８およびＤ／２プリセット１
２０、Ｄ／Ａコンバータ１２２、加算回路１２４、ゲー
ト１２６，１２８および１３０を含む。

一致検出器１０８は、制御ゲート１０６に加えて、また
ゲート１２６および１２８、Ｄ／２プリセツト１２０お
よび接触器５０を制御する。ゲート１２８は電圧制御発
振器１０４からアップダウンカウンタ９８ののカウント
ダウン入力端およびアップダウン指令スタガ装置１１４
の入力端へのＶＣＯパルスの印加を制御する。ゲート１
３０はパルス形成器９２からアップダウン指令スタガ装
置１１４の他の入力端へのＴＷパルスの印加を制御する
。クロック発振器９０はアップダウン指令スタガ装置１
１４に接続され、同時のＴＷおよびＶＣＯのパルスを分
離する。アップダウンカウンター１６はアップダウン指
令スタガ装置１１４から分離されたＴＷおよびＶＣＯの
パルスを受け「その出力カウントをＤ／Ａコンバータ１
２２に印加する。

Ｄ／Ａコンバータ１２２の出力は加算回路１２４のプラ
ス入力端に供帯溝される。Ｄ／Ａコンバータ１２２の出
力電圧と加算回路１２４のマイナス入力端に印放される
一定電圧との差がゲート１２６を経てブレーキ制御器６
０に印加される。この一定電圧は、端子１３４で示され
る直流電源に接続された調整抵抗１３２によって選択さ
れる。ブレーキ制御回路６０は加算回路１２４からのア
ナログ信号の大きさに応答してブレーキコイル５８を付
勢する。Ｄプリセット１１８は、一致検出器１０８およ
びゲート１３０と同様に秦場選択器７４に応答する。Ｄ
プリセット１１８は、アップダウンカウンタ１１６を第
２図に示す正確な距離−Ｄに等しいカウントに設定し、
このプリセットは位置−Ｄにおけるェレベータカーの到
着までの任意の時間に生ずるかもしれない。ェレベータ
カーが位置−Ｄに到達し、そしてこの特定の−Ｄ位置と
関連する階に停止しようとするとき秦場選択器７４はゲ
ート１３０をターンオンする信号を発生して、ＴＷパル
スをアップダウンカウンタ１１６のカウントダウン入力
端に送り、このカウンタはプリセットカウントＤから開
始する。

一致検出器１０８はアップダウンカゥンタ９８の２進カ
ウントをアップダウンカウン夕１１６の２進カウントと
比較する。

任意の時刻におけるアップダウンカウン夕９８のカウン
トは、カーが第２図に示す放物線速度／距離パターンに
沿って減速されるべき距離−Ｘ′を表わす。ェレべ−タ
カーが点Ｄにおいて最大速度Ｖｍで移動しているならば
、そのカウントは、秦場選択器７４が停止信号を発生す
る時に等しいだろうし、一致検出器１０８は、ゲート１
０６を閉じ、接触器５０を開いてＡＣ駆動電動機を消勢
し、ゲート１２８を開き、そしてＤ／２プリセット１２
川こアップダウンカウンタ１１６を距離Ｄ／２に等しい
カウントにプリセットさせる一致信号を供給するだろう
。Ｄ／２プリセット１２０は、零誤差でさえアップダウ
ンカウント１１６に実質的なカウント値を発生させるバ
イアスであり、そしてまた、カーが同時に任意の選択さ
れた点で占めるべき位置よりす）んでいるか、あるいは
遅れているかにか）わらず、常に同じ零カウント側にあ
るＤ／Ａコンバータのためのカウント値を供給するバイ
アスである。同時に行われるゲート１０６の閉成および
ゲート１２８の開放は、式｛７｝の理想的または所望の
パルス列基準表示を開始し、アップダウンカウンタ９８
は減速位置Ｘ′の２進カウントから後方の零の２進カウ
ントヘステップし始める。

実際のカーの動きに応答するＴＷパルス列および所望の
カーの動きに応答するＶＣＯパルスは、アップダウン指
令スタガ装置１１４を経て、アップダウンカウンター１
６のカウントダウン入力端およびカウントアップ入力端
にそれぞれ印加される。

アップダウンカウンター１６におけるこの理想パルス列
と実パルス列のディジタル比較は、Ｄ／２バイアスカウ
ントに対してディジタル積分による全累積誤差を呈する
。ゲート１２６は、加算回路１２４からのアナログ誤差
信号を供給してブレーキ制御器６０を作動する。加算回
路１２４はＤ／２プリセット１２０によりディジタル的
に誘導されたＤ／２バイアスを除去し、第２図の放物線
スローダウン速度対距離パターンからェレベータカーの
偏移を表わす真のアナログ誤差信号を供給する。電動機
軸上の電気機械式ブレーキ５２はアナログ誤差信号に応
答して、所望の休止位置に達するまでェレベータカーの
所望の停止特性を維持する。さらに、カーの上昇移動か
または下降移動のいずれからの１つのＴＷパルスでさえ
、アップダウンカウンタ９８が零までカウントダウンし
、電圧制御発振器１０４がその最終パルスを導出した後
ブレーキを一様に設定させる。距離−Ｄに達する時、ェ
レベータカーの速度がＶｍ以下ならば、アップダウンカ
ウンタ９８のカウントはアップダウンカウンタ１１６の
プリセツトＤカウントより小さく、ゲート１３０はＴＷ
パルスをアップダウン指令スタガ装置１１４を経てアッ
プダウンカウンター１６のカウントダウン入力端に印加
するだろう。この一致方向へのアップダウンカウンタ１
１６のダウンカウントの期間中、アップダウンカウンタ
９８は、ディジタル速度パターン発生器９６を通してＶ
ＣＯパルスをなお使用しているパルス周期装置の方向に
基づいて、カー速度の増加または減少のそれぞれに応答
するそのＸ′カウントを増加するかまたは減少させる。
この使用は、アップダウンカウンタ９８および１１６の
Ｘ′カウントの一致で終了し、一Ｄから−Ｘ′までのカ
ー速度の変化は電圧制御発振器１０４、および両方のア
ップダウンカウンタ９８，１１６により適当に追従され
る。一致すると、カー速度および位置は第２図の放物線
減速パターンに正確にあり、ブレーキ動作は、カーが階
レベルから距離−Ｄに達する時の速度Ｖｍで移動してい
る状態の間開始する。第３図に示すフレア減速は第４図
に示すシステムにより、またアップダウンカウンタ９８
の所定カウントで乗算Ｄ／Ａコンバータ１ ００へ２Ａ
入力を印加することにより容易に達成され得る。

第４図のェレベータ装置は、アップダウンカウンタ１１
６のディジタル誤差を減速装置すなわち第４図の実施例
における電気機械式ブレーキ５２の制御用アナログ信号
に変換する。情報のパルス列表示は、電子ノイズに対す
る十分なスレッショルドを提供し、正確で広範囲の信号
伝送を可能とする。従って、駆動増幅器を完全に通して
制御システムのディジタル特性を持続することが望まし
い。さらに、誤差に応答して過大なまたは過小の補正力
の印加に起因する任意の過度オーバーシュート或いはア
ンダーシュートを予測することにより、そのようなディ
ジタルシステムにおける時間最適応答を達成することが
望ましい。さらに、時間遅れ発生信号フィル夕を使用し
ない第４図の概念によるディジタル処理と、Ｄ／Ａコン
バータや２進減算器を用いないで生ずる誤差信号を組合
わせることが望ましい。ディジタル誤差信号は、‘１｝
距離を当該階に正確に固定するディジタル基準のパルス
Ｄの数を平衡にしなければならない歯車全体の正確な累
積または量的誤差、■ェレベータカーの均一な減速が所
望の着床に正しく維持され得るようなパルス間隔の差の
形における速度誤差の正確な質的指示の両方を呈するす
ぐれた情報構成を可能とする。

このディジタル手法は、速度、温度および年月に対して
非線形であるブレーキの制御を可能とする。第５図はバ
ングーバング（ｂａ唯一舷ｎｇ）デイジタル誤差帰還制
御装置１５０のブロック図であり、この装置１５川まプ
リセット可能なアップダウンカウンタ１１６までは第４
図に示す装置と同様であってもよい。第４図ですでに述
べた項目に同様な第５図の装置は、第４図と同じ参照番
号が最初の符号で与えられ、再び詳細には説明されない
だろう。制御装置１５０１こおいて、アップダウンカウ
ンタ１１６′は１５２で示す適当なプリセット装置によ
り２進アドレス１０００にプリセットされる。

ＱＤ上の論理１、すなわちその出力カウントの最上位の
ビット（ＭＳＢ）は、バングーバング増幅器１５４をし
て、例えば第４図に示すようなブレーキコイル５８を含
み得る駆動器１５６に最大の装置駆動を与える。駆動器
１５６へ印加される全駆動で、最小ブレーキング効果が
得られ、帰還パルス列ＴＷの速度は、やがて基準パルス
刃ＷＣＯの速度を越えるだろう。それから、アップダウ
ンカウンタ１１６′は、最上位のビットＱＤが零となる
時２進アドレス０１１１に補正され、最大装置駆動が「
ブレーキングトルクを電動機駆動軸に与える零まで減
少される。リミットサイクルは、アップダウンカウンタ
１１６′が出力アドレスまたはカウント１０００および
０１１１間で前後に切換る際に要求される。後述される
ような予測制御は、このようなりミットサイクルの存在
を助長する。アップダウンカウンタ１１６′は、両方の
誤差が最小化されるべきである際に、ェレベータ制御で
重要な累積または量的誤差、並びに質的誤差のための蓄
積容量を有する。

この発明は、正または負のいずれかの累積誤差が補正さ
れる速度で制御し、そして第５図に示すバングーバング
増幅器１５４のため使用され得る第６図の駆動増幅器ま
たはィンバータ１６０を呈示する。また、駆動増幅器１
６０は中間モードをバングーハング（ｂａｂｇ−ｈａ
増）モードと称するフルーオン（ｆ山１一ｏｎ）および
フルーオフ（血１１一ｏｆ）に助長するために使用され
得る。駆動増幅器１６川ま第１の入力端子１６１および
第２の入力端子１６３をそれぞれ有する。バングーバン
グモードが所望されるならば、入力端子１６１はアップ
ダウンカウンタ１１６′の出力端子ＱＤに接続され、入
力端子１６３は使用されない。駆動増幅器１６０の出力
側は、第４図に示すブル−キコィル５８に同様なプレー
キコィル５８′でもよい駆動器に接続される。駆動増幅
器１６０は第１の接合トランジスタ１６２、第２の接合
トランジスタ１６４および第３の接合トランジスタ１６
６を含み、トランジスタ１６２および１６４はＮＰＮ型
であり、トランジスタ１６６はＰＮＰ型である。さらに
、駆動増幅器１６０は、抵抗１６８，１７０，１７２，
１７４および１７６、整流ダイオード１８０，１８２，
１８４および１８６、端子１９０および１９２でそれぞ
れ表わされる正および負の電源を備えている。

入力端子１６１は、抵抗１６８およびダイオード１８０
を経てトランジスタ１６２のベースに接続され、ダイオ
ード１８０はベースに電流を通すように接続される。抵
抗１６８とダイオード１８０の接続点１９４はダイオー
ド１８２および１８４を経て正端子１９川こ接続され、
各ダイオードは後続点１９４から正端子１９川こ電流を
通すように接続される。トランジスタ１６２のベースは
抵抗１７０を経て負端子１９２に接続され、そのヱミツ
タはトランジスタ１６４のベースに接続され、入力端子
１６３に接続され、そして抵抗１７２を経て負端子１９
２に接続される。トランジスタ１６２のコレク外ま抵抗
１７４を経てトランジスタ１６６のベースに接続され、
また、トランジスタ１６６のベースは抵抗１７６を経て
正端子１９０へ接続される。トランジスタ１６６のェミ
ッタは正端子１９０へ接続され、そのコレクタは負端子
１９２からコレクタへ電流を通すように接続されるダイ
オード１８６を経て負端子１９２に接続される。トラン
ジスタ１６４はそのコレクタが正端子１９０１こ接続さ
れ、そのェミッ夕が負端子１９２に接続される。ブレー
キコイル５８′はトランジスタ１６４および１６６の各
コレクタに接続される。バングーバングモードの駆動増
幅器１６０の動作中、アップダウンカウンタ１１６′の
出力端子ＱＤから入力端子１６１への論理１出力は３個
のトランジスタの全てを飽和させて、正端子１９０、ト
ランジスタ１６６のエミツターコレクタ路、ブレーキコ
イル５８′およびトランジスタ１６４のコレクターヱミ
ツタ略からブレーキコイルへ最大プラス・マイナス駆動
を与える。

出力ＱＤが論理０に変ると、３個のトランジスタの全て
がターンオフし、ブレーキコイル５８をして全負電圧か
ら正電圧までにおいてその蓄積されたェネルギをダイオ
ード１８６および１８４を通して直ちに放電させる。後
述されるように、ハングモードと呼ばれる第３のモード
は入力端子１６１が論理０になる時、論理１を入力端子
１６３に印加して得てもよい。

これはトランジスタ１６４を導適状態とし、トランジス
タ１６４およびダイオード１８６を通る転流路を呈する
。この転流路はブレーキコイル５８′の界磁に蓄積され
たェネルギをそれ自身の内部抵抗を通してきわめてゆっ
くり消散させる。バングーハング帰還制御システムは最
初の２つのモードのみを使用し、一方パンダーハング帰
還制御システムは３つのモード全部を使用する。第７図
は、第３の動作モードが無期限に維持される以外は、第
６図に示す駆動増幅器１６０と同様の駆動増幅器２００
の回路図である。

第Ｓ図の実施例において、入力端子１６１に印放される
論理１の信号は入力端子１６３に印加される論理１を無
効とする。第７図の実施例において、入力端子１６３に
印加される論理１は入力端子１６１による制御を無効に
する。第６図および第７図の同じ参照番号は同じ部品お
よび機能を示す。第７図において、ＮＰＮトランジスタ
２０２および２０４が、抵抗２０６および調整抵抗２０
８と共に追加されている。

入力端子１６３による制御はトランジスター６４からト
ランジスタ２０２へ転送される。入力端子１６３はトラ
ンジスタ２０２のベースと、抵抗２０６を経て負端子１
９２へ接続される。トランジスタ２０２のコレクタはト
ランジスタ１６２のコレクタに接続され、そのェミッタ
はトランジスタ２０４のベースに接続される。トランジ
スタ２０４のェミツタは負端子１９２に接続され、その
コレクタは調整抵抗２０８を経てトランジスタ１６４の
コレクタに接続される。ダイオード１８２の力ソードは
、トランジスタ１６４のコレクタに代つて、トランジス
タ２０４のコレクタに接続される。第７図の実施例にお
いて、入力端子１６３における論理１はトランジスタ２
０２および２０４を導適させ、ブレーキコイル５８′、
抵抗２０８、トランジスタ２０４およびダイオード１８
６を通る維持ハング（ｓ船ｔａｉ船ｄｈａｎｇ）電流路
を供する。

トランジスタ２０２および２０４が導適する時、トラン
ジス夕１６２，１６４および１６６は、入力端子１６１
に印加される信号にか）わらず、導通できない。それぞ
れ第６図および第７図で説明した動作中のハングモード
および維持ハングモードの目的は、‘ａーある用途で、
また電力消費の大きな減少となる駆動増幅器のスイッチ
ング速度を減少すること、‘ｂ｝蓑誤差でと）、まるよ
うな装置の傾向を増大することである。

デッドバンドおよび予測制御が、ディジタル帰還制御が
最適時となるようにある方法で使用され得るようなディ
ジタル誤差のこれらの３つの質的状態の大きれま次に説
明されるだろう。第５図のアップダウンカウンタ１１６
′の大きな累積誤差工程が、装置に課せられた数ステッ
プの変化により、零誤差の２進１０００から０１１１イ
ンターフェイスまでのアップまたはダウンのいずれかを
起こさせるものとする。

累積誤差は２進１０００から０１１１インターフェイス
までと離れた範囲まで誤差パルスの２進カウントの形で
アップダウンカウンタ１１６′に記憶される。この累積
誤差は、ＶＣＯおよびＴＷパルスの全てが平衡に戻され
る時のみ補正される。全ハング駆動能力の影響下でＶＣ
ＯおよびＴＷパルス平衡の復旧中における非予測帰還制
御システムの復帰振動は類積誤差および質的誤差の両方
のため共通の零誤差状態の多小のオーバーシュートとな
るだろう。零誤差インターフェイスが達成される前に、
ある予測制御が適当な時刻における駆動を反転するよう
に使用されるなら‘ま、過剰な過渡はさけられる。予測
時に決定され得る判定基準は、時間、アドレス１０００
とのビット差、および駆動器応答のある考慮に関連する
アップダウンカウンタ１１６′のビット変化率による。
第８図は第５図の制御装置１５０に、予測特性を付加し
、論取り専用メモリ２１２、予測回路２１４およびバン
グーバング増幅器および駆動器２１６を含むディジタル
誤差帰還制御システム２１０の回路図である。

バングーバング増幅器および駆動器２１６は、第６図に
示す駆動増幅器１６０およびブレーキコイル５８でもよ
く、その入力端子２１７は駆動増幅器１６０の入力端子
１６１に対応する。第５図および第８図で同じ参照番号
は同じ構成部品を表わす。インターシル（ｌｎｔｅ岱ｉ
ｌ）ＩＭ５６０的でもよい議取り専用メモリ２１２は１
０００一０１１１中性インターフェイス以上および以下
で２進入力アドレスに応答して６ビット２進出力語を供
給する。

２進アドレスは、アップダウンカウンタ１ １６′の出
力ＱＡ，ＱＢ，ＱＣおよびＱＤを使用して与えられる。

予測回路２１４はＮＰＮ接合トランジスタ２２０、演算
増幅器のような比較器２２２、抵抗２２４，２２６，２
２８，２３０，２３４，２３６，２３８，２４０，２４
２，２４４および２４６、コンデンサ２４８、ツエナー
ダイオード２５０および端子２５２で表わされる正電源
を備えている。抵抗２２４は最上位ビット（ＭＳＢ）を
表わす読取り専用メモＩＪ２１２の出力側に接続され、
抵抗２２６，２２８，２３０，２３２および２３４は、
抵抗２３４が用いられる最下位ビット（ＢＢ）に結合さ
れるように、次第に低くなるビット部分を表わす読取り
専用メモリ２１２の入力側に接続される。抵抗２２４，
２２６，２２８，２３０，２３２および２３４の残りの
端子はトランジスタ２２０のェミッ夕に接続される。抵
抗２３６、コンデンサ２４８および抵抗２３８は、番号
順に正端子２５２から接地へ直列接続される。

同様に、抵抗２４０，２４２および２４４が正端子２５
２から接地へ直列接続される。ッェナーダィオード２５
０は直列接続の抵抗２４２および２４４の両端に接続さ
れ、そのアノードは接地され、そのカソードは接続点２
５８に接続される。トランジスタ２２０のコレクタは抵
抗２３６とコンデンサ２４８の間の接続点２６０１こ接
続され、そのベースは接続点２５８に接続される。比較
器２２２の非反転入力端子はコンデンサ２４８および抵
抗２３８間の接続点２６２に接続され、その反転入力端
子は抵抗２４２および２４４間の接続点２６４に接続さ
れる。抵抗２４６は比較器２２２の出力端子とその非反
転入力端子との間接続された帰還抵抗である。また、デ
ィジタル誤差帰還制御装置２１川ま排他的ＯＲ２７０を
含み、この排他的ＯＲ２７０１まその入力端子が比較器
２２２の出力端子に接続され、その他方の入力端子がア
ップダウンカウンター １６′の出力端子ＱＤに接続さ
れる。

排他的ＯＲ２７０の出力側はバングーバング増幅器およ
び駆動器２１６の入力端子２１７に接続される。議取り
専用メモリ２１２はアップダウンカゥン夕１１６′によ
り与えられる各アドレスに対する選択された２進出力を
供聯合するようにプログラムされる。各論取り専用メモ
リの出力はトランジスタ２２０のェミッタに接続された
一つの抵抗または抵抗の組合わせを選択し、これはアッ
プダウンカウンタ１１６′により生ずるカウントまたは
議取り専用メモリアドレスで表わされる誤差の大きさに
応答する大きさをもつトランジスタ２２０を流れる電流
を生ずる。ＴＷカウントおよびＶＣＯカウント間の累積
アップ誤差または累積ダウン誤差が大きくなればなるほ
ど、トランジスタ２２０を流れる電流は大きくなる。第
９図はトランジスタ２２０を流れる電流対アップダウン
カウンター１６′により生ずる出力カウントまたはアド
レスをプロットしたグラフである。第９図の電流曲線は
、明らかにアップダウンカウン夕１１６の出力ＱＤの論
理０状態および論理１状態間の中性インターフェイスに
おける最小のトランジスタ電流を示し、誤差の大きさと
しての増大するトランジスタ電流はこのインターフェス
からいずれかの方向に増大する。累積誤差がいずれかの
方向に増大すると、比較器２２２は接続点２６２におけ
る負電位でホールドオフされ、これはコンデンサ２４８
からトランジスタ２２０のコレクタへの電流、並びに接
続点２６４の反転基準電位から電流により与えられる。

比較器２２２がホールドオフされると、排他的ＯＲ２７
０の総合入力端子に印加される論理０は、排他的ＯＲを
してアップダウンカウンター １６′の出力端子ＱＤか
らバングーバング増幅器および駆動器２１６へ０または
１ハングーハング指令を通過させる。いずれかの方向か
らの累積誤差が中性ィンタフェィスの方向へ補正される
と、トランジスタ２２０の電流は第９図に示すように、
プログラムされた方法で減少する。

それから、接続点２６２はコンデンサ２４８の再充電の
割合いに応じて時間依存量により正となる。コンデンサ
２４８の充電率が十分に大きいならば、接続点２６２は
時々刻々接続点２６４における基準電位を越え、そして
比較器２２２は論理１を排他的ＯＲ２７０へ印加するだ
ろう。従って、この比較器２２２の論理１出力は過大な
オーバーシュートを防ぐために予測の円滑化を必要とす
る中性インターフェイス方向への急速な復帰を示す。Ｑ
Ｄが例えばアップ誤差をなお示していたとしても、論理
ＩＱＤ指令は予測回路２４により論理０指令に変えられ
、この論理０指令はそれが通常行っているより早くバン
グーバング増幅器２１６を切換える。同様に、ＱＤがダ
ウン誤差を示しているならば、比較器２２２が論理１出
力を供給する時、論理０の出力ＱＤは排他的ＯＲ２７０
１こより論理１に切換えられ、ＱＤがバングーバング増
幅器２１６を通常切換えられているより早くそれを切換
えるだろう。この予測回路２１４によるＱＤの無効（ｏ
ｖｅｒｒｉｄｅ）は時間最適応答を提供し、帰還制御を
中性インターフェイスの付近に最適に復帰させ、その制
限サイクルを見し、出させる。第８図はバングーバング
信号の時間最適無効を供し、第６図および第７図に示し
た増幅器で利用された予測ハングモードを使用しない。

第１０図はハングモ−ドを使用し、従って、第６図およ
び第７図に示す増幅器のいずれかを使用してもよいディ
ジタル誤差帰還制御システム２８０の回路図を示す。第
８図および第１０図の同じ参照番号は同じ部品を示す。
ディジタル誤差帰還制御装置２８川ま、正端子２５２か
ら接続点２６２へ直列接続された抵抗２８２および２８
４を付加した以外は、第８図に示す予測回路２１４と同
様の予測回路２８１を備えている。

これらの２つの抵抗間の接続点２８６は読取り専用メモ
リ２１２の使用されてない出力端子に接続され、その出
力ビットは２進中性アドレスすなわち雲誤差でのみ“開
”を読取り、さもなければ接続点２８６を効果的に接地
するようにプログラムされる。比較器２２２の出力例は
バングーバング増幅器および駆動器２９０の入力端子２
９４に接続され、この入力端子２９４は第６図または第
７図のいずれかに示す増幅器の入力端子１６３を表わし
、そしてアップダウンカウンター１６′の出力端子ＱＤ
はバングーバング増幅器および駆動器２９０の入力端子
２９２に接続され、この入力端子２９２は第６図または
第７図のいずれかに示す増幅器の入力端子１６１を表わ
す。第１０図の装置において、アップダウンカウンター
１６′の中性アドレスは、ハング演算モードがＱＤから
の１または０のいずれかに勝つように、例えば２進１０
００が選択される。

読取り専用メモリ２１２は、第９図のグラフで示すよう
な中性インターフェイスの各側における値０１１１およ
び１０００を両方に代って、第１１図のグラフで示すよ
うにアドレス１０００のみで最小電流を供給するように
プログラムされる。ディジタル誤差帰還制御装置２８０
の動作中、駆動の予測緩和は反対極性のバングよりむし
ろハングモードを生ずる中性アドレス１０００にある。

予測回路２８１がオーバーシュートを予測し、比較器２
２２の出力側における論理１を入力端子２９４に供給す
ると、その結果生じたハングモードは、琴誤差がコイル
ェネルギの最終消散で生ずるようにブレーキコイルに蓄
積されたェネルギを消散するだろう。その後、ハング位
置は、接続点２６２を接続点２６４の電位に維持する接
続点２６２に印加される電圧により零誤差が維持されて
いる限り維持されるだろう。ハングモードが減少誤差を
して中性アドレスを横切らせるならば、そこにおける停
止作用に代って、反対極性のハング駆動は、トランジス
タ２２０の電流の変化率が減少から増大に向うので予測
回路２８１からの抑制を受けないだろうし、接続点２８
６は零誤差以外の全てのアドレスで接地されるだろう。
第１２Ａ図および第１２Ｂ図は、電気機械式摩擦ブレー
キのブレーキコイルのようなェレベー夕装置の減速制御
要素を作動するためのディジタル帰還制御装置を含む改
善されたェレベー夕装置３００を得るために組立てられ
得る回路図である。

第１３図はェレベータ装置３００の動作を理解するため
に付けられたグラフであり、それは第１２Ａ図および第
１２Ｂ図を説明する際に適当に参照されるだろう。第１
２Ａ図および第１２８図に示すこの発明の実施例は、デ
ィジタル帰還制御システムのある機能を行うための幾つ
かの別な構成を示すもので、その機能は第４図、第６図
、第７図、第８図および第１０図に関して前に説明して
いる。ェレベー夕装置３０川まェレベークカーの動きに
応答し、例えば歯車３０２、電磁放射源３０４、この電
磁放射の検出器３０６およびパルス発生器３０８に応答
してパルスＴＷを発生する手段を備えている。

電磁放射源３０４および検出器３０６は、ェレベータカ
−移動の各標準増加例えば０．１７側（０．０５インチ
）に対して１パルス発生するように歯車３０２に関連し
て設けられる。歯車３０２とェレベータカーとの結合は
第４図に示したものと同じでよく、従って第１２Ａ図お
よび第１２Ｂ図にはェレベータカーは示されてない。パ
ルス発生回路３０８は検出器３０６により生ずる各パル
スに対して所定の時間スロット内で単一パルスを供給し
、この時間スロットはパターンまたは基準パルスが現わ
れるタイムスロットから隔遣される。基準または速度パ
ターンパルスは他の実施例と同様にＶＣＯパルスと称す
る。クロツク３１０はＴＷおよびＶＣＯパルスを適切に
同期させるための信号を供給する。パルス発生器３０８
はＨＥＩ Ｉｎｃ．モデルＯＳ−５９１５一ＸＸＸＬの
ようなパルス形成器３１２、１ショットとして接続され
るシグネチック（Ｓｉｇｎｅｔｉｃ）社のタイマＮＥ５
５５のような単一パルス発生器３１４、ＲＣＡ社のＣＤ
４０１６に含まれる４個のスイッチのうちであるような
アナログスイッチ３１６、コンデンサ３１８、抵抗３２
０および３２４、そして整流ダイオード３２６，３２８
および３３０を備えている。

例えば１８ｋ位のクロックでもよいクロツク３１０はク
ロツク３１０に隣接する第１３図に示すような波形を供
給する。例示のため、クロックサイクルの高すなわち論
理１の部分はＴＷパルスを同期するために使用され、一
方クロックサィクルの低すなわち論理０の部分はＶＣＯ
パルスを同期するために使用される。クロック３１０は
コソデンサ３１８および抵抗３２０を含むＲＣ回路を経
て、１８ｋＨｚの周波数でアナログスイッチ３１６をタ
ーンオンする。パルスがパルス形成器３１２により発生
されると、それはク。ツク出力が論理１の間アナログス
イッチ３１６を通して送られる。アナログスイッチ３１
６の出力は、パルス形成器３１２からのパルスがまず単
一パルス発生器３１４をリセットしなければならないよ
うに単一パルス発生器３１４のリセット入力端子Ｒに供
給され、その後、パルス形成器３１２からトリガ入力端
子Ｔに印加される同じパルスにタイミングのとれた出力
パルスＴＷを開始させる。抵抗３４はその一側が端子３
３２で示される負電源に接続され、その他側が接続点３
３４でアナログスイッチ３１６の出力側に接続される。

ダイオード３２６はそのカソードが接続点３３４に接続
され、そのアノードが接地として表わされる論理共通端
子に接続される。ダイオード３２８はそのアノードが単
一パルス発生器３１４の出力端子０に接続され、そのカ
ソードが接続点３３４に接線される。この構成はダイオ
ード３２６の遅延された回復のため、第１３図に示すよ
うに、パルスｒＷの前縁をして関連するクロックパルス
の前緑を遅らせる。従って、ＴＷパルスが、電流をプリ
セット可能なアップダウンカゥンタ３３６に流すように
接続されているダイオード３３０を経てアップダウンカ
ウン夕３３６に印加される前に、同じクロツクパルスが
アップダウンカウンタ３３６をアップダウンカウントに
対して設定するように使用され得る。１ショットパルス
のタイミングは、第１３図にまた示すように関連するク
ロックパルスの終了前にＴＷパルスを終了するように選
択される。

アップダウンカウンタ３３６は第１の４段２進カゥンタ
３３８と第２の４段２進カゥンチ３４０をそれぞれ備え
てもよく、抵抗３４２にか）るＴＷパルスは４段２進カ
ウンタ３３８のクロツク入力端子ＣＬに印加され、クロ
ック３１０はアップダウン入力端子Ｕ／Ｄに接続される
。入力端子Ｕ／Ｄに印加される高レベル信号はカウンタ
をカウントアップに設定し、一方低レベル信号はカウン
タをカウントダウンに設定する。４段２進カウンタ３３
８の搬出出力端子ＣＯは４段２進カウンタ３４０の搬入
入力端子ＣＩに接続され、プリセット可能入力端子ＰＥ
は抵抗３４４を経て接地される。

２つのカウンタのＪＡＭ入力端子はプリセツト装置に接
続され、２進アドレス０１１１をもった４段２進カウン
タ３３８のＪＡＭ入力と２進アドレス１１０１もつた４
段２進カウンタ２４０のＪＡＭ入力を発生する。４段２
進カゥンタ３３８および３４０の各々の４つの出力端子
はＲＯＭ２として示されるＩＮＴＥＬ社の１３０２のよ
うな読取り専用メモリ３４８に接続される。

ＲＯＭ２は第１１図にグラフで示すような所望の予測バ
ングーバング特性でプログラムされる。また、ェレベー
タ装置３００は、ェレベータカーの所望の動きに応答し
て基準パルス列ＶＣＯを供給する電圧制御発振器（ＶＣ
Ｏ）パルス発生器３５０を備えている。

ＶＣＯパルス発生器３５０はＲＣＡ社のＣＤ４０４０Ａ
Ｅのような１鷲安リップルー桁上げ２進カウンタ３５２
、第２図にグラフで示すような所望の放物線減速図でプ
ログラムＲＯＭＩとして表わされる議取り専用メモリ３
５４、モトローラ社のＭＣＩ５の山８のような８ビット
Ｄ／Ａコンバータ３５６、テキサスィンスッルメント社
の２番演算増幅器ＳＮ７２７４７のような第１の演算増
幅器３５８および第２の演算増幅器３５８および第２の
演算増幅器３６０、ＲＣＡ社のＣＤ４０１６の残りの３
つのアナログスイッチでよい、それぞれ第１のアナログ
スイッチ３６２、アナログスイッチ３６４、アナログス
イッチ３６６、抵抗３６５，３６７，３６８，３７０，
３７２，３７４，３７６，３７８，３８０，３８２およ
び３８４、コンデンサ３８６，３８８および３９０、端
子３９２および３９４で表わされる正電源、そして端子
３９６により表わされる負電源を備えている。４０５で
示されるェレベータ駆動電動機は、トライアック４０２
を経て交流電源４０６に接続されたＡＣコイルを有する
接触器４０４を備えている。

トライアック４０２はゲート駆動器４０川こより制御さ
れ、ＲＣＡ社の２重Ｄ型フリップフロップＣＤ４０１３
の１／２であるようなＤ型フリップフロップ３９８でも
よい電動機起動／停止メモリに応答する。Ｄ型フリッブ
フロツプ３９８のＱ出力が高レベルの時、ゲート駆動器
４０川まトライアック４０２用の点弧パルスを供給し、
電動機の接触器４０４はェレベータ駆動電動機を付勢す
るようにピックアップする。Ｑ出力が低レベルになると
、ゲート駆動機４０川まトライァック４０２を点弧する
のをやめ、接触器４０４は離れ、そしてェレベータ駆動
機４０５は消勢される。カー位置に応答し、ェレベータ
サービスを呼ぶ秦場選択器３４６は接点４０８を含み、
この接点４０８はその一側が端子４１０で示される正電
源に接続され、その他側が出力端子４１１に接続される
。

接点４０８は、ェレベータカーが停止しようとする階に
関連して、ェレベータカーが第２図にグラフで示す距離
Ｄに達するまで閉成される。点Ｄで接点４０８は開き、
停止シーケンスを開始する。接点４０８の開きは見出し
秦場選択器接点に隣接する第１３図の固定スローダウン
距離の開始でグラフ的に示される。２進カウンタ３５２
はその出力側がＲＯＭＩの入力側に接続され、ＲＯＭＩ
は第２図に示す所望の放物停止パターンを得るようにプ
ログラムされる。

例えば、２進カウンタ３５２が距離Ｄでその第１のパル
スを受ける時、この２進アドレスに応答するＲＯＭＩは
点○でパターンの大きさを示す２進信号を供給するだろ
う。次の入力パルスに応答する２進カウンタ３５２の次
のカウントはＲＯＭＩをして○マイナス距離の１標準増
加分でパターンの大きさを表わす２進信号を出力させる
。ＲＯＭＩの２進出力信号はＤ／Ａコンバータ３５６の
入力側に印加され、この０／Ａコンパ−夕３５６は抵抗
３６５を経て正電源３９２と抵抗３６７を経て大地へ接
続される。Ｄ／Ａコンバータ３５６のアナログ出力は出
力端子３７０′に供給される。

出力端子３７０′は抵抗３６８を経て正電源３９４に、
抵抗３７０を経て大地に、抵抗３７２を経てＤ型フリッ
プフロップ３９８の出力端子Ｑに、そして抵抗３７４を
経て演算増幅器３５８の反転入力端子に接続される。コ
ンデンサ３８６は電圧制御発振器用のタイミングコンデ
ンサであり、演算増幅器３５８の出力側からその反転入
力端子へ接続され、そしてアナログスイッチ３６６はコ
ンデンサ３８６の両端に接続される。

アナログスイッチ３６６用の制御入力端子はアナログス
イッチ３６４の出力端子に接続される。アナログスイッ
チ３６４の入力端子はアップダウンカウンタ３３６の最
下位の数字（瓜Ｂ）の端子に接続され、アナログスイッ
チ３６４の制御入力端子はＤ型フリップフロップ３９８
の出力端子Ｑに接続される。演算増幅器３５８の非反転
入力端子は接地され、その出力端子はアナログスイッチ
３６２の入力端子と、抵抗３８２を経て演算増幅器３６
０の非反転入力端子に接続される。従って、アナログス
イッチ３６６が開くと、演算増幅器３５８はその反転入
力端子に印加されるアナログ電圧の大さ乳こ応じた速度
でパルスを供給するだろう。アナログスイッチ３６６が
閉じると、演算増幅器３５８は零出力を供給するだろう
。演算増幅器３６川ま演算増幅器３５８により生じたパ
ルスを同期するようにクロツク３１０と接続される。ク
ロック３１０からのパルスは直列接続のコンデンサ３９
０および抵抗３７６を経て演算増幅器３６０の反転入力
端子に印加される。また、演算増幅器３６０の反転入力
端子に印加される。また、演算増幅器３６０の反転入力
端子は、また抵抗３７８を経て接地され、そしてコンデ
ンサ３８８を経て非反転入力端子に接続される。演算増
幅器３６０の非反転入力端子は抵抗３８０を経て負電源
３９６に、抵抗３８２を経てアナログスイッチ３６２の
入力端子に、そして抵抗３８４を経てその出力端子に接
続される。

演算増幅器３６０の出力端子はアナログスイッチ３６２
の制御入力端子と、２進カウンタ３５２の入力端子と、
そして整流ダイオード３８５を経てアップダウンカウン
タ３３６の入力端子ＣＬとに接続される。

アナログスイッチ３６２の出力端子は演算増幅器３５８
の反転入力端子に接続される。

秦場選択器３４６の出力端子４１１はアップダウンカウ
ン夕３３６のプリセツト可能化入力端子ＰＥと、Ｄ型フ
リップフロップ３９８のセット入力端子ＳＥＴと、抵抗
３６２にか）る２進カウンタ３５２のリセット入力端子
Ｒとに接続される。クロツク３１０はクロツク出力をコ
ンデンサ３９０と抵抗３７６を経て演算増幅器３６０の
反転入力端子へ供給することによりＶＣＯパルス発生器
３５０をその出力波形の論理麦部分に同期する。

コンデンサ３９０と抵抗３７６はＶＣＯパルスをクロッ
クパルスの下降に同期し、コンデンサ３８８はパルスの
前線をクロックパルスに遅れさせてクロックパルスの同
じ下降をカウントダウンのためアップダウンカウン夕３
３６に設定できるようにする。ＶＣＯパルスの幅はクロ
ツク信号の論理零部分の１／２より小さくなるように選
択され、ＶＣＯパルスがクロック信号の関連する論理零
部分の前に終了することを確実にする。第１３図はＶＣ
Ｏパルスを示し、また第１３図はＶＣＯパルスがクロッ
ク信号の論理雫部分により決定されるェンベロープ内で
どのように下降するかを示す。ェレベータ装置３００の
動作中、ヱレベータカ−が階から離れて動き始める時、
秦場選択器３４６の接点４０８はＤ型フリツプフロツプ
３９８を設定するように閉成し、ゲート駆動器４００に
トライァック４０２を点弧させ、そして電動機接触器４
０４をピックアップさせる論理１の信号をその出力端子
Ｑに供給する。

従って、ェレベータ駆勤電動機４０５が起動開始され、
これは階から離れているカー動かし始める。また、Ｄ型
フリップフロツプ３９８からの高レベルＱ信号はその出
力側に零を供給するように２進カウン夕３５２を設定し
、そしてそれはアドレスがＪＡＭ入力端子へ印加される
アップダウンカウンタ３３６を出力０１１１１１０１に
設定する。メモリすなわちＤ型フリップフロツプ３９８
の高レベルのＱ出力がアナログスイッチ３６４をターン
オンすると、アップダウンカウンタ３３６のＢＢ部分に
おける１は演算増幅器３６０の出力ＶＣＯを雫出力に保
持し、従って、アップダウンカウンタ３３６の高レベル
ＬＳＢはアナログスイッチ３６６の制御入力端子に印加
され、これはアナログスイッチ３６６をターンオンし、
演算増幅器３５８上のタイミングコンデンサ３８６を短
絡する。アップダウンカウンタ３３６の出力側にある２
進．０１１１１１０１は第１１図に示すように、零誤差
に対する状態を表わす１０００００００中性アドレス以
下である。

従って、このアドレスはＴＷパルス数が非常に低いこと
を示す誤差でディジタル帰還制御装置を開始させ、ブレ
ーキを一杯に動かすようにブレーキコイル３０２′のた
めの全駆動電圧を供給する。ブレーキの解放は後述され
る第１２Ｂ図に示す構成により得られる。ェレベータカ
ーが、それが停止しようとする階から距離Ｄに到達する
時、秦場選択器３４６の接触器４０８は第１３図に示す
ように開く。接触器４０８が開くと、アップダウンカウ
ン夕３３６をＴＷおよびＶＣＯパルスに応答させ、それ
はＤ型フリップフロップ３９８を作動してそれにそのリ
セット入力における高レベル信号に応答するそのＱ出力
を切換えることができるようにし、そして、それは２進
カウンタ３５２を駆動してそれにＶＣＯパルスをカウン
トできるようにする。ェレベータカ−の停止階から距離
Ｄへの到着に続く第１のＴＷパルスはアップダウンカゥ
ン夕３３６を０１１１１１０１のプリセットカウントか
ら０１１１１１１０のカウントへす）める。

これは第１３図の「カウン夕３３６」に隣接して示され
る。また、アップダウンカウンタ３３６のそのプリセツ
ト値からの動きは第１３図の「カゥンタ３３６」の移動
に隣接して示される。アップダウンカウンタ３３６のＬ
ＳＢの１から０への変化は、直ちにＶＣＯパルス発生器
３５０を解放し、ＶＣＯパルス発生器３５０の抑制およ
び解放は第１３図の「ＶＣ０３５０」に隣接して示され
る。アナログスイッチ３６４への入力は今や零であるの
で、アナログスイッチ３６６はその開状態に切換わり、
コンデンサ３８６にか）る短絡回路が除去される。ェレ
ベータカーの速度はＴＷパルス数を決定する。Ｄ／Ａコ
ンバータ３５６の電圧出力はＶＣＯパルス数を決定する
。２進カウンタ３５２のカウント零で、ＲＯＭＩはＤ／
Ａコンバータ３５６にその最大電圧、従って最大パルス
数を出力させる出力語を生ずる。

ＴＷパルス数にＶＣＯパルス数は連続的に比較されて、
ェレベータカーが第２図に示す放物線減速パターンに到
達する時の正確な時刻を決定する。この比較は各ＴＷパ
ルスの受信で開始される電子的な競争により達成される
。ＴＷパルスがアップダウンカウンタ３３６をプリセツ
トカウントから０１１１１１１０のカウントへす）める
時、ェレベータカーの速度が最大速度Ｖｍ以下であるな
らば、アップダウンカウンタ３３６のＬＳＢ位置で０に
より構成されているＶＣＯパルス発生器３５０は、次に
ＴＷパルスの前にＶＣＯパルスを発生するだろう。第１
３図に示すように、このＶＣＯパルスはアップダウンカ
ウンタ３３６をプリセットカウントに復帰し、その結果
生じたアップダウンカウンタ３３６のＬＳＢ位置におけ
る１は、次のＴＷパルスが受信されるまでＶＣＯパルス
発生器３５０を停止させる。しかしながら、発生された
ＶＣＯパルスは２進カウンタ３５２によってカウントさ
れる。従って、ＴＷパルスが受信されて次の競争が始ま
る次の時間には、Ｄ／Ａコンバータ３５６により供給さ
れる電圧の大きさは、最後の競争のためＶＣＯパルス発
生器３５０に印加される電圧より小さいだろう。従って
、２進カウンタ３５２のカウントはＴＷパルス数で累積
するので、各連続する競争はＶＣＯパルス発生器３５０
にもっと都合の悪いこと）なる。ＴＷパルスがＶＣＯパ
ルス発生器３５０を解放し、それからＶＣＯパルス発生
器３５０がパルスを発生する前に別なＴＷパルスが受信
される時、アップダウンカウンタ３３６の出力カウント
は０１１１１１１１にす）められるだろう。これは、ま
た第１３図に示される。従って、ＢＢ位置における１は
瓜ＢＩを抹消するあるパルスを生ずることからＶＣＯパ
ルス発生器３５０を停止させ、そしてＶＣＯパルス発生
器３５０はＴＷパルスでその第２の連続的な損失競争を
始めるようにリセットされる。ＶＣＯパルス発生器３５
０１こよる次の損失競争は、アップダウンカウンタ３３
６がカウント１０００００００にす）められるので「Ｖ
ＣＯパルス発生器３５０を抑制しなくなるだろう。ＭＳ
Ｂ位置における１は第２図の距離−Ｘ′でェレベータカ
−の到着を知らせ、この１はＤ型フリツプフロツプ３９
８のリセット入力端子に印加されＱ出力を零にさせる。
このＱ出力の１から０への変化は電動機接触器４０４を
開かせ、従ってェレベータ駆動電動機４０５をその電源
から切り離し、それはアナログスイッチ３６４にアップ
ダウンカゥン夕３３６のＨＢに現われる電圧レベルをア
ナログスイッチ３６６の制御入力端子に印加させないよ
うにし、もって、ＶＣＯパルス発生器３５０‘こ所望の
割合し、でパルスを供給させ、そして２進カゥン夕３５
２を、ＶＣＯパルスがディジタル帰還制御装置基準とな
る理想的な速度距離放物線で駆動させる。第１３図は「
Ｑ３９８」に隣接してＤ型フリップフロップ３９８の出
力の変化を示し、また、Ｄ型フリップフロップ３９８の
出力の変化に応答するアナログスイッチ３６４の開きを
示す。アップダウンカウンタ３６６はＴＷパルスおよび
ＶＣＯパルス間の連続する競争の結果を連続的に表示し
、従って第１２Ｂ図のブレーキコイル３０２′を通る電
流としてＶＣＯパルス数に従うようなェレベータカーの
速度は減衰し、ブレーキに移動ェレベータシステムに印
加される減速トルクの大きさを増大させる。一方、第１
３図のグラフは１０００００００の蓑誤差カウント付近
の平衡を直ちに達成するアップダウンカウンタ３３６を
示し、電動機接触器４０４の開放の固有の遅れはＴＷパ
ルスにアップダウンカウンタ３３６を１０００００１１
のようなカウントまで駆動させる。Ｄ型フリップフロッ
プ３９８のＱ出力を抵抗３７２を経て接続点３７０′に
結合すると、電動機接触器４０４碇絹放の遅れのある予
測ができる。しかしながら、ェレベータ駆動電動機４０
５の負荷はホーリング（ｈａｕｌｉｎｇ）負荷よりむし
ろオーバーホーリング（ｏｖｅｒｈａｕｌｉｎｇ）負荷
でもよいので、小量の予測のみでよい。とにかく、電動
機接触器の遅れによりアップダウンカウンタ３３６が零
誤差からはなれて比較的高いカウントまです）むことは
一時的なものであろう。

ＲＯＭ２は第１１図に示すようにプ。グラムされ、誤差
の大きさを示す予測バングーハング特性を提供する。第
１２Ｒ図は、誤差の大きさおよび中性インターフェイス
１０００００００に対する補正率に従ってＲＯＭ２の出
力語に応答する予測制御器４５０と増幅器および駆動器
４５２を示す。ＲＯＭ２は出力端子４５４，４５６，４
５８，４６０，４６２，４６４および４６６に接続され
る出力群を含む。出力端子４５４，４５６，４５８，４
６０および４６２に接続される出力群は中性インターフ
ェイスから誤差の大きさを示すようにプログラムされる
。出力端子４６４に接続された出力端はブレーキが印加
されるべき１を示し、そしてブレーキが解除または解放
されるべき０を示す。出力端子４６６に接続された出力
端はアップダウンカウンタ３３６が中性アドレス１００
０００００にある１を示し、そしてアップダウンカウン
タ３３６が中性アドレスにない０を示す。第１２Ｂ図は
同じ参照番号を有するＲＯＭ２から出力端子に接続され
た端子４５４′，４５６′，４５８′，４６０′および
４６２′を含む抵抗性はしご形回路網４７０を備えてい
る。

抵抗４８２，４８４，４６８，４８８および４９０は接
続点４８１から大地へ直列接続され、抵抗４８２および
４８４間に接続点４８３を、抵抗４８４および４８６間
に接続点４８５を抵抗４８６および４８８間に接続点４
８７を、そして抵抗４８８および４９０間に接続点４８
９を備えている。抵抗４７２は端子４５４′から接続点
４８１へ接続され、抵抗４７４は端子４５６′から接続
点４８３へ接続され、抵抗４７６は端子４５８′から接
続点４８５へ接続され、抵抗４７８は端子４６０′から
接続点４８７へ後続され、そして抵抗４８川ま端子４６
２′から接続点４８９へ接続される。はしご形回路網４
７０の出力電圧は接続点４８１に現われ、接続点４８１
はコンデンサ５０２を経て比較器５００へ接続される。
比較器５００は演算増幅器５１２でもよく、コンデンサ
５０２がその非反転入力端子に接続される。非反転入力
端子は、また抵抗５０４を経て中性アドレス端子４６６
′に、抵抗５０６を経て大地に、そして抵抗５１４を経
て比較器５００の出力端子５１６に接続される。基準電
位は演算増幅器５１２の反転入力に対しては、端子５０
７で示す正電源を直列接続の抵抗５０８および５１０を
経て大地に接続し、そして抵抗５０８および５１０間の
接続点５１１に反転入力を接続することにより得られる
。通常、接続点５１１の基準電圧は、コンデンサ５０２
を経て演算増幅器５１２の非反転入力端子に印加される
電圧を越え、従って、端子５１６における演算増幅器５
１２の出力は零である。

誤差補正のためはしご形回路網の電圧の変化率は抵抗５
０６の端子５０６の端子電圧を接続点５１１における基
準電位以上に駆動するコンデンサ５０２の変化を与え、
比較器５０川まその出力端子５１６で論理１を供給する
ようにトリガされる。増幅器および駆動器４５２はブレ
ーキコイル３０２′、ＮＰＮ接合トランジスタ５２０，
５２２，５２４，５２６，５２８および５３０、ＰＮＰ
接合トランジスタ５３２、整流ダイオード５３４，５３
６，５３８および５４０、抵抗５４２，５４４，５４６
，５４８，５５０，５５２，５５４および５５６、並び
にコンデンサ６５８を備えている。入力端子４６４′は
抵抗５４４，５４８を経てトランジスタ５ ２ ２，５
２ ６のベースにそれそ・れ接続される。比較器５０
０の出力端子５１６は抵抗５４２，５５０を経てトラン
ジスタ５２０，５２８のベースへそれぞれ接続される。
ダイオード５３４は大地からダイオード５３４を経てト
ランジスタ５２０のベースに接続され、そして電流がベ
ースへ流れるように極性付けされる。ダイオード５４０
は大地からトランジスタ５２８のベースに接続され、電
流がベースに流れるように極性付けされる。トランジス
タ５２０，５２２，５２４，５２６，５２８および５３
４のェミツタは全て接地される。トランジスタ５２２の
コレク夕は抵抗５４６を経て端子５６０で示す正電源に
接続され、且つまたトランジスタ５２４のベースに接続
される。トランジスタ５２４のコレクタは、端子５６０
の方へ電流を流すように接続されているダイオード５３
６を経て正電源５６０に接続される。トランジスタ５２
６のコレクタは抵抗５５２を経て正電源５６０１こ接続
される。トランジスタ５２８のコレクタ、トランジスタ
５３０のベースは、またトランジスタ５２６のコレクタ
に接続される。トランジスタ５３０のコレクタは直列接
続の抵抗５５４および５５６を経て正電源５６０１こ接
続されこうして抵抗５５４および５５６間の接続点５６
２はトランジスタ５３２のェミッタは正電源に接続され
、そのコレク外まダイオード５３８を経て接地され、ダ
イオード５３８は電流をコレクタに流す向きに接続され
ている。ブレーキコイル３０２はトランジスタ５２４お
よび５３２のコレクタ間に接続される。コンデンサ５５
８は正電源５６０から大地へ接続される。比較器５００
がトリガされず、論理０を供給している時、増幅器およ
び駆動器４５２は予測制御による変調を受けないバング
ーバングモードで作動し、すなわち増幅器および駆動器
４５２は端子４６４′の制御下にある。

比較器５００の零出力はトランジスタ５２０および５２
８をターンオフし、端子４６４′の零入力はトランジス
タ５２２および５２６をターンオフする。これはトラン
ジスタ５２４，５３０および５３２をターンオンし、全
正負駆動が端子５６０、トランジスタ５３２、ブレーキ
コイル３０２′およびトランジスタ５２４からブレーキ
コイル３０２′に印加される。この全ブレーキ電流はブ
レーキを解除させる。端子４６２′がＲＯＭ２により１
に切換えられるならば、トランジスタ５２２はターンし
、トランジスタ５２４はターンオフし、トランジスタ５
２６および５３０はターンし、そしてトランジスタ５３
２はターンオフする。ブレーキ電流は、大地からダイオ
−ド５３８、ブレーキコイル３０２′およびダイオード
５３６にいたる電源の全プラスマイナス電位により、急
速に零へ強いられる。比較器５００が非常に急速なイン
ターフェイスへの誤差補正によりトリガされるならば、
端子５１６における１はトランジスタ５２０および５２
８をターンオンし、これは入力端子５６２′における信
号にか）わらず、トランジスタ５２２，５３０および５
３２をターンオフし、トランジスタ５２４をターンオン
する。

従って、このハングモード中、ブレーキ電流は、ダイオ
ード５３８、ブレーキコイル３０２′およびトランジス
タ５２４を含む回路を通して非常にゆっくり減少できる
。中性アドレス端子４６６が零誤差であることを示す１
である時、１は比較器５００をそのトリガ位置に維持す
る。第１４図は第１２Ａ図および第１２Ｂ図のェレベー
タ装置３００がＲＯＭ２の必要性を除くために如何に変
形され得るかを示す回路図である。

第１４図の装置は３００′と付され、それがェレベータ
装置３００の変形例であることを示す。第１２Ａ図、第
１２Ｂ図および第１４図の同じ参照番号は同じ部品を示
し、従って、それらは詳細には述べられない。さらに詳
しく云えば、ディジタル帰還制御システム３３８および
３４０の出力側に直接接続された抵抗性Ｒ−２Ｒはしご
形回路網６００を備えている。

抵抗値Ｒを有する抵抗６０２，６０４，６０６，６０８
，６１０，６１２，６１４および６１６は、大地から出
力端子６１８へ直列接続され、抵抗値２Ｒを有する抵抗
６２０，６２２，６２４，６２６，６２８，６３０，６
３２および６３４はカウン夕３３８および３４０の出力
側から直列接続された抵抗間の接続点に接続される。シ
ステム３００′はＮＰＮ接合トランジスタ６４２，６４
４および６４６、ＰＮＰ接合トランジスタ６４８、整流
ダイオード６５０，６５２．６５４および６５６、抵抗
６５８，６６０，６６２，６６４および６６６、コンデ
ンサ６６８、端子６７０で示される正電源並びにブレー
キコイル６７２を含む増幅器および駆動器６４０を備え
ている。トランジスタ６４２および６４４のコレクタは
共通後続され、そして共通接続点は電流を正電源６７０
の方へ流すように向けられているダイオード６５２を経
て正電源６７川こ接続される。トランジスタ６４２のエ
ミツタはトランジスタ６４４のベースに接続され、また
抵抗６６０を経て接地される。トランジスタ６４４のェ
ミッタは接地される。ダイオード６５０は大地からトラ
ンジスタ６４２のベースに接続され、且つ電流をトラン
ジスタ６４２の方へ流すように向けられている。トラン
ジスタ６４６のコレクタは直列接続の抵抗６６４および
６６２を経て正電源６７０‘こ接続され、抵抗６６４お
よび６６２間の接続点はトランジスタ６４８のベースに
接続される。トランジスタ６４６のェミッタは接地され
る。トランジスタ６４６のベースは電流をベース方向へ
流すように向けられているダイオード６５６を介して接
地される。トランジスタ６４８のェミツタは正電源６７
川こ接続され、トランジスタ６４８のコレクタはダイオ
ード６５４を介して接地されダイオード６５４は電流を
コレクタ方向へ流すように接続されている。ブレーキコ
イル６７２はトランジスタ６４４および６４８のコレク
タ間に接続される。コンデンサ６６８は正電源６７０か
ら大地へ接続される。抵抗６５８，６６６の各々の一端
はトランジスタ６４２，６４６のベースにそれぞれ後続
される。トランジスタ６４２および６４４は第１の比較
器６８０‘こより制御され、トランジスタ６４６および
６４８は第２の比較器６８２により制御される。

第１の比較器６８０は、その出力端子６８８からその非
反転入力端子へ接続された帰還抵抗６８６を有する演算
増幅器６８４を含み、第２の比較器６８２はその出力端
子６９４からその非反転入力端子へ接続された帰還抵抗
６９２を有する演算増幅器６９０を含む。第１の比較器
６００の出力端子６８８は抵抗６５８を経てトランジス
タ６４２のベースに接続され、第２の比較器６８２の出
力端子６９４は抵抗６６６を経てトランジスタ６４６の
ベースに接続される。はしご型回路網６００の出力端子
６１８と比較器６８０および６８２との間の回路は、抵
抗７００，７０２，７０４，７０６，７０８，７１０，
７１２，７１６，７１８および７２０、コンデンサ７２
２および整流ダイオード７２４を含む。

抵抗７０６，７０８，７１０および７１２は端子７１４
で示される正電源から大地へ直列接続される。演算増幅
器６８４の非反転入力端子は抵抗７１６を経て抵抗７０
６および７０８間の接続点７２６に接続され、演算増幅
器６９０の非反転入力端子は抵抗７１８を経て抵抗７１
０および７１２間の接続点７２８に接続される。はしご
型回路網６００の出力端子６１８は直列接続のコンデン
サ７２２および抵抗７０４を経て抵抗７０８および７１
０間の接続点７３０に接続される。抵抗７０川ま端子６
１８に接続された一端を有し、抵抗７０２はコンデンサ
７２２および抵抗７０４間の接続点７３２に接続された
一端を有する。抵抗７００および７０２の残りの他端は
接続点７３４に共通接続され、そして接続点７３４は演
算増幅器６８４および６９０の反転入力端子に接される
。ダイオード７２４および抵抗７２０は第１２Ａ図に示
むＤ型フリップフロッブ３９８の出力端子Ｑから接続点
７３０に接続され、ダイオード７２４は電流を接続点７
３０の方へ流すように向けられる。第１４図に示す装置
３００′の動作において、電動機起動／停止メモリすな
わちＤ型フリップフロップ３９８が、ェレベータ装置の
巻上駆動電動機が付勢されるべきことを高レベルの出力
Ｑで示す時、接続点７３０もこおけるこの高レベル信号
は比較器６８０および６８２に正の出力を共に発生させ
て、全てのトランジスタをターンオンし、トランジスタ
６４８および６４４を経てブレーキコイル６７２を付勢
してブレーキを一杯に解除する。

Ｑ信号はカーが第２図に示す減速放物線の適当な点に到
達する時、零になる。ＴＷパルス数はすみやかにカウン
夕３３８および３４０の誤差カウントを与え、接続点７
３０より上の接続点６１８を駆動し、接続点７３２に接
続されたコンデンサ７２２の極板は他方の極板に対して
負となり、これはトランジスタをターンオフし、ブレー
キ電流を雫方向へダイオード６５２および６５４を経て
全プラスマイナス電位で急速に駆動する。これはブレー
クに印加され、接続点６１８および７３０間に現われる
電圧を減少する。この電圧の減少がゆっくりならば、予
測は必要でない。この電圧の減少が急速ならば、オーバ
ーシュートを防ぐために必要となる。ハングに対する予
測はコンデンサ７２２の残りの電荷により与えられ、接
続点７３４の電圧をして雫誤差への復帰を先行させすな
わち予測させ、たとえ接続点６１８から接続点７３０へ
の正の誤差がなお存在する間さえ比較器６８０をしてす
みやかに“高”へ切換えさせる。両方の比較器が反対の
状態にある時、ブレーキコイル６７２の電流減衰率を減
少する安定したハング状態が達成される。基準分圧器の
オフセット抵抗７０８および７１０‘ま、このハングモ
ードを、接続点６１８および７３０間の略雫誤差による
か、または抵抗７００より伝達される誤差を一時的嬢短
億点６１８なし、し接続点７３０で均衡をとる抵抗７０
２からの予測信号の付加によって、制御状態にする。

【図面の簡単な説明】

第１図はこの発明に従って階に正確に停止され得るェレ
ベータカーの正面図、第２図はェレベータカーを階に停
止するための所望の速度対階までの距離の放物曲線を示
すグラフ、第３図は異なる初期速度からェレベータカー
を階に停止するための速度対時間関係を示すグラフ、第
４図はこの発明に従って構成された改善されたェレベー
タ装置の一部を示すブロック図、第５図はこの発明に従
って構成されたバングーバングディジタル誤差制御シス
テムのブロック図、第６図は第５図に示すバングーバン
グ増幅器のため使用され、ハングモードの要件を含む駆
動増幅器の回路図、第７図はハングモードが無期限に維
持される以外は、第６図の増幅器と同様である駆動増幅
器の回路図、第８図はこの発明の他の実施例により構成
され、予測特性を含むディジタル誤差帰還制御装置の回
路図、第９図は第８図の予測特性を説明するためのグラ
フ、第１０図は第６図および第７図に示す増幅器のいず
れかを使用し、且つこれらの増幅器で利用される予測ハ
ング特性を使用するディジタル誤差帰還制御装置の回路
図、第１１図は第１０図に示す装置の動作を説明するた
めのグラフ、第１２Ａ図および第１２Ｂ図はヱレベータ
装置の減速制御要素を作動するためのディジタル帰還制
御装置を含む改善されたェレベータ装置を提供するため
に構成され得る回路図、第１３図は第１２Ａ図および第
１２Ｂ図に示すェレベータ装置の動作を理解をよくする
ためのグラフ、第１４図は第１２Ａ図および第１２Ｂ図
に示すェレベータ装置の変形例であたて、プログラムで
きる読取り専用メモリの使用を必要としない予測特性を
提供するもの）回路図である。 図中、２川まェレベータカー、９２，３１２はパルス形
成器、９６はディジタル速度パターン発生器、３５０は
ＶＣＯパルス発生器、１１６，３３６はアップダウンカ
ウン夕、１５４はバングバング増幅器、１６０，２００
Ｇま駆動増幅器、２１６，２９０はバングバング増幅器
および駆動器、４５２，６４０は増幅器および駆動器で
ある。 ＦＩＧ，ｌＦＩＧ．２ ＦＩＧ．３ ＦＩＧ．５ ＦＩＧ．６ ＦＩＧ．７ ＦＩＧ．４ ＦＩＧ．８ ＦＩＧ．９ ＦＩＧ，ゆ ＦＩＧ．１ｌ ＦＩＧ．’２Ａ ＦＩＧ．ｌ２６ ＦＩＧ．１４ ＦＩＧ．ｌ３

Claims (1)

1. 【特許請求の範囲】 １ 所定の停止点で停止されるべきエレベータカーと、
   このエレベータカーの実際の移動速度に対応した第１の
   パルス列を発生し各パルスがエレベータカーの移動の所
   定の増分を示す第１の手段と、エレベータカーが所定停
   止距離に到達した後エレベータカーの停止点までの所定
   距離の平方根に比例した所望の移動速度に対応した第２
   のパルス列を発生する第２の手段と、前記第１および第
   ２のパルス列に応答してどちらのパルス列がより多くの
   パルスを生じているかということ及びその差の正確な数
   を出力カウントが示すように量的誤差カウントを表示す
   るカウンタ手段と、このカウンタ手段のカウントに応答
   してエレベータカーの減速度を制御する制御手段であっ
   て少くとも第１および第２の減速力の一方を選択するも
   のと、を設け、前記第１のパルス列のパルス数が前記第
   ２のパルス列のパルス数を越えたことを前記カウンタ手
   段がカウント表示した時前記第１の減速力が選択され、
   前記第２のパルス列のパルス数が前記第１のパルス列の
   パルス数を越えたことを前記カウンタ手段がカウント表
   示した時、前記第２の減速力が選択され、以てエレベー
   タカーを所定平均減速度で停止点へ到達させることを特
   徴とした交流駆動電動機を有するエレベータ装置。 ２ 所定の停止点で停止されるべきエレベータカーと、
   このエレベータカーの実際の移動速度に対応した第１の
   パルス列を発生し各パルスがエレベータカーの移動の所
   定の増分を示す第１の手段と、エレベータカーが所定停
   止距離に到達した後エレベータカーの停止点までの所定
   距離の平方根に比例した所望の移動速度に対応した第２
   のパルス列を発生する第２の手段と、前記第１および第
   ２のパルス列に応答してどちらのパルス列がより多くの
   パルスを生じているかということ及びその差の正確な数
   を出力カウントが示すように量的誤差カウントを表示す
   るカウンタ手段と、このカウンタ手段のカウントに応答
   してエレベータカーの減速力を制御する制御手段であっ
   て少くとも第１および第２の減速力の一方を選択するも
   のとを設け、前記第１のパルス列のパルス数が前記第２
   のパルス列のパルス数を越えたことを前記カウンタ手段
   がカウント表示した時前記第１の減速力が選択され、前
   記第２のパルス列のパルス数が前記第１のパルス列のパ
   ルス数を越えたことを前記カウンタ手段がカウント表示
   した時、前記第２の減速力が選択され、以てエレベータ
   カーを所定平均減速度で停止点へ到達させるようにした
   交流駆動電動機を有するエレベータ装置であって、 前
   記制御手段は第３の減速力を含み、量的誤差カウントが
   補正される割合いに応答する予測手段を設け、該予測手
   段は誤差補正率が所定の大きさを越える時所定の信号を
   供給し、前記制御手段は前記予測手段により供給されて
   いる前記所定の信号に応答して前記第３の減速力を選択
   するエレベータ装置。 ３ 予測手段は第１および第２の出力状態を有する比較
   器を含み、該比較器は量的誤差カウントが補正される割
   合いが所定の大きさより小さい時第１の出力状態を供給
   し、前記割合いが所定の大きさより大きい時第２の出力
   状態を供給し、前記第２の出力の割合いは制御手段が第
   ３の減速力を選択するために応答する所定の信号である
   特許請求の範囲第２項記載のエレベータ装置。 ４ 制御手段はカウンタ手段を所定のカウントにプリセ
   ツトする手段と、前記カウンタ手段の出力カウントに応
   答してプリセツトカウントに関連する量的カウント誤差
   の大きさを示す予測手段のための２進出力語を供給する
   メモリ手段と、を含む特許請求の範囲第２項または第３
   項記載のエレベータ装置。 ５ 予測手段は制御可能なインピーダンス回路網と、こ
   の制御可能なインピーダンス回路網のインピーダンスに
   応答するエネルギ蓄積手段と、このエネルギ蓄積手段の
   電荷に応答する比較手段と、を含み、インピーダンスが
   メモリ手段により供給された２進出力語に応答し、比較
   手段がエネルギ蓄積手段の電荷が所定の大きさを越える
   時前記予測手段の所定の出力を供給する特許請求の範囲
   第３項または第４項記載のエレベータ装置。 ６ 制御手段は第１および第２のスイツチング素子と、
   制御要素と、直流電源とを含み、前記第１および第２の
   スイツチング素子は前記制御要素の対抗する側を直流電
   源に接続し、第１の所定の減速力は前記第１および第２
   のスイツチング素子が共に通電状態に切換えられる時供
   給され、第２の所定の減速力は前記第１および第２のス
   イツチング素子が非通電状態に切換えられる時供給され
   る特許請求の範囲第２項ないし第５項のいずれかに記載
   のエレベータ装置。 ７ 第１および第２のスイツチング素子が共に非通電状
   態に切換えられる時、制御要素を流れる電流を急速に零
   とするために、前記制御要素を反対方向に流れる電流を
   防止しながら制御要素にかゝる直流電源の極性を効果的
   に反転する回路手段を設けた特許請求の範囲第６項記載
   のエレベータ装置。 ８ 制御手段は第１および第２の所定の減速力の中間に
   ある第３の選択可能な減速力を含み、スイツチング素子
   のうちの他方を通電状態に保持させている間スイツチン
   グ素子の一方を非通電状態に切換えることにより前記第
   ３の選択可能な減速力が得られ、前記スイツチング素子
   が共に非通電状態に切換えられる時よりゆっくりした速
   度で蓄積したエネルギを消散するために制御要素用転流
   路を得るように作用する手段を設けた特許請求の範囲第
   ６項または第７項記載のエレベータ装置。 ９ 予測手段は量的誤差の補正される割合いが所定の大
   きさより小さい時カウント手段のカウントに制御手段の
   第１および第２の減速力のうちの一方を選択させ、補正
   率が所定の大きさを越える時第３の減速力を開始するよ
   うに制御手段の正常な選択を無効にする特許請求の範囲
   第２項または第８項記載のエレベータ装置。 １０ メモリ手段は零誤差より大きく且つこれより小さ
   い量的誤差の大きさに応答する特許請求の範囲第４項ま
   たは第９項記載のエレベータ装置。 １１ 予測手段は零誤差の一側から他側までのカウント
   手段の出力カウントの変化に応答し、これによって制御
   手段の無効を終了させる特許請求の範囲第９項又は第１
   ０項に記載のエレベータ装置。