JPS6020383A - 磁気バブルメモリ - Google Patents
磁気バブルメモリInfo
- Publication number
- JPS6020383A JPS6020383A JP58129018A JP12901883A JPS6020383A JP S6020383 A JPS6020383 A JP S6020383A JP 58129018 A JP58129018 A JP 58129018A JP 12901883 A JP12901883 A JP 12901883A JP S6020383 A JPS6020383 A JP S6020383A
- Authority
- JP
- Japan
- Prior art keywords
- information
- block
- segment
- cache area
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007547 defect Effects 0.000 claims description 20
- 230000002950 deficient Effects 0.000 abstract 4
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 238000011084 recovery Methods 0.000 abstract 1
- 239000003550 marker Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はオンチップキャッシュ構成の磁気バブルメモリ
装置のアドレス制御、特に電源投入時の制御回路のアド
レスの初期設定に関するものである。
装置のアドレス制御、特に電源投入時の制御回路のアド
レスの初期設定に関するものである。
磁気バブルメモリ装置では装置の電源投入時に制御回路
と磁気バブルメモリチップ内のバブルの位置との同期を
とるため、制御回路の初期設定を行う必要がある。
と磁気バブルメモリチップ内のバブルの位置との同期を
とるため、制御回路の初期設定を行う必要がある。
第１図はオンチップキャッシュ構成の磁気バブルメモリ
素子の構成図である。オンチップキャッシュ構成の磁気
バブルメモリ素子では、バブル情報は２つのアドレスで
識別される、１つのアドレスはキャッシュ領域１０１内
のバブル情報を識別するだめのアドレスでキャッシュル
ープ１０２゜１０３．１０４，１０５，１０６，１０７
の同一位置にあるバブルのｚ合１０ Ｂ （以後ブロッ
クと呼ぶ）を単位として定義される。これをブロックア
ドレスと呼ぶ、第１図の例では１ブロツクはｎ個のバブ
ル情報で構成されている。もう１つのアドレスは、記憶
領域ｉｏ９内のバブル情報を識別するだめのアドレスで
記憶ループ１１０，１１１，１１２，１１３゜１１４．
１１５の同−位動゛、にあるバブルの集合１１６（以後
セグメントと呼ぶ）を単位として定義される。これをセ
グメントアドレスと呼ぶ。セグメント１１６はキャッジ
−領域１０１に格納できるプロック故と同じ大きさをも
ち第１図の例ではセグメントは８ブロツクで構成されて
いる。オンチップキャッシュ構成のブロックのアクセス
は次のように行なわれる。アクセスしたいブロックが含
まれるセグメントを記憶領域１０９とキャッジ−領域１
０１を接続する転送ゲート１１７を介して記憶領域１０
９からキャッジ−領域１０１に転送する。次にアクセス
したいブロックをリプリケート転送ゲート１１８を介し
てメジャーライン１１９にリプリケート又は転送して書
き込み又は読み出し泥１作を行う。
素子の構成図である。オンチップキャッシュ構成の磁気
バブルメモリ素子では、バブル情報は２つのアドレスで
識別される、１つのアドレスはキャッシュ領域１０１内
のバブル情報を識別するだめのアドレスでキャッシュル
ープ１０２゜１０３．１０４，１０５，１０６，１０７
の同一位置にあるバブルのｚ合１０ Ｂ （以後ブロッ
クと呼ぶ）を単位として定義される。これをブロックア
ドレスと呼ぶ、第１図の例では１ブロツクはｎ個のバブ
ル情報で構成されている。もう１つのアドレスは、記憶
領域ｉｏ９内のバブル情報を識別するだめのアドレスで
記憶ループ１１０，１１１，１１２，１１３゜１１４．
１１５の同−位動゛、にあるバブルの集合１１６（以後
セグメントと呼ぶ）を単位として定義される。これをセ
グメントアドレスと呼ぶ。セグメント１１６はキャッジ
−領域１０１に格納できるプロック故と同じ大きさをも
ち第１図の例ではセグメントは８ブロツクで構成されて
いる。オンチップキャッシュ構成のブロックのアクセス
は次のように行なわれる。アクセスしたいブロックが含
まれるセグメントを記憶領域１０９とキャッジ−領域１
０１を接続する転送ゲート１１７を介して記憶領域１０
９からキャッジ−領域１０１に転送する。次にアクセス
したいブロックをリプリケート転送ゲート１１８を介し
てメジャーライン１１９にリプリケート又は転送して書
き込み又は読み出し泥１作を行う。
上記説明した動作が正常に行なわれるためには、装置の
電源投入時に記憶領域１０９内のセグメントの位置とキ
ャッシュ領域ＩＱ１円のブロックの位置を知りアドレス
をコントロールするだめのブロックアドレスカウンター
とセグメントアドレスカウンターを初期化することが必
要である。
電源投入時に記憶領域１０９内のセグメントの位置とキ
ャッシュ領域ＩＱ１円のブロックの位置を知りアドレス
をコントロールするだめのブロックアドレスカウンター
とセグメントアドレスカウンターを初期化することが必
要である。
これを実現するために特定ループにアドレス情報を書き
込んでおく方法がとられる。また欠陥ループのコントロ
ールをするために欠陥情報を書き込んでおく必要がある
。第２図は第１図に示す磁気バブルメモリ素子で従来性
なわれていたアドレス情報と欠陥ｍ報の格納方法を示す
図である。第一１ループにはセグメント内のブロックの
先頭を示すマーカービットが格納坏れており第２．ルー
プら第４ループ 納されている。従来の電源投入時のｍ期設定は以下のよ
うに行なわれていた。
込んでおく方法がとられる。また欠陥ループのコントロ
ールをするために欠陥情報を書き込んでおく必要がある
。第２図は第１図に示す磁気バブルメモリ素子で従来性
なわれていたアドレス情報と欠陥ｍ報の格納方法を示す
図である。第一１ループにはセグメント内のブロックの
先頭を示すマーカービットが格納坏れており第２．ルー
プら第４ループ 納されている。従来の電源投入時のｍ期設定は以下のよ
うに行なわれていた。
電源投入時にキャッシュ領域ｌＯ１にどの一ヒグメント
も含まれてい７よい状態の場合には転送ケート１１７を
介して記憶領域１０９０ノくプル１１ｔ＠をキャッシュ
領域１０１に転送する。この時には一ヒグメントの区切
シが判っていないのでブロックの先頭を示すマーカービ
ットと欠陥情報が含まれるように１セグメント分のバブ
ル情報をキャッシュ領域１０１に転送しなければならな
い。キャッシュ領域に入ったセグメントのマーカーピッ
）Ｙサーチすることによりブロックアドレスがわかるの
でブロックアドレスカウンタの初期化ができる。
も含まれてい７よい状態の場合には転送ケート１１７を
介して記憶領域１０９０ノくプル１１ｔ＠をキャッシュ
領域１０１に転送する。この時には一ヒグメントの区切
シが判っていないのでブロックの先頭を示すマーカービ
ットと欠陥情報が含まれるように１セグメント分のバブ
ル情報をキャッシュ領域１０１に転送しなければならな
い。キャッシュ領域に入ったセグメントのマーカーピッ
）Ｙサーチすることによりブロックアドレスがわかるの
でブロックアドレスカウンタの初期化ができる。
またセグメントアドレス情報を読み出すことによシ、記
憶領域のセグメントアドレスがわかるのでセグメントア
ドレスカウンタの初期化ができる。
憶領域のセグメントアドレスがわかるのでセグメントア
ドレスカウンタの初期化ができる。
キャッシュ領域１０１に転送したセグメントを記憶領域
のもとの位置にもどして制御回路の初期化が終了する。
のもとの位置にもどして制御回路の初期化が終了する。
この場合、記憶領域とキャッジ−領域の転送をセグメン
ト単位で行う必要があり、時間がかかる欠点があった。
ト単位で行う必要があり、時間がかかる欠点があった。
まだセグメントの区すシが判らない状態でセグメント転
送を行うため制御が俵雑であった。
送を行うため制御が俵雑であった。
次に電源投入時にキャッシュ領域にいずれかの、セグメ
ントがイｆ在した場合の従来の初期設＞Ｌの方法を示す
。この場合にはキャッジ−領域内のセグメントのマーカ
ービットをサーチすることによυ直ちにブロックアドレ
スはわかる。記憶領域のセグメントアドレス情報るには
記憶領域内のブロックを読み出す必要がある。記憶領域
のブロックをキャッシュ領域に転送するためには対応す
るキャッジ−領域のブロックを空にする必要がある。
ントがイｆ在した場合の従来の初期設＞Ｌの方法を示す
。この場合にはキャッジ−領域内のセグメントのマーカ
ービットをサーチすることによυ直ちにブロックアドレ
スはわかる。記憶領域のセグメントアドレス情報るには
記憶領域内のブロックを読み出す必要がある。記憶領域
のブロックをキャッシュ領域に転送するためには対応す
るキャッジ−領域のブロックを空にする必要がある。
従来の方法では１ブロツク分のデータを周辺回路に含ま
れるデータバッファ等のバブル以外の記憶素子に一時的
に格納し、そのブロックのバブル情報を消去し、記憶領
域のブロックをキャッシュ領域の空のブロックに転送し
てセグメントアドレス情報を読み出すことが必要であっ
た。読み出されたブロックは記憶領域のもとの位置にも
どし、消去した情報は再びバブル情報に変換しでもとの
ブロックに格納する必要がある。しかしバブル１−ｌ′
１報を消去してから再びバブル情報としで書き込むまで
の間に異常事態による電源断が発生した場合そのデータ
は消えてし、まりのでもとにもどすことができない。
れるデータバッファ等のバブル以外の記憶素子に一時的
に格納し、そのブロックのバブル情報を消去し、記憶領
域のブロックをキャッシュ領域の空のブロックに転送し
てセグメントアドレス情報を読み出すことが必要であっ
た。読み出されたブロックは記憶領域のもとの位置にも
どし、消去した情報は再びバブル情報に変換しでもとの
ブロックに格納する必要がある。しかしバブル１−ｌ′
１報を消去してから再びバブル情報としで書き込むまで
の間に異常事態による電源断が発生した場合そのデータ
は消えてし、まりのでもとにもどすことができない。
これはバブルメモリの不揮発性が不完全であることを意
味し重要な欠点であった。
味し重要な欠点であった。
本発明は上記欠点を解決するためになされたものであり
各セグメント、およびキャッシュ領域に欠陥情報を有し
通電の動作では欠陥情報を含むブロックの記憶領域とキ
ャッシュ領域間の転送を禁示することを特徴とする磁気
バブルメモリのアドレス制御方式である。
各セグメント、およびキャッシュ領域に欠陥情報を有し
通電の動作では欠陥情報を含むブロックの記憶領域とキ
ャッシュ領域間の転送を禁示することを特徴とする磁気
バブルメモリのアドレス制御方式である。
本発明のｖｌｌの目的は記憶領域のブロックをキヤッシ
ー領域に転送する時に一時的にバブル以外の記Ｔ、を素
子に格納した情報が電源断が発生しても容易に復帰可納
とすることにある。
ー領域に転送する時に一時的にバブル以外の記Ｔ、を素
子に格納した情報が電源断が発生しても容易に復帰可納
とすることにある。
本発明の第２の目的はキャッジ一部にどのセグメントも
存在しない場合でも容易に制御回路の初期化を可能にす
ることにある。
存在しない場合でも容易に制御回路の初期化を可能にす
ることにある。
本発明を実施例により説明する。第３図は本発明による
アドレス情報と欠陥・１６報との格納方法を示す図であ
る。
アドレス情報と欠陥・１６報との格納方法を示す図であ
る。
磁気バブルメモリ素子は従来と同様第１図に示すものを
用いることとする。第１ループは欠陥情報を格納してい
るブロックを示すマーカーピットチｉｆ）シ、第２〜第
５ループにしまセグメントアドレス情報が格垢されてい
る。
用いることとする。第１ループは欠陥情報を格納してい
るブロックを示すマーカーピットチｉｆ）シ、第２〜第
５ループにしまセグメントアドレス情報が格垢されてい
る。
欠陥情報は各セグメント４ｕに１つとキャッジ−領域内
に１つ格納されている。欠陥情報の格納し。
に１つ格納されている。欠陥情報の格納し。
であるブロックは記憶領域とキャッジ−領域間の転送を
通常の動作では禁市する。すなわちキャッジ−領域には
必ず欠陥情＠を含むブロックが存在していることになる
。本発明による制御回路の初期設定は次のよう罠行なわ
れる。
通常の動作では禁市する。すなわちキャッジ−領域には
必ず欠陥情＠を含むブロックが存在していることになる
。本発明による制御回路の初期設定は次のよう罠行なわ
れる。
初期化の時、キャッジ−領域にセグメントが存在しない
場合には、マーカービットをサーチし、ブロックアドレ
スカウンタの初期化を行い、記憶領域の丞るブロックを
キャッシュ領域に転送しセグメントアドレス情報を読み
出しセグメントアドレスカウンタの初期化を行う。キャ
ッシュ領域に転送されたブロックは記憶領域にもどされ
、初期化が終了する。この場合ブロックの転送は１つな
ので大巾に時間が短縮できる。さらにセグメントの区切
りがブロックアドレスカウンタが初期化された時点で既
にわかっているので、セグメントアドレスカウンタの初
期化が容易に行なえる。まだ初期化の時キャッシュ領域
にいずれかのセグメントが存在している場合にはマーカ
ービットをサーチしてブロックアドレスカウンタの初期
化を行うのは従来と同様であるが、記憶領域からキャッ
ジ−領域への転送されるブロックは欠陥情報を含むブロ
ックに限定する。キャッジ−領域にある欠陥情報を消去
し、記憶領域の対応するブロックをキャッシュ領域に転
送しセグメントアドレスを読み出して、セグメントアド
レスカウンタの初期化を行う。転送したブロックを記憶
領域のもとの位置にもどし、欠陥情報をキャッシュ領域
内に書き込んで初期化が終了する。キャッシュ領域にあ
る欠陥情報を消去して再びキャッジ−領域内に書き込む
までの間に電源断が発生しても、各セグメント内には各
々欠陥情報が含まれているので欠陥情報を再生すること
は容易にできる。
場合には、マーカービットをサーチし、ブロックアドレ
スカウンタの初期化を行い、記憶領域の丞るブロックを
キャッシュ領域に転送しセグメントアドレス情報を読み
出しセグメントアドレスカウンタの初期化を行う。キャ
ッシュ領域に転送されたブロックは記憶領域にもどされ
、初期化が終了する。この場合ブロックの転送は１つな
ので大巾に時間が短縮できる。さらにセグメントの区切
りがブロックアドレスカウンタが初期化された時点で既
にわかっているので、セグメントアドレスカウンタの初
期化が容易に行なえる。まだ初期化の時キャッシュ領域
にいずれかのセグメントが存在している場合にはマーカ
ービットをサーチしてブロックアドレスカウンタの初期
化を行うのは従来と同様であるが、記憶領域からキャッ
ジ−領域への転送されるブロックは欠陥情報を含むブロ
ックに限定する。キャッジ−領域にある欠陥情報を消去
し、記憶領域の対応するブロックをキャッシュ領域に転
送しセグメントアドレスを読み出して、セグメントアド
レスカウンタの初期化を行う。転送したブロックを記憶
領域のもとの位置にもどし、欠陥情報をキャッシュ領域
内に書き込んで初期化が終了する。キャッシュ領域にあ
る欠陥情報を消去して再びキャッジ−領域内に書き込む
までの間に電源断が発生しても、各セグメント内には各
々欠陥情報が含まれているので欠陥情報を再生すること
は容易にできる。
故に磁気バブルメモリ装置の不揮発性が保持される。
以上説明したように本発明によるアドレス制御方法を用
いれば初期化時間の短い不揮発性の完全な４ｉ！気バブ
ルメモリ装置が実現できるのでその効果は大きい。
いれば初期化時間の短い不揮発性の完全な４ｉ！気バブ
ルメモリ装置が実現できるのでその効果は大きい。
第１図はオンチップキャッシュ方式の磁気バブルメモリ
素子の構成図であシ、第２図は従来の磁気バブルメモリ
素子の情報の格納方法を示す説明図であシ、第３図は本
発明による磁気ノくプルメモリ素子の情報の格納方法を
示す説明図である。 １０１・・・・・・キャッシュ領域、１０２・・・・・
・第１キヤツシユルーグ、１０３・・・・・・第２キャ
ッシュル−フ”、１０４・・・・・・第３キヤツシユル
ープ、１０５・・・・・・第４キヤツシユループ、１０
６・・・・・・第５キヤツシユルーフ”、１０７・・・
・・・第ｎキャッシュループ、１０８・・・・・・ブロ
ック、１０９・・・・・・記憶領域、１１０・・・・・
・第１記憶ループ、１１１・・・・・・第２記憶ル−プ
、１１２・・・・・・第３記憶ループ、１１３・・・・
・・第４記憶ループ、１１４・・・・・・・第５記憶ル
ープ、１１５・・・・・・第ｎ記憶ループ、１１６・・
・・・・セグメント、１１７・・・・・・転送ゲート、
１１８・・・・・・リプリケート転送ゲート、１１９・
・・・・・メジャーライン。 Ｗ区 代理人 弁理士 内 原 口 ・ □□− づ炉（１）１図 兜Ｚ図 組
素子の構成図であシ、第２図は従来の磁気バブルメモリ
素子の情報の格納方法を示す説明図であシ、第３図は本
発明による磁気ノくプルメモリ素子の情報の格納方法を
示す説明図である。 １０１・・・・・・キャッシュ領域、１０２・・・・・
・第１キヤツシユルーグ、１０３・・・・・・第２キャ
ッシュル−フ”、１０４・・・・・・第３キヤツシユル
ープ、１０５・・・・・・第４キヤツシユループ、１０
６・・・・・・第５キヤツシユルーフ”、１０７・・・
・・・第ｎキャッシュループ、１０８・・・・・・ブロ
ック、１０９・・・・・・記憶領域、１１０・・・・・
・第１記憶ループ、１１１・・・・・・第２記憶ル−プ
、１１２・・・・・・第３記憶ループ、１１３・・・・
・・第４記憶ループ、１１４・・・・・・・第５記憶ル
ープ、１１５・・・・・・第ｎ記憶ループ、１１６・・
・・・・セグメント、１１７・・・・・・転送ゲート、
１１８・・・・・・リプリケート転送ゲート、１１９・
・・・・・メジャーライン。 Ｗ区 代理人 弁理士 内 原 口 ・ □□− づ炉（１）１図 兜Ｚ図 組
Claims (1)
- オンチップキャッシュ構成の磁気バブルメモリ素子を用
いた磁気バブルメモリ装置において各セグメントキャッ
シュ領域に各々欠陥情報を含むブロックを有し通常のア
クセスにおいては前記欠陥情報を含むブロックの記憶領
域とキャッジ−領域間の転送を禁市することを特徴とす
る磁気バブルメモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58129018A JPS6020383A (ja) | 1983-07-15 | 1983-07-15 | 磁気バブルメモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58129018A JPS6020383A (ja) | 1983-07-15 | 1983-07-15 | 磁気バブルメモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6020383A true JPS6020383A (ja) | 1985-02-01 |
Family
ID=14999118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58129018A Pending JPS6020383A (ja) | 1983-07-15 | 1983-07-15 | 磁気バブルメモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6020383A (ja) |
-
1983
- 1983-07-15 JP JP58129018A patent/JPS6020383A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100193779B1 (ko) | 반도체 디스크 장치 | |
| KR100987241B1 (ko) | 메모리 장치 및 그 메모리 장치를 이용한 기록 재생 장치 | |
| KR970001201B1 (ko) | 메모리 카드 장치 | |
| US5699549A (en) | Memory card having a card management information area for improved format capability and recording, reproducing, and erasing methods therefor | |
| US6345333B1 (en) | Method and apparatus for reverse rewriting | |
| US5724544A (en) | IC memory card utilizing dual eeproms for image and management data | |
| US3348213A (en) | Record retrieval control unit | |
| JPS6020383A (ja) | 磁気バブルメモリ | |
| JPH04222997A (ja) | メモリカードにおけるデータ記録方法およびメモリカードシステム | |
| JPH0546461A (ja) | メモリカード装置 | |
| JPH04137077A (ja) | メモリカードにおけるデータ記録方法およびメモリカードシステム | |
| US20050262320A1 (en) | Register unit | |
| JPS6120161A (ja) | デ−タセツト保護処理方式 | |
| JPH05282857A (ja) | メモリカード装置 | |
| JPS62185280A (ja) | 磁気デイスク媒体試験時のデ−タ退避／復元方式 | |
| JPS60140449A (ja) | メモリ保護方式 | |
| JPS5810249A (ja) | 状態履歴記憶方式 | |
| JPS6212594B2 (ja) | ||
| JPS5841592B2 (ja) | 磁気バブルメモリの試験方法 | |
| US4592016A (en) | Magnetic bubble memory device | |
| JPH05313989A (ja) | メモリカード装置 | |
| JPS6118277B2 (ja) | ||
| JPH05151099A (ja) | メモリカード装置 | |
| JPS6292039A (ja) | デ−タ処理装置 | |
| JPH05290567A (ja) | メモリカード装置 |