JPS60205678A - 非反復アナログ積分器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 見腹生！見 （発明の分野） 本発明は非反復アナログ積分器に関するもので、更に特
定すればＭ回のシーケンスにわたってサンプリングした
アナログ信号を積分するのに電荷転送（チャージトラン
スファ）を利用する積分器に関するものである。

積分器は、伝送する信号のエネルギーを減らすためか受
信した信号から雑音を除くために、繰返しはするが徐々
に変化するシーケンスとして定義することのできる、ア
ナログ信号を処理するのに通常に用いられる。実際、こ
ういった反復シーケンスの積分は、信号対雑音比を、積
分がＭ回のシーケンスにわたって行なわれる場合は、８
倍だけ改善する。従って、積分器は、例えば表面弾性波
分析器の出力における周期的繰返しスペクトルのスペク
トル線を検出するのに使用することができる。

（先行技術の説明） この種の処理に用いられる積分器は、デジタルでもアナ
ログでも、反復でも非反復でも、実現することができる
。

デジタル積分器は処理時間が非常に長くかがるという欠
点があるし、その上アナログのサンプリング頻度とダイ
ナミックスが、入力Ａ／Ｄ変換器によって制限されてし
まう。

また、電荷転送デバイスを用いるアナログ積分器には幾
つかの反復又は非反復形のものがある。

図１に線図的に示されるように、反復アナログ積分器は
一般に電荷転送シフトレジスタ１で形成され、その出力
信号Ｓは久方信号Ｅにフィードバック回路でもどされ、
加算器Σで加算される。しかし、電荷転送レジスタ１の
転送非効率による積分の劣化のため、再循環数は限られ
る。更に、しジメタ１内の電荷の発熱のためレジスタが
急速に飽和し、ループの不安定性の要因ともなる。

図２に示すように、非反復アナログ積分器は、実際上直
列入力と並列出力を有する、Ｎ個の電荷転送シフトレジ
スタＲ□、Ｒ２，・・・・・・ＲＮから構成される。各
レジスタは入力信号のランクｎ（ｎは１とＮの間で変化
する）のＭ個のサンプルを積分するためのＭ段から成り
、Ｎ個のレジスタＲ１，Ｒ，、・・・・・・ＲＮは入力
アドレスレジスタＲ＾と出力アドレスレジスタＲ，どの
間に接続され、アナログゲートＧ１．・・・・・・ＧＮ
及びＧ１′、・・・・・・ＧＮ′を切替えることにより
、Ｎ個のシフトレジスタＲ１゜Ｒｚｔ・・・・・・ＲＮ
の入力又は出力を順番にアドレスして、先ずシフトレジ
スタＲ１，Ｒ，、・・・・・・ＲＮにサンプリングした
入力信号ＥをＭ回入力し、次に入力信号の和に応じてア
ナログ信号Ｓを抽き出す。

但し、電荷転送形のシフトレジスタにおける熱の発生に
よって積分時間が制限される。

見囲段夏豊 本発明の目的は、積分場所での熱発生が比較的小さく、
大きい積分時間がとれる非反復アナログ積分器を提案し
て、前記の欠点を克服しようとするところにある。

従って本発明は、サンプリングしたアナログ信号ｙ　ｎ
、、をＭ回のシーケンスにわたって積分し、直並列入力
デマルチプレクサと並直列出力マルチプレクサとから成
る非反復アナログ積分器を提供するものである。上記デ
マルチプレクサはサンプリングしたアナログ信号をＭ回
、入力デマルチプレクサに並列に接続されたＮ個の蓄積
手段に順番に与え、各蓄積手段はＭ回のシーケンスの間
、アナログ信号Ｖ’ｎ　ｍに対応するランクのサンプル
の和を電荷の形で与える。また、上記マルチプレクサは
Ｎ個の蓄積手段に接続され、Ｍ回のシーケンスの終りに
アナログ信号ΣＭｇ１　ｊ　Ｍ　”　ｎ　１　ｎｌを出
方する。

提案する実施態様においては、蓄積手段は基準電位に関
して浮動電位をもつ容量から構成され、入力デマルチプ
レクサは直列入力と並列出力とを有する電荷転送シフト
レジスタ又はＣ０Ｄ（電荷結合デバイス）レジスタから
成り、出力マルチプレクサは並列入力と直列出力とを有
するＣＯＤレジスタから成る。入力デマルチプレクサ及
び出力マルチプレクサとして２個のＣＯＤレジスタを使
用することにより、積分器に備えるべき高い動作頻度が
得られる。実際、出力レジスタ内部の電荷の読出し段階
への転送は、次の積分サイクルの少なくとも一部分のあ
いだ中起っているのである。その上、出力レジスタにお
ける転送頻度は、入力レジスタにおけるそれに対して比
較的ゆるやかである。事実この二つの繰返し頻度は次の
ようにならなければならない。

ここで、ＦＢは出力レジスタの転送回数、Ｆ＾は入力レ
ジスタの転送回数、Ｍはシーケンスの数である。

更に、ＣＣＤ形シフトレジスタによって転送され得る電
荷は限定されて（二１０’個の電子）いるから、蓄積手
段すなわち積分場所はそれぞれ、アナログゲートによっ
て容量と出方シフトレジスタの間で、電荷を出力シフト
レジスタが、電荷除去手段かへ送る配送デバイスと相互
接続されている、浮動電位にある二つの容量より形成さ
れることが望ましい。

他の実施態様では、出力マルチプレクサは、各蓄積手段
と読出し段階の間にそれぞれ接続されたアナログゲート
で形成することもできる。上記ゲートはアドレス・レジ
スタが用意するパルスで順次制御される。この場合は、
しかし、全ての蓄積手段の読出しは次の積分が上記蓄積
手段のレベルで始まる前に行なわなければならない。

提　する　態　の　明 図３と図４は本発明にもとづく非反復アナログ積分器の
二つの実施態様の総図である。以下に述べる積分器はＭ
回のシーケンスにわたる積分を行ない、各シーケンスの
分解能は時間Ｔ＾に対してＮ点以上であり、従って入力
アナログ信号をサンプリングしたＶ　１１１　ｍのｍ、
ｎは次のとおりである。

ｍ＝シーケンスのランク ｎ＝シーケンスにおけるサンプルのランク１≦ｎ≦Ｎ 図３の積分器は先ず電圧−電荷変換段１０から成り、こ
れが１／Ｃ，の容量を持っており、サンプリングしたア
ナログ信号Ｖ　Ｉ’１１　ｍ＋を電荷量Ｑ　ｎ　９　Ｉ
Ｉに変換する。段１０の後には電荷転送シフトレジスタ
Ａが続いてあり、あるシーケンスのＮ個のサンプルに対
応するＮ電荷量を受取る。レジスタＡは一連のＮ個の転
送段階ｅ１からｅＨまでによって形成され、その各々は
電荷転送を行う電極に加えた電位の周期によって決る同
一の遅延時間τ＾を導入している。

遅延時間τ８は、Ｎτ＾＝ＴＡ＝入カシ−ケンスカシ間
が成り立つように選ばれる。各Ｔ＾時間経過後、ランク
ｎ（１≦ｎ≦Ｎ）の各段階の出力で、今考えている入力
シーケンスのサンプルランクｎに対応する電荷量Ｑｎヨ
が得られる。図３においては、Ｎ段階の出力のみが示し
てあり、Ａと記号をつけた四角い箱が異なる段階の間の
遅延時間を表している。

本発明によれば、シフトレジスタＡの各段階の出力は浮
動電位の容量ｃ１．ｃ”、・・・・・・ＣＭで形成する
電荷蓄積手段に接続されている。この容量の動作は以下
に更に詳しく述べる。Ｍ回のシーケンス全体の間に、各
容量ｃ１．ｃ”、・・・・・・（ＨＮはレジスタＡの対
応する段階の出力において電荷の和をとる。従ってＭ回
のシーケンスの最後には、即ち積分サイクル１回に対応
する時間ＭＴＡの経過後には、ランクｎ（ｎは１からＮ
まで変化している）の各容量ＣＮは、電荷量ＱＩＮ＝Σ
Ｑ、□を有するこ気　２ とになる。

蓄積容量は、アナログゲートｐ　１．　ｐ　２．・・・
・・・ＰＭを経由して単一の読出し段階に接続されてい
る。

各ゲートが閉じるのはアドレス用レジスタＲＤＡによっ
て制御され、ＲＤＡは１回の積分サイクルの終り毎に、
論理レベルの１″を各出力に順番に供給し、他の出力は
そのとき論理レベル゛′０”にある。これによって各容
量ｃ’、ｃ”、・・・・・・ＣＮに積分された電荷量Σ
Ｑ０１．を順次読出すことが出来、またサンプリングし
た信号ΣＶｎｍを出帆　ｌ 力に得ることができる。この積分器の欠点は、レジスタ
Ａから容量ｃ”、ｃ”、・・・・・・ＣＮへの電荷の転
送がすべての容量ｃ”、ｃ”、・・・・・・ＣＭが読出
されてしまったときにのみ行うことが出来るという事に
ある。従って全容量の読出し時間は、ＴＡ未満でなけれ
ばならない。

図４は、本発明の提案する実施態様を示す６本実施態様
においては、入力デマルチプレクサは図３の積分器のも
のと同じである。従って、再説明はしない６図４の積分
器は、図３に示す積分器とは、出力マルチプレクサもま
たＣＣＤ形の電荷転送を行うシフトレジスタＢで形成さ
れているという事実が異なっている。並列入力と直列出
方を有するこのシフトレジスタはＮ個の転送段階から成
り、各段階は電荷転送を行う電極に加えられた電位の周
期によって与えられる、同一の遅延時間τ８を導入する
。以降もっと詳しく説明するように、遅延時間τ８は非
常にしばしば遅延時間τ＾とは異なる。レジスタＢの各
入力は、図示していない通過ゲートを介して容量ｃ１．
ｃ”、・・・・・・ＣＮの一つに接続されている。レジ
スタＢの出方は容量Ｃｓをもっている、電荷−電圧変換
段階１１に接続されている。その上、ＣＯＤレジスタが
転送することのできる電荷は大電荷量を積分できるよう
に、限りがあるので、格納手段ｃ１．ｃ２．賄・・ＣＮ
は、それぞれ、二つの相互接続した容量ｃ１１゜０１′
、・・・・・・Ｃ工Ｎとｃ、１．ｃ−、・・・・・・Ｃ
、Ｎとがら形成され、それらの寸法はこれから特に詳し
く説明するように、電荷サンプルΣＱ　ｎ　、　ｍの一
部αのみを送るように選択されている。図４の積分器で
は、積分後時間ＭＴＡの間に、各容量ｃ１．ｃ２．町・
・ＣＮの電荷サンプルＱＩＮ＝ΣＱ　ｎ　、□即ちサン
プルαＱｆＮの全ては、出力シフトレジスタＢの対応す
る段階へ同時に転送される。容量ｃ１．ｃ２．町・・Ｃ
Ｎにおける新しい積分の始まりの間は、出力レジスタＢ
は、サンプリングした出方アナログ信号ΣＶｎ）ｌ’ｎ
を出す電荷−電圧変換段階と直列に、電荷サンプルαΣ
Ｑ、、、イを転送する。

この場合、システムのゲインは次式で与える。

更に、Ｍ回のシーケンスにわたる積分時間はＭＴ＾であ
るから、出力シーケンスの持続時間は、ＴＢ≦ＭＴ＾ でなければならない。

従って、出力レジスタＢの基本遅延時間τＢは次のよう
にならなければならない。

τ、＝Ｔ、／Ｎ≦ＭＴ＾／Ｎ＝Ｍτ８ これから入力レジスタと出力レジスタ間の相対転送回数
は次の式を満足する必要があることになる。

図４に示す形式の積分器である非反復アナログ積分器の
詳細な実施態様を、図５から図７までを参照して述べる
ことにする。本積分器は、Ｐ形シリコン基板上にＮ　Ｍ
ＯＳ−ＣＯＤ技術を用いて集積形として作られたもので
ある。この積分器は、Ｎ形シリコン基板、ガリウム砒素
基板等の他の基板上に形成することもできることは、こ
の種の技術を熟知している人にとっては明らかなことで
ある。同様に、本積分器は、容積電荷転送を行わせるよ
うにＰ形基板に設けたＮ形帯域に形成することもできる
。積分器は全部１枚のチップ上に集積するのが好ましく
、数個の積分器、等しいものであってもな≧ても、を同
一チップ上に集積することもできるのである。但し、本
発明にもとづく積分器は数個の相互接続をした部品で形
成されると考えてよい。

図５に示すように、入力デマルチプレクサは二相動作を
するＣＣＤ形シフトレジスタで形成される。それ自体知
られている方法で、レジスタの各段は、幾つかの２電極
の対で形成され、それぞれの対は転送電極と蓄積電極か
ら成る。各電極対は交流制御電位φ１＾とφ２Ａに接続
され、位相が反対になっている。その上、φ２Ａで制御
される電極対の蓄積電極は出力として使用され１図６８
におけるＧ＾で表される。シフトレジスタＡの各段階の
電極Ｇ＾は、電位φ２に接続された通過ゲートＧ、によ
って電荷蓄積手段から分離されている。

蓄積手段すなわち積分場所は、基板がＰ形のとき、Ｎ形
の拡散によって独立的に知られている方法で形成されて
いるダイオードＤ＾”９Ｄ＾２．・・・・・・ＤＡＮか
ら成る。各ダイオードＤＡＮは、基板、望ましくはシリ
コン酸化物である絶縁層、望ましくはアルミニウムある
いは多結晶質シリコンから作られるゲートによって形成
される第一の容量Ｃ１Ｎに接続される。第一の容量ｃ１
”、ｃｉ”、・・・・・・ｃｌＮはＭＯＳトランジスタ
ＴＲ１，Ｔ、”、・・・・・・ＴＲＮによって、第一の
容量と同様に形成された第二の容量ｃ２１゜Ｃ２２，・
・・・・・０２Ｎに相互接続される。ＭＯＳトランジス
タＴＲ１のゲートは、そのトランジスタを働かせなくし
たり働かせたりするためφＲという電位に接続されてい
る。また第二の容量ｃ２１゜Ｃ２２，・・・・・・Ｃ，
ＮはＮ形の拡散によって形成されるダイオードＤＢ１．
ＤＢ”、・・・・・・Ｄ８Ｎに接続されている。

ダイオードＤ８Ｎは、信号を送るデバイスを介して、出
力マルチプレクサの入力に接続される。この信号を送る
デバイスは、Ｎ彫物質の拡散で形成される放出ドレンＤ
ＲとマルチプレクサＢがらくるそれぞれのゲートＧＯ及
び分離用ゲートＧＯの２側面に設けられた、二つの転送
ゲートＧＴ及びＧＲにより、固定電位ｖｏに接続された
中間通過ゲートＧＯによって、ＧＬ並びにＱ　Ｌｌ下の
段階において無電荷チャネルの電位を得るように、特別
の厚さの酸化物上に位置する同一の電位φＬ、φＬ′に
よって制御される、二つの相隣り合ったゲートＧ　Ｌ　
ｒ　Ｇ　Ｌ　’によって、各蓄積手段すなわち積分場所
に対して形成される。ゲートＧ。は電位φ丁に、ゲート
Ｇ、は電位φＲに接続される。

出力マルチプレクサＢは、２相ＣＣＤ形電荷転送シフト
レジスタによって形成される。このレジスタはレジスタ
Ａの構造と同じ構造をもっている。

出力マルチプレクサは位相が丁度反対の制御電文φ□。

及びφ２．にょって制御される。更に、φ２Ｂひ制御さ
れる電極対の蓄積電極は入力として使用される。これは
図６８においてＧＢと表われている。

図５及び図６８に示される非反復アナログ積分器の動作
は、図６ｂ乃至図６８及び図７８と図７ｂを特に参照し
て説明しよう。

図７８は、積分サイクルすなわち時間ＭＴＡの間、積分
器の異なるゲートに与えられる電位φ２＾、φＰ、φＲ
２φいφ丁及びφ２日の時間に関する図を示している。

時間ＴＡが経過する毎に、レジスタＡから蓄積容量へ電
荷の転送が行われることは理解できるであろう。全積分
時間、即ち時間ＭＴＡの終りにシフトレジスタＢへの転
送が行われる。

図７ｂは電位φＰ、φＲ２φＬ及びφＴの時間に関する
図を尺度を広げて示したものである。この図は図７８に
おいて一点鎖線で囲んだ部分に対応している。従って積
分器の動作を説明するには、特に図６８乃至図６ｅと図
７ｂとを参照することにする。

そこで、時間ｔ１の間、各シーケンスｍが全部ＣＯＤレ
ジスタＡに導入されたとき、並びに、ランクｎのサンプ
ルが同一のランクの蓄積容量のレベルにある蓄積電極Ｇ
＾にあるときは、電位φＰは高位に上がる。図６ｂに示
すように、Ｇ＾における電荷Ｑ　ｎ　ｇ　ｍは蓄積手段
へ転送され、３極管として働くトランジスタＴＲｆｉに
よって相互接続されている容量Ｃ１ｎとＣ２ηとの間で
分割されるにれは電位φＲが高位にあるからである。

Ｍ回の入力シーケンスの後、順次容量Ｃ１ｎとＣ２ｎに
到達する電荷の和は、この後定義する初期電位Ｖφ、か
らの電位偏差Δ■、が伴う。

積分の終りには次のようになる。

ΔＶｎ＝　％　Ｑｎ、ｍ／（Ｃｘ”＋　Ｃｓ”）　（１
）ここにΔｖ、ｌ＝ｖ、Ｂ（ｔ　ｚ）−Ｖ＋Ｎテアル。

時間ｔ２の間は、新しいシーケンスの入力をレジスタＡ
に入れるように電位φＰが低位に戻った状態であるので
、電位φ４は低位に行く。

同時に、トランジスタＴＲ”が容量Ｃ２ｎを容量Ｃ１ｎ
から絶縁（アイソレート）して働かなくなり、ゲートＧ
Ｒが低位へ落ちてゲートＯＲ下のチャネルをドレンＤＲ
から絶縁（アイソレート）する。

次に、同時であってもなくても、電位φＬとφＴが高位
に上がる。ゲートＧＬは基準電位Ｖφ、に対応する無電
荷チャネル電位を定義し、ゲートＧＴは電荷を、容量Ｃ
２ｎから出力レジスタＢの対応する段階Ｇｌｌへ通過さ
せる。そのためには、Ｇ　Ｌ　ｓ　ＧＯｔ　Ｇ　Ｔ及び
Ｇ、下の高位の電位は次の関係になければならない。

Ｖφｎ：φＬＳ＜Ｖｏｓ＜φｖｓ＜φ２Ｂ５１ここにφ
ＬＳｙＶＯ８ｊφＴＳｙφＢＳはゲートＧＬ　ｔ　Ｇ　
ｏ　ｙ　Ｇ　７及びＣ８下の無電荷チャネル電位である
。

容量Ｃ２ｎの電極に蓄積される電荷は図６Ｃに示すよう
にレジスタＢのＣＣＤチャネルに転送される。

レジスタＢに転送された電荷は次式に該当する。

ＱＬｎ＝　（Ｖｏｅ（ｊ　ｔ）　Ｖｔｎ３０ｇ”　（２
）ここで　ＶＤＢ（ｔｌ）＝ＢＤＡ（ｔｌ）＝ＶＤ時間
ｔ３の間は、ゲートＧ。に加えられた電位φ丁は低位に
落ち、出力レジスタＢと通過ゲートＧＯとを絶縁（アイ
ソレート）する。

次いで電位φ３は高位に戻り、同時に二つの容量ｃ１ｎ
とｃ、ｎとを相互接続し、容量を電荷除去ドレンＤＲに
相互接続するように、ゲートＯＲ下のチャネルを高位に
持って行く。

実際、ゲートＧＲ２Ｇ０及びＯＬ下の高レベル電位は次
のように選ばれるから、 Ｖφｎ０φｔｓ＜Ｖｏｓ＜φＲ８ 容量Ｃ１１に存在する電荷量は図６ｄに示すようにドレ
ンＤＲへ放電される。この電荷量は次式に該当する。

Ｑｔｎ＝（ＶｏＢ（ｔｔ）　Ｖｔｎ）Ｃｔ”　’　（３
）この電荷が除かれると、容量０１″及びＣ２′Ｉの電
位は次式が成立つようにゲートＧＬにおける無電荷チャ
ネルの電位Ｖ＄、、によって定義される。

Ｖ　＊　ｎ　＝φＬ　ｈｉｇｈ　Ｖｔｎこの基準電位Ｖ
φ、はゲートＧＬｎを有する誘導ＭＯ８の閾値ｖｖｎの
関数である。

実際１段階ｎの間開値ｖＴｏのばらつきは、電荷比Ｑ　
Ｌ　、、／ΣＱｎｍを変更することはない。

＃ＩＴ また、同一段に関して、■φ、は時間ｔ２とｔ３におい
ては同じである。なぜなら、同じゲートＧＬの誘導ＭＯ
８によって定義されるからである。

式（１）、　（２）及び（３）から出発して、次式が得
られる。

ΣＱｎ　ｍ＝（Ｖｏ　Ｖ＃ｎ）（Ｃｔ”＋Ｃ２”）ＱＬ
ｎ＝（Ｖｏ−Ｖ＄ｎ）Ｃｚ” Ｑｔｎ＝（Ｖｏ−ｖ＃ｎ）Ｃ１” 出力レジスタへ移動した電荷は、 Ｑ　Ｌ　ｎ　＝αΣＱ、イ ０２″′ ただし　α＝ｏ０、や。２、 従ってドレンＤＲによつ不除かれる電荷はＱｉｎ＝（１
−α）Ｘ：、Ｑｎ、、ｎ 時間ｔ４の間は、電位φ、は低位に落ち、容量Ｃ１１と
Ｃ２ｎを信号送りシステムから分離する。図６８に示す
ように、容量Ｃ１１とＣ２ｎの電位は■φ、に止まって
いる。システムは次の積分を行う準備が整った状態とな
る。

その上、通過ゲートＧＯにおいて発生する熱電荷は、φ
Ｒが高レベルに止まっているので、Ｃ１ｎとＣ２ｎ上の
電荷の全積分時間の間ドレンＤＲに放電されるのである
。

今まで説明してきた積分器では、電荷を出力レジスタに
分割し、転送する時間は、入力サンプリング周期に対し
て比較的長くてよく、入力シーケンスの全時間の間続く
可能性がある。

同様に、図４に関して既に述べたように、Ｍを積分シー
ケンスの数とすると、出力サンプリング回数は入力にお
けるよりもＭ倍も小さくてよい。

なお、積分場所における熱の発生が小さく、ダイオード
Ｄ＾及びＤＢの漏洩電流にもっばらよるため、本積分器
は−い積分時間を有することができる。

また入力と出力におけるマルチプレクス動作と供に、数
個の上記形式の積分器を並列につなぐことも可能である
。こうすると、最大動作回数はｐ倍（ｐ≧２）にするこ
とができる。但し各シーケンスの分解点の数もｐ倍にな
る。

前記の積分器に対して、本発明の範囲と精神から外れる
ことなく、多くの変形ができることは、この種技術を熟
知している者には明らかである。

例えば、ＣＣＤレジスタは２相でなく、四つの制御相を
有することもできるのはその一例である。

【図面の簡単な説明】

図１は先行技術の反復アナログ分析器の線図である。 図２は先行技術による非反復アナログ積分器の線図であ
る。 図３は本発明にもとづく非反復アナログ積分器の線図で
ある。 図４は本発明にもとづく非反復アナログ積分器の他の実
施態様の接続線図である。 図５は本発明にもとづく非反復アナログ積分器の一つの
実施態様の平面図である。 図６８から図６０までは図５のＶｌ−ＶＩを通る線図式
断面図と、表面電位の時間の関数としての展開を示す線
図である。 図７８と図７ｂは図５の積分器に加えられた異なる制御
電圧の線図である。 特許出願人 トムソンーセーエスエフ

Claims (1)

1. 【特許請求の範囲】 （１）入力デマルチプレクサに並列に接続されたＮ個の
   蓄積手段へ、サンプリングしたアナログ信号をＮ回順次
   送りこむ直並列入力デマルチプレクサ１Ｍ回のシーケン
   スの間、アナログ信号Ｖゎ９，１１の対応するランクの
   サンプルを電荷の形で加算する各蓄積手段、及びＭ回の
   シーケンスの最後にアナログ信号Σ＝　１　、ＭＶｎ、
   、＋＋を出力するため、Ｎ個の蓄積手段に接続された出
   力並直列マルチプレクサから成る、Ｍ回のシーケンスに
   わたってサンプリングしたアナログ信号Ｖ　、１．　ｍ
   の積分を行なうことを特徴とする非反復アナログ積分器
   。 （２）前記入力デマルチプレクサは、Ｎ段階を有し、各
   段階は各シーケンスの後間じるスイッチを介して蓄積手
   段に接続され、直列入力と並列出力を有する、電荷転送
   シフトレジスタで形成されることを特徴とする特許請求
   の範囲第１項に記載の積分器。 （３）前記出力マルチプレクサは、Ｎ段階を有し、その
   各段階はＭ回のシーケンスの各周期の後周期的に閉じる
   スイッチを介して、蓄積手段の一つに接続され、並列入
   力と直列出力を有する電荷転送シフトレジスタで形成さ
   れることを特徴とする特許請求の範囲第１項に記載の積
   分器。 （４）前記出力マルチプレクサは、各蓄積手段と読出し
   手段との間にそれぞれ接続されたアナログゲートによっ
   て形成され、上記ゲートはアドレス用レジスタによって
   送られるパルスで順次制御されることを特徴とする特許
   請求の範囲第１項に記載の積分器。 （５）前記シフトレジスタの転送回数が次式を満足させ
   ることを特徴とする特許請求の範囲第２項及び第３項に
   記載の積分器。 Ｆｅ２−Ｆ＾ ただし　Ｆ８：出力シフトレジスタの転送回数Ｆ＾：入
   カシカシフトレジスタ送回数 Ｍ　ニジ−ケンスの数 とする。 （６）前記蓄積手段は、基準電位に関して、一端が浮動
   電位に結合する容量で形成されることを特徴とする特許
   請求の範囲第１項に記載の積分器。 （７）上記容量は、スイッチング手段で相互に接続され
   ている二つの容量で形成されることを特徴とする特許請
   求の範囲第６項に記載の積分器。 （８）前記蓄積容量と出力マルチプレクサの間に、容量
   を放電用ドレンか、出力マルチプレクサかのいずれかへ
   接続する信号切換え送りデバイスを有することを特徴と
   する特許請求の範囲第７項に記載の積分器。 （９）上記信号切換え送りデバイスは、各蓄積手段と出
   力マルチプレクサの対応する入力段との間に設けられ、
   固定の電位に置かれているゲート手段で形成され、この
   ゲート手段は可変電位になっている複数のゲートによっ
   て、蓄積手段、放電用ドレン、及び出力マルチプレクサ
   から分離されていることを特徴とする特許請求の範囲第
   ８項に記載の積分器。 （ｌＯ）信号切換え送りデバイスの各ゲートに加えられ
   る電位の高レベルは次の関係を有することを特徴とする
   特許請求の範囲第９項に記載の積分器； Ｖ　ＩＩｎ　＝φＬＳ＜ＶＯＩＩ＜φＴＳ＜φ８ｓ及び
   　ｖφ、＝φＬｓ〈■ＯｓくφＲ８ただし　Ｖ＃、＝φ
   ＬＳはＧＬにおける無電荷チャネルの高レベル側電位に
   該当し、 ＶＬＳはＧｏにおける無電荷チャネルの電位に該当し。 φＴＳはＧ、における無電荷チャネルの高レベル側電位
   に該当し。 φＲ８はＧ、における無電荷チャネルの高レベル側電位
   に該当し、 φ＠ＳはマルチプレクサＢの０８における無電荷チャネ
   ルの高レベル側電位に該当する。 （Ｉｆ）前記蓄積容量の基準電位はゲートＧＬにおける
   無電荷チャネルの高レベル側電位によって与えられるこ
   とを特徴とする特許請求の範囲第６項に記載の積分器。 （１２）入力と出力がマルチプレクサされている、積分
   器の個数ｐがｐ＞１である、特許請求の範囲第１項に記
   載の積分器を２個使って形成される、非反復アナログ積
   分器。