JPS60206247A - デジタル信号検出回路 - Google Patents

デジタル信号検出回路

Info

Publication number
JPS60206247A
JPS60206247A JP59060842A JP6084284A JPS60206247A JP S60206247 A JPS60206247 A JP S60206247A JP 59060842 A JP59060842 A JP 59060842A JP 6084284 A JP6084284 A JP 6084284A JP S60206247 A JPS60206247 A JP S60206247A
Authority
JP
Japan
Prior art keywords
signal
circuit
reference voltage
amplitude
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59060842A
Other languages
English (en)
Inventor
Masaki Ichihara
正貴 市原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59060842A priority Critical patent/JPS60206247A/ja
Priority to DE8585302162T priority patent/DE3580116D1/de
Priority to EP85302162A priority patent/EP0157598B1/en
Priority to CA000477875A priority patent/CA1255803A/en
Priority to AU40560/85A priority patent/AU584886B2/en
Publication of JPS60206247A publication Critical patent/JPS60206247A/ja
Priority to US07/126,864 priority patent/US4841301A/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/106—M-ary FSK

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、多値デジタル通信方式において・受信した多
値信号からデータ信号を復号するためのデジタル信号検
出回路に関する。
〔従来技術〕
多値デジタル通信方式では、変調度の経年変化や温度変
化等によるずれや、受信機の検波出力の変動等の種々の
理由で受信される多値信号の振幅が変化すると、信号検
出用の判定レベルが固定されている場合には、信号の検
出が正しくできなくなル、誤シ率が増加する。この様な
事態を防ぐ方法として、従来、受信多値信号の振幅を自
動的に一定値に制御する方法が提案され、一般にＡＬＣ
（Ａｕｔｏｍａｔｉｃ　Ｌｅｖｅｌ　Ｃｏｎｔｒｏｌ　
）回路と呼ば江ている。
以下９図面を用いて、従来のＡＬＣ回路の一例を説明す
る。
第１図は４値のデジタノ占１七方式におけるＡＬＣ回路
の例である。受信された４値信号は、可変利得増幅器１
を経てレベル判定回路４で判定され。
２ビット並列符号２３に変換される。並列符号２３は、
４値−２値変換回路６で直列データに変換され、復号デ
ータ信号として出力される。一方、４値化号再生回路５
は、並列符号２３に応じて基準電圧９，１１，１３．１
５をスイッチングし、再生４値信号２５を出力する。振
幅比較回路２は受信４値信号２６と再生４値信号２５の
振幅を比較し。
受信４値信号２６が再生４値信号２５よシ大きい時は低
電圧を出力し、小さい時は高電圧を出力する。
振幅比較回路２の出力２７は積分回路３で積分され、そ
の出力２８が可変利得増幅器１のＦＥＴ　７のゲートに
入力される。可変利得増幅器１はＦＥＴ７と抵抗８．演
算増幅器３３による非反転型増幅器であシ、　ＦＥＴ　
７の抵抗値がダート電圧によって変わることを利用して
、利得を変えることができる。すなわち、　ＦＥＴ　７
のゲート電圧が下ると。
ＦＥＴ　７の抵抗値が増大して可変利得増幅器１の利得
が大きくなシ、ダート電圧が上ると、逆に利得は小さく
なる。これによシ、受信４値信号２６に対する自動制御
ループが構成され、受信４値信号が再生４値信号よ多振
幅が大きい時には、可変利得増幅器の利得が下シ、逆に
小さい時には利得が上る。すなわち、受信４値信号の振
幅が再生４値信号の振幅と一致する様に調整される。一
方、レベル判定用基準電圧１０，１２．１４は、抵抗１
６〜２２によシ、再生４値信号のアイｉ４ターンの中央
の電圧に設定しであるので、入力信号の振幅が変化して
も信号検出を正しく行うことができる。
この様に、従来のＡＬＣ回路では、電圧制御可変利得増
幅器を使い、受信多値信号の振幅を調整することによっ
て信号検出における誤シを防止している。しかしながら
、電圧制御可変利得増幅器を実現するためには、　ＦＥ
Ｔの様な電圧制御可変抵抗素子（ＶＣＲ）を使う必要が
ある。ＶＣＲは、一般には非線形な特性を持っているの
で、信号の振幅によっては大きな歪が生じ、誤シ率増加
の原因となる。従来のＡＬＣ回路では、この種の歪を完
全に除去できない。また、ダイナミックレンジが、　Ｆ
ＥＴ７に示す非線形素子の動作領域とそのばらつきによ
って制限され、入力信号の変動可能領域を大きく選べな
い欠点がある。
〔発明の目的〕
本発明は、上記の様な問題点を解消した新規な回路構成
のデジタル信号検出回路を提供しようとするものである
。
〔発明の構成〕
本発明は、従来のＡＬＣ回路とは異シ、受信多値信号の
振幅を調整するのではなく、逆に、信号検出の基準であ
るレベル判定用基準電圧と再生多値信号の振幅を調整す
ることによ、！ｌ）　、　ＡＬＣ回路と同等の効果を得
ている。従って９本発明では、受信多値信号を直接非線
形回路へ通す必要はない。
Ｃ実施例〕 次に１本発明の実施例を図面を用いて詳細に説明する。
第３図は本発明の一実施例の回路図である。本発明にお
いては、第１図における可変利得増幅器１が除去され、
基準電圧発生回路３４が、固定電圧から積分器３の出力
２８によって制御された可変電圧出力型に変更されてい
る。
演算増幅器３２は、中心のレベル判定用基準電圧１２が
常にアース電位になる様、その出力電圧。
すなわち、基準電圧９を調整している。故に、基準電圧
９〜１５はアース電位を中心に常に一定の比例関係にあ
る。ここで、外部よシ基準電圧１５を変動させると、同
じ比例関係のまま基準電圧９〜１５も変動することがわ
かる。この様にして。
基準電圧１５を外部から変化させることにより。
レベル判定用基準電圧１０．１２．１４及び、再生４値
信号の振幅を変えることができる。
第１図において積分器出力２８を、可変利得増幅器１に
接続していた代わシに２本発明では基準電圧１５に接続
している。これによって、再生４値信号２５の振幅及び
レベル判定用基準電圧１０゜１２、、１４に対する自動
制御ループが構成される。
すなわち、再生４値信号２５が受信４値信号と同じ振幅
になる様に基準電圧９〜１５が調整され。
常に、受信４値信号に合ったレベル判定用基準電圧が生
成されるので、信号検出が正しく行われる。
〔発明の効果〕
以上の様に２本発明では、従来のＡＬＣ回路とは異シ、
受信多値信号ではなく、再生多値信号の振幅とレベル判
定用基準電圧を自動調整することにより、　ＡＬＣ回路
と同様に、受信信号の振幅変動による信号の検出誤シを
防止している。また本発明では、歪の原因となるＶＣＲ
等を信号路に使用する必要がないため、これによる歪が
発生しない。さらに、基準電圧群の発生等に、ダイナミ
ックレンジを左右する非線形素子を用いていないため、
受信多値信号の変動幅が大きくても、正確にデータ判別
可能である。
【図面の簡単な説明】
第１図は、従来方式の実施例のブロック図、第２図は２
本発明の一実施例のブロック図である。 １・・・可変利得増幅器、２・・・振幅比較回路、３・
・・積分回路、４・・・レベル判定回路、５・・４値化
号再生回路、６・・・４値−２値変換回路、７・・ＦＥ
Ｔ　（電圧制御可変抵抗素子）、９，１１，１３．１５
・・・（再生４値信号発生用）基準電圧、１０．１２．
１４・・・（レベル判定用）基準電圧、３４・・・基準
電圧発生回路。 第２図

Claims (1)

  1. 【特許請求の範囲】 １、　多値デジタル通信方式において、受信した多値信
    号を基準電圧群と比較して判定し符号化するレベル判定
    回路と、前記レベル判定回路で符号化された判定結果を
    用いて多値信号を再生する多値信号再生回路と、前記受
    信した多値信号と前記多値信号再生回路によって再生し
    た再生多値信号の振幅の大小を比較する振幅比較回路と
    、前記振幅比較回路の比較結果を積分する積分回路と、
    前記多値信号再生回路において再生した多値信号の振幅
    を決定するとともに前記基準電圧群を発生する基準電圧
    発生回路を有し、前記基準電圧発生回路において前記積
    分回路の出力電圧に応じて前記基準電圧群の電圧値を変
    動させることを特徴とするデジタル信号検出回路。 ２、特許請求の範囲第１項記載のデジタル信号検出回路
    において、前記基準電圧発生回路として。 入力に対して線形比例の関係を有する直流増幅回路と、
    該直流増幅回路出力よシ分圧して、前記再生している多
    値信号の決定値および前記基準電圧群を出力する分圧回
    路とからなることを特徴とするデジタル信号検出回路。
JP59060842A 1984-03-30 1984-03-30 デジタル信号検出回路 Pending JPS60206247A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP59060842A JPS60206247A (ja) 1984-03-30 1984-03-30 デジタル信号検出回路
DE8585302162T DE3580116D1 (de) 1984-03-30 1985-03-28 Geraet betriebsfaehig als eine automatische pegelsteuerungsschaltung zur dekodierung eines mehrstufensignals.
EP85302162A EP0157598B1 (en) 1984-03-30 1985-03-28 Device operable like an automatic level control circuit for decoding a multivalued signal
CA000477875A CA1255803A (en) 1984-03-30 1985-03-29 Device operable like an automatic level control circuit for decoding a multivalued signal
AU40560/85A AU584886B2 (en) 1984-03-30 1985-04-01 Device operable like an automatic level control circuit for decoding a multivalued signal
US07/126,864 US4841301A (en) 1984-03-30 1987-11-30 Device operable like an automatic level control circuit for decoding a multivalued signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59060842A JPS60206247A (ja) 1984-03-30 1984-03-30 デジタル信号検出回路

Publications (1)

Publication Number Publication Date
JPS60206247A true JPS60206247A (ja) 1985-10-17

Family

ID=13154018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59060842A Pending JPS60206247A (ja) 1984-03-30 1984-03-30 デジタル信号検出回路

Country Status (6)

Country Link
US (1) US4841301A (ja)
EP (1) EP0157598B1 (ja)
JP (1) JPS60206247A (ja)
AU (1) AU584886B2 (ja)
CA (1) CA1255803A (ja)
DE (1) DE3580116D1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2645373A1 (fr) * 1989-03-28 1990-10-05 Js Telecommunications Procede et dispositif de reduction du bruit sur un signal codable a plusieurs niveaux predetermines
JP2722351B2 (ja) * 1989-11-29 1998-03-04 キヤノン株式会社 撮像信号処理装置
NL9001608A (nl) * 1990-07-16 1992-02-17 Philips Nv Ontvanger voor meerwaardige digitale signalen.
DE69421307T2 (de) * 1993-03-11 2000-04-20 Koninklijke Philips Electronics N.V. Empfänger für mehrstufige digitale Signale
US5684833A (en) * 1994-04-21 1997-11-04 Aichidenshi Kabushiki Kaisha Mutual conversion method of binary data and multilevel signal, its communication method, and its receiving device
JPH0993291A (ja) * 1995-09-25 1997-04-04 Sony Corp データ受信装置、復調回路及び集積回路
US6317469B1 (en) 1996-06-28 2001-11-13 Lsi Logic Corporation Method and apparatus for utilizing a data processing system for multi-level data communications providing self-clocking
US5960333A (en) * 1997-03-31 1999-09-28 Ericsson Inc. Circuitry and method for power calibration
RU2109400C1 (ru) * 1997-07-09 1998-04-20 Николай Дмитриевич Попов Преобразователь двоичного кода во многозначный код (варианты)
KR100246795B1 (ko) * 1997-08-02 2000-03-15 윤종용 필터 및 부스트회로를 내장하는 칩의 설계변수 오차보상회로
US7269212B1 (en) 2000-09-05 2007-09-11 Rambus Inc. Low-latency equalization in multi-level, multi-line communication systems
US7124221B1 (en) * 1999-10-19 2006-10-17 Rambus Inc. Low latency multi-level communication interface
US6396329B1 (en) * 1999-10-19 2002-05-28 Rambus, Inc Method and apparatus for receiving high speed signals with low latency
US7161513B2 (en) * 1999-10-19 2007-01-09 Rambus Inc. Apparatus and method for improving resolution of a current mode driver
US20030173999A1 (en) * 2002-03-18 2003-09-18 Rien Gahlsdorf Activity detector circuit
US7362800B1 (en) 2002-07-12 2008-04-22 Rambus Inc. Auto-configured equalizer
US7292629B2 (en) * 2002-07-12 2007-11-06 Rambus Inc. Selectable-tap equalizer
US8861667B1 (en) 2002-07-12 2014-10-14 Rambus Inc. Clock data recovery circuit with equalizer clock calibration
RU2254673C2 (ru) * 2002-08-05 2005-06-20 Чистяков Александр Борисович Способ передачи информации
US8795179B2 (en) * 2011-04-12 2014-08-05 Shenzhen Mindray Bio-Medical Electronics Co., Ltd. Methods, modules, and systems for gain control in B-mode ultrasonic imaging

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3509279A (en) * 1967-05-22 1970-04-28 Collins Radio Co Am data detector with reference level responsive to input and detected data to produce comparison signal
US3796956A (en) * 1970-12-23 1974-03-12 Fujitsu Ltd Block synchronization system of multinary codes
US3864529A (en) * 1972-09-14 1975-02-04 Lynch Communication Systems Receiver for decoding duobinary signals
US4161628A (en) * 1978-01-31 1979-07-17 Harris Corporation Technique for tracking amplitude fades for multi-amplitude signalling
US4376309A (en) * 1981-05-29 1983-03-08 Bell Telephone Laboratories, Incorporated Method and apparatus for signal-eye tracking in digital transmission systems

Also Published As

Publication number Publication date
EP0157598A3 (en) 1989-03-15
DE3580116D1 (de) 1990-11-22
US4841301A (en) 1989-06-20
AU4056085A (en) 1985-10-03
CA1255803A (en) 1989-06-13
EP0157598A2 (en) 1985-10-09
EP0157598B1 (en) 1990-10-17
AU584886B2 (en) 1989-06-08

Similar Documents

Publication Publication Date Title
JPS60206247A (ja) デジタル信号検出回路
US7414942B2 (en) Digital automatic gain control of a multilevel optical disc read signal
US4750058A (en) Gain control circuitry for readback apparatus in a PRML magnetic recording system
US6173019B1 (en) Control loop for data signal baseline correction
CA1144618A (en) Adaptive decision level circuit for regenerating digital signals
JPH0758783A (ja) 直列伝送二値信号の直流分再生方法および装置
US4414668A (en) Apparatus for reproducing information signals recorded on a recording medium
KR19990008502A (ko) 자동 문턱값 제어를 이용한 피크 검출기와 그 방법
US6043766A (en) Distributive encoder for encoding error signals which represent signal peak errors in data signals for identifying erroneous signal baseline, peak and equalization conditions
US6363111B1 (en) Control loop for adaptive multilevel detection of a data signal
US6775219B2 (en) Data reproduction control method and apparatus, and optical disk unit
US4577155A (en) Data extracting circuit
US4829523A (en) Error masking in digital signal transmission
CA1052006A (en) Adaptive delta modulation system
KR0170261B1 (ko) 최적 기록/재생장치
US6125470A (en) Distributive encoder for encoding error signals which represent signal peak errors in data signals for correcting erroneous signal baseline conditions
JP3976343B2 (ja) デジタル情報信号の送信、記録及び再生
KR100213032B1 (ko) 자기기록 재생장치에서 디지탈 신호 검출 장치
KR0122749B1 (ko) 적응 양자화를 이용한 소프트 결정방법
KR100192236B1 (ko) 디지탈 자기기록 재생장치
EP0700042A1 (en) Signal processing device
US6301309B1 (en) Signal gating controller for enhancing convergency of MLT3 data receivers
JPH05205205A (ja) 再生波形の非線形補正ａ／ｄ変換方法及び装置
JPS60194648A (ja) 復調回路
JPH0793899A (ja) 磁気記録再生装置