JPS60207427A - 回路の無効電力調整インダクタンスに給電するためのサイリスタ制御パルス発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は回路の無効電力の調整インダクタンスに給電す
るためのサイリスタ制御パルス発生装置に係る。

この調整はインダクタンス内を流れる電流の多少とも長
い通過時間によって行われること、及びこれはサイリス
タの点弧角度αに左右され、この角度αは電圧のゼ算通
過を原点としていることは周知である。

定電圧の積分によって形成されるのこぎり波形信号Ｕｓ
ｙに比較される点弧角度αに比例する制御信号Ｕ、から
出発して制御パルスを送出する方法が知られており、こ
の積分は電圧の各ゼロ通過と同期してトリガされる。

）ｑルスはＵ、ｙ＝　Ｕ、となる度毎にサイリスタに送
られる。

この種の方法は特に、イド口・ケベック電力研究所（Ｈ
ｙｄｒｏ−ＱｕＱｂｅｃ　ｅｔ　ｌ’　Ｅｌｅｃｔｒｉ
ｃ　ｐｏｗｅｒＲｅｓｅａｒｃｈ　Ｉｎ５ｓｔｉｔｕｔ
ｅ　）の後援で１９７９年９月１９日から２１日にわた
りモントリオールで開催された被制御無効電力補償に関
する国際討論会で発表された２つの論文ｊこよって知ら
れている。即ち、ビニール・ペルチェ（Ｐｉｅｒｒｅ　
Ｐｅ１ｌｅｔｉｅｒ　）及びオマー・ブールゴール（Ｏ
ｍｅｒ　Ｂｏｕｒｇａｕｌｔ　）による［サイリスタに
よって制御されるインダクタンスを有するタイプの静止
補償器を含む２３０　ｋＶのリムスキ装置における短絡
（Ｃｏｕｒｔｓ　−ｃｉｒｃｕｉｔｓｍｕ　ｐｏｓｔｅ
　Ｒｉｍｏｕｇｋｉ　；ｈ　２３０ｋＶ　ｅｔ　ｃｏｍ
ｐｏｒｔｅｍｅｎｔｄｕ　ｃｏｍｐｅｎａａｔｅｕｒ　
５ｔａｔｔｑｕｅ　ｄａ　ｔｙｐｅ　Ｒｉｎｄｕｃｔｍ
ｃｅｃｏｎｔｒｏｌｅｅ　ｐａｒ　ｔｈｙｒｉｓｔｏｒ
ｓ）　Ｊと、ジャン・ベランジｘ　（Ｊｅａｎ　Ｂｓｌ
ａｎｇｅｒ　）、ルイズ・エドウワルｒ−ノラ・ディア
ス（Ｌｕ１ｚ　Ｅｄｕａｒｄｏ　ＮｏｒａＤｉａｓ）、
セルジオ・デ・アゼベト・上２ニス（ＳｅｒｇｉＯｄｅ
　Ａｚｅｖｅｄｏ　Ｍｏｒａｅｓ　）及びオリベイラ・
フロンタｙ　（０１ｉｖｅｉｒａ　Ｆｒｏｎｔｉｎ　）
による「ブラジルにおける７アルナス１３８ｋＶ伝送網
への静止パールシステムの適用（Ａｐｐｌｉｃａｔｉｏ
ｎ　ｏｆ　ａ　３ｔａｔｉｃＶａｒ　Ｓｙｓｔｅｍ　ｏ
ｎ　ｔｈｅ　Ｆｕｒｎａｇ　１３８　ｋＶ　Ｔｒａｎｓ
ｍｉｓｓｉｏｎＮｅｔｗｏｒｋ　ｉｎ　Ｂｒａｚｉｌ）
　Ｊとである。

しかしこの方法には下記のようないくつかの欠点がある
。

一積分の始動は電圧の各ゼロ通過によって同期化される
から、もしこの電圧が半周期中に予想外のゼロ通過のよ
うな異常を示した場合、サイリスタの制御パルスのい（
っかは制御し得ない瞬間に送出される危険がある。

一同様に、給電電圧に重なり合う偶数調波電圧が存在す
るから、点弧角度αは正の周期と負の周期の間で基準値
から双方にずれ、このようにして偶数調波電流と直流成
分を生じる。

これらの電流は給電インピーダンスを介して、不安定作
動に結びつく場合がある他の偶数調波電圧を生じる恐れ
がある。

これらの欠点を是正するため、電気技術者学院動力部門
（Ｔｈｅ　ｐｏｗｅｒ　Ｄｉｖｉｓｉｏｎ　ｏｆ　ｔｈ
ｅ　工ｎ５ｔｉｔｕｔｉｏｎｏｆ　Ｅｌｅｃｔｒｉｃａ
ｌ　Ｅｎｇｉｎｅｅｒｓ　）の主催により１９８１年１
１月３０日から１２月３日にわたりロンドンで開かれた
国際会議で発表された「ＡＣ及びＤＣ伝送用のサイリス
タ及び可変静止装置（Ｔｈｙｒｉｓｔｏｒａｎｄ　Ｖａ
ｒｉａｂｌｅ　５ｔａｔｉｃ　Ｅｑｕｉｐｅｍｅｎｔ　
ｆｏｒ　ＡＣａｎｄＤＣＴｒａｎｓｍｉｓｓｉｏｎ）　
Ｊと題する原稿にＬつ”’Ｃ１電圧でなく電流に同期化
されたインパルス発生器が知られている＠ その原理は次の通りである。

定電圧積分は、電圧のゼロ通過ごとではなく、サイリス
クの制御インノｑルースの送出ごとにトリガされ、そし
て電流がサイリスク内で相殺される時、積分勾配が倍に
なる、即ち二重の定電圧が積分される。従ってこの二重
値をもつ同じ定数の積分によって先のように形成された
のこぎり波に重なり合うのこぎり波が回復し、そのトリ
ガは電圧のゼロ通過によって同期化される。

それ故、サイリスク内に電流が存在する間、即ち伝導角
がσである間、のこぎり波形信号の勾配は半分の値をも
つ。この角度σは次の式によって点弧角度αに結びつ（
。τ；π−α 第１Ａ図、第１Ｂ図及び第１Ｃ図はこの方法を表わして
いる。

第１Ａ図には、調整インダクタンスの端子電圧Ｕ及びこ
のインダクタンスを通る電流ｉを示した。

インダクタンスの給電サイリスク点弧角度は、電圧Ｕの
ゼロ通過を原点とする角度αによって限定される。

伝導時間は例えば丁＝π−αであることが第１Ａ図でわ
かる。

第１Ｂ図には、のこぎり波形信号Ｕ８ｙを示した。

信号Ｕ８ｙは制御信号Ｕαと結合して、所望の点弧角度
αに比例して、イン、Ｑルス時間を決定するために役立
つ。

第１Ｃ図には、点弧／Ｑルスθを示した。

それ故これらの図から、定電圧積分である信号Ｕ８ｙが
サイリスタの点弧パルスθの送出毎にトリガされること
、及び電流ｌが消失するとき、信号Ｕ　の勾配は二重値
をとり、従って信号Ｕ８ｙのこｙ の部分は、電圧のゼロ通過と同期化するのこぎり波形擬
似信号τと重なりあうことがわかる。

この樵の方法は、電圧のゼロ通過がもはや信号Ｕ８ｙの
非同調ゼロ復帰による同期化損失を引起こし得ないから
、電圧の撹乱状態においても精度を維持することを許す
。この方法では、電流は変流器で測定される。

但し、この種の方法はまだ充分満足のいくものではない
。実際、積分勾配の変化を制御するための電流の有無を
検出する必要がある。ところで、電流内の非同期成分は
僅かであっても点弧及び消弧の瞬間を非対称的にずらし
、作動を不安定にする。

本発明はこの欠点を是正することを目的とし、且つ回路
の無効電力調整インダクタンスに給電するためのサイリ
スタ制御パルス発生装置を対象としており、前記インダ
クタンスはサイリスタ二方向静止開閉器を介して回路に
接続されており、本装置は比較器の１ｆＥの入力に接続
する出力をもつのこぎり波形信号の発生器を含み、比較
器のもうひとつの入力はサイリスタの点弧角度の変化を
制御する信号を受信し、前記比較器の出力は前記すイリ
スタ制御）Ｑルスの発生回路に接続しており、前記発生
回路の出力は一方ではサイリスタの制御電極に、他方で
はのこぎり波形信号発生器のゼロ復帰入力に接続し、前
記発生器は勾配ａ又は２ａの信号発生手段を含み、勾配
ａの信号から勾配２ａの信号への移行が前記インダクタ
ンス内の電流の消失によって制御され、本装置が、前記
インダクタンス内に電流の映像形成回路を含んでおり、
前記映像が積分器回路に向けて送られるインダクタンス
の端子電圧の映像である電圧Ｕから形成され、積分器回
路の出力は前記比較器の出力信号によって制御される前
記積分器のゼロ復器信号の形成回路に接続していること
、及び前記積分器回路の出力が更に前記電流の平均値を
作成する回路に−接続し、前記平均値作成回路の出力が
、一方では２個の入力と１個の共通出力をもつ切替スイ
ッチの２個の入力のうちの１個に直接に接続し、他方で
は逆流回路を介して前記切替スイッチの他方の入力に接
続しており、切替スイッチの逆転制御は電圧Ｕの積分器
回路の入力に接続し、電圧Ｕの符号変化は前記切替スイ
ッチの２個の入力のどちらへも交互に切替わり、切替ス
イッチの出力は加算回路の２個の入力のうちの１個に接
続し、他方の入力は点弧角度αの制御電圧Ｕ。を受取り
、加算回路の出力は前記比較器に送られる点弧角度の変
化を制御する前記信号を形成することを特徴としく以下
余白） 従って、本発明は以上述べた方法に対して、電流の平均
値即ちその直流成分を計算し、且つ半周期中の基準値に
対して点弧角度の正又は負のΔαの修正を、更に次の半
周期中の一Δαの修正をおこなうという改良を加えるこ
とによってこの方法を利用する。定常状態では、この修
正信号は理論的にゼロである。ある種の過渡状態、特に
電圧が偶数調波成分を含む時にしかこの信号は生じない
。

このため、先行技術の場合と同様、その平均値を計算す
るために電流の忠実な映像をもつ必要があり、更に変流
器の使用によってその二次側で直流成分が相殺されるた
め、変流器の使用ができない。

本発明の特定具体例によれば、前記積分器のゼロに復帰
信号の前記発生回路は正門値検出器及び並列接続された
負閾値検出器を含んでおり、正閾値検出器の出力は第−
ＲＳフリップフロップの入力Ｒに接続し、負閾値検出器
の出力は第二ＲＳフリップフロップの入力Ｒに接続し、
各フリップフロップの入力Ｓは前記比較器の出力に接続
し、各７リツプ７０ツブの出力Ｑは、前記ゼロ復帰信号
を形成する出力をもつＮＯＲ論理回路の２個の入力の両
方にそれぞれ接続する。

さらに好ましくは、二重勾配形のこぎり波形信号の前記
発生器は、一方では加算器回路の第一人力に給電し、他
方では被制御スイッチを介して前記加算器回路の第二人
力に給電する定電圧電源を含んでおり、前記加算器回路
の出力は前記のこぎり波形信号を出力で形成する積分器
回路の入力に接続している。

以下に本発明の１具体例について、添付図面を参照して
説明する。

第１Ａ図、ｍｌＢ図及び第１Ｃ図は先行技術の検討から
描いたもので、本発明にも同様に適用されるが、但し本
発明では制御を圧Ｕａに修正がもたらされ、さらにイン
ダクタンス内電流ｉの実像が描かれる。

第２図はインダクタンス１．２及び３を三角形に配置し
た補償器を接続した三相回路Ｕ、　Ｖ、　Ｗを示す。

インダクタンスは、サイリス２による二方向静止スイッ
チを介してそれぞれが給電される。インダクタンス１に
はサイリスタ４及び５、インダクタンス２にはサイリス
タ６及び７、インダクタンス３にはサイリスタ８及び９
が当てられる。

インダクタンス１の端子電圧Ｕを得るため、位相Ｕ及び
Ｗの間に組器用変圧器１ｏが接続されている。第１Ｃ図
に示したインパルスθはサイリスタ４及び５の制御電極
に送られる。

第３図に示す装置はこれらのインパルスθを形成するこ
とを目的とする。同じ２つの装置は等しく、それぞれの
電圧から出発して、インダクタンス２及び３のスイッチ
の点弧イン、ｅルスを送ることを可卵にする。

第３図に概略的に示した本発明装置は、出力が加算回路
１３の第一人力１２に接続した定電圧安定電源１１を含
んでいる。電源１１の出力はまた被制御スイッチ１５を
介して回路１３の第二人力１４にも接続する。このよう
にして回路１３の出力には、スイッチ１５が開いていれ
ば電源１１から発する信号に等しく、このスイッチが閉
じていればこの信号の２倍の信号が得られる。これによ
って、積分回路１７の入力１６にこの信号を送ることに
よって、傾斜ａ又は２ａの勾配形の（ｆｉ号Ｕ８ｙが得
られる。

信号Ｕｓ７は比較器１９の入力１８に送られ、比較器の
他方の入力２０はサイリスタ４及び５０点狐角度の変化
を制御する信号を受ける。この信号は先端角αの制御電
圧Ｕαプラス後に示すように形成される誤差ΔＵα修正
信号に等しい。加算回路２１はこれら２つの信号Ｕｃｔ
及びΔＵαの金側をおこなう。

Ｕ８ｙが信号Ｕα＋ΔＵαに達する時、比較器１９はイ
ンパルス送出時２２に送られる信号を送出し、インパル
ス変換器２２の出力はサイリスタ４及び５の制＠電極に
結合され、第１Ｃ図に示すイン／ｅルスθを提供する。

イン、ｅルス変換器２２の出力はまた積分回路１７（Ｄ
　セｏ復帰人力２３に接続する。このようにして、信号
Ｕ８ｙは各インパルス送出時に、即ちサイリスタ４及び
５のどちらかの導電位相の開始時にゼｐに復帰する。

装置はさらにインダクタンス１内の電流の像の形成回路
をも含んでいる。この回路は、一方では誤差ΔＵαの修
正信号を形成し、他方ではスイッチ１５を制御すること
ができる。

この回路は計器用変圧器１０（第２図）によって与えら
れる電圧Ｕを入力で受容する積分器２４を含む。その出
力２５は積分器２４のゼロ復帰回路に接続する。この回
路は出力２５上で並列に接続された正閾値検出器２６及
び負閾値検出器２７を含んでおり、それぞれの出力２８
．２９は一般にＲＳフリップフロップと呼ばれるＲＳタ
イプバランス回路３０及び３１の入力Ｒに接続されてい
る。正及び負の閾値検出器２６，２７はそれぞれ正及び
負の非常に弱い電圧ε・のために調整されている。

バランス回路３０及び３１の出力ＱはＮＯＲ論理ゲート
３２の２つの入力に接続し、その出力３３は積分器のゼ
ロ復帰人力３４に接続する。バランス回路３０及び３１
の入力Ｓは比較器１９の出力によって制御される。従っ
てこの装置によって積分器２４の出力２５にインダクタ
ンスｌ内の電流ｌの忠実な像が、場合によっては直流成
分と共に得られる。

インダクタンス内に電流がなければ、フリップ７０ツブ
３０及び３１の出力Ｑは２進値０をもち、従ってＮＯＲ
論理素子の出力３３は２進値１をもち、従って新しいイ
ンノルスθまで積分器２４をゼロに維持し、このインノ
（ルスθは７リツプ７０ツブ３０及び３１の入力５に印
加されてそれらの出力Ｑを２進値１に拘束し、従って２
進値０に拘束された素子３２は再び電圧Ｕの積分を可能
にする。

２つのフリップフロップの出力が電流の相殺時にゼロに
復帰するため、正及び負の閾値検出器２６．２７はゼロ
でなく、非常に弱い値＋６及び−６に調節される。積分
器２４の、ぜ口復帰信号はまたスイッチ１５の制御人力
３５にも送られる。この入力がインダクタンス内電流の
相殺に一致する時、スイッチ１５は閉じ、これは信号Ｕ
８ｙ（第１Ｂ図）の勾配の２倍化により表わされる。制
御信号がゼロに移ると、スイッチが開き、信号Ｕ３ｙの
勾配は再び半分の値をとる。

最後に、電流ｉの像をあられす積分器２４の出力２５は
直流成分をゼロとするようにして誤差の修正信号ΔＵｃ
１を形成する回路に接続する。

この回路は電流ｌの平均値ｉｍｏｙに一致する信号を出
力に与える積分器回路３６を含む。

積分器３６の出力は一方では２つの入力をもつスイッチ
３８の第一人力３７に、他方では逆流回路４０を介して
スイッチ３８の第二人力３９に接続する。スイッチの共
通出力４１は修正信号ΔＵａを加算器２１０２つの入力
の一方にむかわせる。

もう一方の入力はサイリスタ４及び５の点弧角度αの制
御電圧Ｕａを受ける。

本発明に従う装置は妨害電圧に対しても優れた結果を得
ることを可能にする。

【図面の簡単な説明】

第１Ａ図、第１Ｂ図、第ｉｃ図は使用技術の記録図、第
２図はサイリスタ制御二方向静止スイッチにより給電さ
れるインダクタンスを備える補償器が接続された三相交
通ラインの説明図、第３図は第２図の補償器の位相の一
つのインダクタンスのサイリスタの点弧ノ（ルスを制御
する本発明装置の回路図である。 １１、１３．１７・・・のこぎり波形信号発生器、１５
・・・信号勾配制御手段、１９・・・比較器、２１・・
・加算器、ｎ・・・ゼロ復帰入力、２４・・・積分器、
２６〜３３・・・出力のゼロ復帰及び維持回路。 １１１ｉ：ｉ人セ＝ン”Ｉ　クーワー１１１／ストｔ＼
ＦＩＧ、２

Claims (1)

1. 【特許請求の範囲】 ＋１１　回路の無効電力調整インダクタンスに給電する
   ためのサイリスタ制御／Ｑルス発生装置であって、前記
   インダクタンスがサイリスタ二方向静止開閉器を介して
   回路に接続されており、比較器の１個の入力に接続する
   出力をもつのこぎり波形信号発生器を含んでおり、比較
   器のもうひとつの入力はサイリスタの点ツ入角度の変化
   を制御する信号を受信し、前記比較器の出力は前記サイ
   リスタ制御パルスの発生回路に接続しており、前記ノ９
   ルス発生回路の出力は一方ではサイリスタの制御電極に
   、他方ではのこぎり波形信号発生器のゼロ彼帰入力に接
   続し、前記信号発生器は勾配ａ又は２ａの信号発生手段
   を含み、勾配ａの信号から勾配２ａの信号への移行が前
   記インダクタンス内の電流消失によって制御され、前記
   インダクタンス内に電流の映像形成回路を含んでおり、
   前記映像は積分器回路に向けて送られるインダクタンス
   の端子電圧の映像である電圧Ｕから形成され、積分器回
   路の出力は前記比戦器の出力信号によって制御される前
   記積分器のゼロ復帰信号の形成回路に接続していること
   、及び前記積分器回路の出力が更に前記電流の平均値を
   設定する回路に接続し、前記平均値設定回路の出力が、
   一方では２個の入力と１個の共通出力をもつ切替スイッ
   チの２個の入力のうち１個に直接的に接続し、他方では
   逆流回路を介して前記切替スイッチの他方の入力に接続
   しており、切替スイッチの逆転制御は電圧Ｕの積分器回
   路の入力に接続し、電圧Ｕの符号変化は前記切替スイッ
   チの２個の入力の両方ｌこ交互に切替わり、切替スイッ
   チの出力は加算回路の２個の入力のうち１個に接続し、
   他方の入力は点弧角度αの制御電圧Ｕαを受取り、加算
   回路の出力は前記比較器に送られる点弧角度の変化を制
   御する前記信号を形成することを特徴とする装置。 （２）　前記積分器のゼロ馬蹄信号の前記形成回路が、
   並列に接続された正闇値検出器及び負闇値検出器を含ん
   でおり、正闇値検出器の出力はＲ８Ｍの第一７リツゾ７
   １：Ｉツブの入力Ｒに接続し、また負闇値検出器の出力
   はＲ８型の第二７リツプフロツゾの入力Ｒに接続してお
   り、各７リツプ７０ツブの入力Ｓは前記比較器の出力に
   接続し、また各７リツプ７０ツゾの出力Ｑは、前記ゼロ
   復帰信号を形成する出力をもつＮＯＲ論理回路の２個の
   入力の両方にそれぞれ接続していることを特徴とする特
   許請求の範囲第１項に記載の装置。 （３１前記二重勾配のこぎり波形信号発生器が、一方で
   は加算器回路の第一人力に給電し、他方では被制御スイ
   ッチを介して前記加算器回路の第二人力に給電する定電
   圧電源を含んでおり、前記加算器回路の出力が前記のこ
   ぎり波形信号を出力で形成する積分器回路の入力に接続
   していることを特徴とする特許請求の範囲第１項又は第
   ２項に記載の装置。