JPS60210052A - 周波数検波器 - Google Patents

周波数検波器

Info

Publication number
JPS60210052A
JPS60210052A JP3346584A JP3346584A JPS60210052A JP S60210052 A JPS60210052 A JP S60210052A JP 3346584 A JP3346584 A JP 3346584A JP 3346584 A JP3346584 A JP 3346584A JP S60210052 A JPS60210052 A JP S60210052A
Authority
JP
Japan
Prior art keywords
signal
circuit
signals
frequency
exclusive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3346584A
Other languages
English (en)
Other versions
JPH0528019B2 (ja
Inventor
Yoshihiko Akaiwa
芳彦 赤岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP3346584A priority Critical patent/JPS60210052A/ja
Priority to US06/687,575 priority patent/US4651107A/en
Priority to CA000471579A priority patent/CA1258300A/en
Priority to AU37350/85A priority patent/AU567649B2/en
Priority to DE8585100190T priority patent/DE3580594D1/de
Priority to EP85100190A priority patent/EP0151394B1/en
Publication of JPS60210052A publication Critical patent/JPS60210052A/ja
Priority to SG1194/92A priority patent/SG119492G/en
Priority to HK397/93A priority patent/HK39793A/en
Publication of JPH0528019B2 publication Critical patent/JPH0528019B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/10Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14Demodulator circuits; Receiver circuits
    • H04L27/144Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements
    • H04L27/152Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using controlled oscillators, e.g. PLL arrangements
    • H04L27/1525Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using controlled oscillators, e.g. PLL arrangements using quadrature demodulation

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、2値ディジタル信号で周波数変調された信号
を検波する周波数検波器で、特に集積回酪化に適した周
波数検波器に関する。
(従来技術とその問題点) 周波数検波器を集積回路によって実現する方法として、
いわゆるダイレクトコンバージョン方式が知られている
。この方法は、受信波を直接ベースバンドに周波数変換
するので、フィルタリングやその他の処理をベースバン
ドで行うことができる特長がある。ベースバンドにおけ
る信号処理の方法として、従来知られている微分と乗算
による方法は、アナログ信号で変調された信号をも復調
できる利点がある反面、自動利得調整回路およびアナロ
グ乗算器を必要とするため、集積回路による実現がかな
り困難であるという欠点があった。
すなわち、ダイレクトコンバージョン方式を用いた従来
の周波数検波器においては、例えば、英国特許1530
602、−Demodu7ator for FM8i
gnals” に示されているように、自動利得制御回
路および乗算回路を必要としていたので、回路実現が困
難になるという問題がある。よく知られているように、
周波数検波器においては、入力信号の振幅変動を抑圧す
る必要がある。この振幅変動は、例えば、移動無線通信
などにおいては80dB以上の大きさにわたるため、こ
れを抑圧するための回路のダイナミックレンジが極めて
大きくなる。中間周波数を用いる従来の周波数検波器に
おいては、入力信号の振幅変動を抑圧する方法として、
実現が容易な振幅制限回路を用いることができた。しか
し、ダイレクトコンバージョン方式においては、受信信
号を直接ベースバンド帯へ周波数変換するために、ベー
スバンド帯で振fm 制限を行うと、高調波歪みを分離
できなくなる。そのため、線形回路である自動利得制御
回路を必要とする。
しかし、この回路は、振幅制限回路に比べて実現が困難
である。韮た、乗算回路においては、二つの入力信号l
こ対する線形性を保つことが必要であり、その実現が困
難であることは、よく知られている事実である。
(発明の目的) 本発明は、検波する対象を周波数変調波のうち、特に、
2値ディジタル信号で変調された信号に限定することに
より、ベースバンド帯において振幅制限回路を(17用
可能とするとともに、乗算回路を不要ξ肱回路実現を容
易な周波数検波器を提供することを目的とする。
(発明の)シ゛を成) 本発明ζこよれは、2値ディジタル信号によって周波数
変−された信号(変調信号)を入力として、該変fJ’
A 48号の中心周波数にはぼ等しい周波aを有する局
部光1辰器を少(とも含み、位相が互いに異なる2N個
のペースパントイg号を出力する周波数変換手段と、前
jtiE 2 N個のベースノ(ンド信号を2値化して
得られる2N個の21@化4g号を作る手段と、薩2値
化信号を入力とT6第1の排他的論理和回路a、これよ
り得られる48号を第1の信号とし、前記2N個の2値
化信号をその位相が180゜を法と丁6順旧こなるよう
に並べたとき、これらの1を号をj胆に1個おきにとっ
た48号の全体を第1の信号グループとして、残りの2
値化信号を$2の信号グループとするとき、+lfJ記
巣1の信号グルー1のいずれかの信号の状態が変化する
たびに論理値0.1のいずれか一方の値を選び、前記第
2の信号グループのいずれかの信号の状態が変化するた
びに前記論理値の他方の値を選ぶことで発生される基準
信号を得る手段と、該基準信号と前記第1の信号を入力
とする第2の排他的論理和回路と、該第2の排他的論理
和回路の出力もしくは前記基準信号を入力信号として、
該入力信号の状態が変化するのに応じて、この状態変化
時刻よりも先にあるいは遅れてパルスを発生する手段と
、該パルス信号をクロックパルス入力さして、前記第2
の排他的論理和回路の出力信号を信号入力とするD型フ
リップフロップ回路とを有し、該り型フリップフロップ
回路の出力から得られる信号を検波出力信号とすること
を特徴とする周波数検波器が得られる。
(実施例) 以下、図面を用いて詳しい説明を行う。第1図は本発明
の第1の実施例を示すブロック図である。
マークあるいはスペースの2値ディジクル信号で周波数
変調された受信波は、入力端子11に入力されると、そ
の中心周波数にほぼ等しい発振周波数を有する局部発振
器30の出力を部分岐し、その一方をミクサ22に供給
して受信波をベースバンドへ周波数変換し、移相器35
によって90°の位相シフトを与えて得られる信号を局
部発振信号として、ミクサ21、に供給し受信波をベー
スバンドへ周波数変換する。低域通過フィルタ41.4
2は希望チャンネルのベースバンド信号!のみを取り出
すことと雑背の帯域制限を行うものである。ベースバン
ド信号は各々2値化回路51.52に入力され、2値化
された信号■、Qが得られる。入力される変調信号と局
部発振信号の位相差がミクサ21,22においては90
°だけ異なることにより、信号工とQの間の位相差も9
0 となる。この信号波形は例えば第4図に示すように
なる。ここで、実線は変調信号がマークの場合を、破線
はスペースの場合を示す。信号工、Qを排他的論理和回
路60に入力することにより、第4図fこ示したような
信号IQが得られる。信号IおよびQの一部は基準信号
発生回路70に入力され、後で説明するように、周期が
IQのそれに等しく、かつ信号IあるいはQに対する相
対位相が変調信号がマークかあるいはスペースかによっ
て変化しない基準信号Zが発生される。
基準信号Zは信号IQとともに、排他的論理和回路65
に入力される。その出力信号Xは第4図に示したように
、細いパルスの部分を除いて変調信号がマークかあるい
はスペースかによって、論理し部分は、排他的論理和回
路65に入力される信号の変化点がわずかにすれている
ために生するものである。この影響は低域通過フィルタ
を用いて軽減することができるけれども、その効果は完
全ではない。そのため、本発明ではさらに、パルス発生
回路75の出力信号DZをクロック信号として、信号X
をD型フリップフロッ1回路80によって、サンプルホ
ールドすることにより、前記細いパルスの部分を除去す
る。信号DZは、信号Xのパルス状の時間部分を避けて
時間的に前あるいは後(Δ=T)で発生されるものであ
ればよく、例えば遅延回路を従続に接続することによっ
て発生できる。遅延およびパルス発生回路75の入力信
号は基準信号Zである必要はなく、信号IQであっても
よいことは、後述するパルス発生回路が信号の変化点で
パルスを発生させる動作を行い、さらに、信号IQと信
号Zの状態変化が一対一に対応していることから容易に
理解できることである。
ここで、基準信号発生回路70の構成例を第2図を用い
て説明する。入力端子211および212Iこはそれぞ
れ信号Q、Iが入力される。これらの信号はそれぞれパ
ルス発生回路221および222に入力され、その出力
には、第5図に示すようOこ、信号工、Qの状態変化点
においてパルス信号1)QおよびDIが発生される。パ
ルス信号DQをセット入力、信号DI%リセット入力と
することによりセットリセットフリップフロップ回路2
30の出力には、基準信号2が得られる。この基準(R
号Zは、信号I、Qの状態変化時刻にのみ依存するもの
であり、変調信号がマークであるかあるいはスペースで
あるかに関係しない。
パルス発生回路221および222は、例えは、第3図
に示したように実現できる。入力端子311より入力さ
れる信号を部分し、一方のみに遅延回路320により遅
延を与えたのち、排他的論理和回路330に入力するこ
とにより、出力端子312に信号状態が変化するたびに
発生されるパルス信号が得られる。
ここで説明した実施例において、信号1.Qの間の位相
差は90°に眠るものでなく零以外の任意の値でよいこ
とは、第4図のような波形図を描いてみれは容易に理解
できる。さらに、(r号、■、Qの間に位相差を与える
方法は、ここで示した実施例のように局部発振信号の間
に位相差を与える代わりに、二つのミクサに入力される
変調信号の間に位相差を与えてもよい。またセットリセ
ットフリップフロップ回路230のセット端子、リセッ
ト端子に入力される信号1、Qを入れ換えてもよい。こ
れらの組み合わせのいずれを選んでもマークあるいはス
ペース信号が正しく得られるか、あるいは、これが入れ
換わった検波信号となるのみである。後者の場合には、
データを反転させる回路を付加すればよい。
本発明の第2の実施例を第6図に示す。入力端子11に
入力された周波数変調信号は、その中心周波数にほぼ等
しい発振周波数を有する局部発振器30の出力信号を入
力とする0°、45.90°、135°の位相差分離回
路36によって、得られる4つの信号を各々局部発振信
号とするミクサ21.22.23.24によりベースバ
ンドへ周波数変換される。これらの信号を低域通過フィ
ルタ41.42.43.44に通したのち、2値化回路
51.52.53.54に通して得られる信号をそれぞ
れQt 、I2 、Qt 、Itとしよう。
これらの信号波形は例えば、第7図に示したようになる
。ここで、実線は変調信号がマーク、破線はスペースの
場合を示す。信号Is 、Qs 、I2 、Qtを排他
的論理和回路60に入力することにより、出力信号IQ
は第7図に示したようになる。信号IQは信号I1、Q
8、I、、Q、を入力とする基準信号発生回路70によ
り発生される基準信号Zとともに、排他的論理和回路6
5に入力される。その出力信号Xは第7図に示したよう
に、細いパルスの部分を除いて、変調信号がマークかあ
るいはスペースかによって、論理レベル11”(実線)
あるいは10”(破線)となり、周波数検波が行われた
ことが示される。細いパルスの部分を除去するために、
この実施例でも第1の実施例と同様に、基準信号Zを遅
延およびパルス発生回路75に入力することをこよって
得られるパルス信号5:D型フリップフロッ1回路のク
ロック信号として、信号Xをサンプルホールドする。
基準信号発生回路70は例えば、第8図に示したような
回路で実現できる。この回路の動作はほぼ自明であるの
で、詳しくは説明しないけれども、要するに排他的論理
和回路71.73および遅延回路81により、信号工、
およびQ、の立ち上がりおよび立ち下がり点でパルスを
発生させ、このパルスによってセットリセット回路90
をセットし、排他的論理和回路72.73i6よび遅延
回路82により、信号11 およびQl の立ち上かり
および立ち下かり点でパルスを発生させ、このパルスに
より、セットリセット回路90をリセットするものであ
る。第2の実施例は第1の実施側に比べて構成は複雑で
あるけれども、位相の変化か小さい変調波Tf、にわち
、変調指数のより小さい変調波に適用できる効果がある
第1および第2の実施例の動作から類推できるように、
局部発振信号を2N個に増加させ、それζこ対応してベ
ースバンド信号を増加させても同様な検波動作を行わせ
ることができる。またこの実施例では、ベースバンド信
号の位相は等間隔にとった場合について説明したか、こ
の間隔が専しくない場合にも同様に動作することは容易
に確かめられる。この場合に必要なことは、以上をこ説
明した動作から類推できるように基準信号を発生させる
のに際して、ベースバンド信号を位相面上で180°を
法とする順番に並べ、これらの信号を順番に1個おきに
とった2値化信号の全停を第1のグループとし、残りの
信号のグループを第2のグループとするとき、第1のグ
ループのいずれかの信号の立ち上がり点および立ち下が
り点でフリップフロップをセットし、第2のグループの
いずれかの信号の立ち上がり点および立ち下がり点でフ
リ、プフロップをリセットすることである。
(発明の効果) 以上、説明したようGこ、ミクサ以降の回路はすべてベ
ースバンドで動作し、2値化回路以降の回路はTべてデ
ィジタル回路で構成できるので7本発明は集積回路によ
る実現を容易にする効果がある。また、ベースバンド回
路以降は、一旦ディジタル値に変換してから、マイクロ
プロセッサなどを用いて、本発明で示した方法による信
号処理を°行うことによりても実現できる。さらに、本
発明では、位相の異なるN個のベースバンド信号を得る
ために、N個のミクサを使用したけれども、これより少
ない個数のミクサを使い、その出力に重みをつけて加算
することにより、他の位相のベースバンド信号を得る従
来の技術を適用してもよいこきは明らかである。
【図面の簡単な説明】
第1図は本発明の第1の実施例を示すブロック図、第2
図は本発明に使用される基準信号発生回路を示すブロッ
ク図、第3図は本発明に使用されるパルス発生回路を示
すブロック図、第4図は本発明の第1の実施例の動作を
説明するための波形図、第5図は基準信号発生回路の動
作を説明するための波形(臭弐図、第6図は本発明の第
2の実施例を示すブロック図、第7図は本発明の第2の
実施例の動作を説明するための波形図、第8図は本発明
の第2の実施例に使用される基準信号発生回路を示すブ
ロック図である。 図において、 11は変調信号入力端子、12は検波信号出力端子、2
]、22.23.24はミクサ、30は局部発振器、3
5は移相器、36は位相差分離回路、41.42.43
.44は低域通過フィルタ、51.52.53.54は
z値化回路、60.65.71.72.73.74.3
30は排他的論理利回230はセットリセット回路、2
11,212.311は入力端子、213.312は出
力端子、221.222はパルス発生回路、320.8
1.82は遅延回路、をそれぞれ示す。 オ 1 図 第2図 20 第4図 第5図 Z 第6図 第8図 オフ図 Z 手続補正書(自発) 60、5.−8 昭和 年 月 日 、事件の表示 昭和59年 特許 願第33465号、
発明の名称 周波数検波器 、補正をする者 事件との関係 出 願 人 東京都港区芝五丁目33番1号 (423) 日本電気株式会社 代表者 関本忠弘 5、補正の対象 (1)明細書の特許請求の範囲の欄 (2)明細書の発明の詳細な説明の潤 6、補正の内容 (1)明細書の特許請求の範囲を別紙の如く補正する。 (2)明細書第6頁第7行目に「第2の」とあるのを「
第1の」と補正する。 特許請求の範囲 2値ディジタル信号によって周波数変調された信号(変
調信号)を入力として、該変調信号の中心周波数にほぼ
等しい周波数を有する局部発振器を少くとも含み、位相
が互いに異なる2N個(ここでNは正の整数)のベース
バンド信号を出力する周波数変換手段と、前記2N個の
ベースバンド信号を2値化して2N個の2値化信号を得
る手段と、該2N個の2値化信号を入力として排他的論
理和をと9第1の信号を得る第1の排他的論理和回路と
、前記2N個の2値化信号をその位相が180°を法と
する順番になるように並べたとき、これらの信号を順に
1個おきにとった信号の全体を第1の信号グループとし
、残シの2値化信号を第2の信号グループとするとき、
前記第1の信号グループのいずれかの信号の状態が変化
するたびに論理値Ojlのいずれか一方の値を選び、前
記第2の信号グループのいずれかの信号の状態が変化す
るたびに前記論理値の他方の値を選ぶことで発生される
基準信号を得るデ段と、該基準信号と前記第1の排他的
論理和回路の出力信号を入力とする第2の排他的論理和
回路と、該第1の排他的論理和回路の出力もしくは前記
基準信号を入力信号として、該入力信号の状態が変化す
るのに応じて、この状態変化時刻よりも先にあるいは遅
れてパルスを発生する手段と、該パルス信号をクロック
パルス入力として前記第2の排他的論理和回路の出力信
号を信号入力とするD型7リツプフロツプ回路とを有し
、該り型7リツプフロツプ回路の出力から得られる信号
を検波出力信号とすることを特徴とする周波数検波器。

Claims (1)

    【特許請求の範囲】
  1. 2値ディジタル信号によって周波数変調された信号(変
    調13号)を入力として、該変調信号の中心周波数にほ
    ぼ等しい周波数を有する局部発振器を少くとも含み、位
    相が互いに異なる2N個(ここでNは正の整数)のベー
    スバンド信号を出力する周波数変換手段と、前記2N個
    のベースバンド信号を2値化して2N個の2値化信号を
    得る手段と、該2N個の2値化信号を入力として排他的
    論理和をとり第1の信号を得る第1の排他的論理和回路
    と、前記2N個の2値化信号をその位相が180°を法
    とする順番をこなるように並べたとき、これらの信号を
    順に1個おきにとった信号の全体を第1の信号グループ
    とし、残りの2値化信号を第2の信号グループとすると
    き、前記第1の信号グループのいずれかの信号の状態が
    変化するたびζこ論理値0,1のいずれか一方の値を選
    び、前記第2の信号グループのいずれかの信号の状態が
    変化するたびに前記論理値の他方の値を選ぶことで発生
    される基準信号を得る手段と、該基準信号と前記第1の
    排他的論理和回路の出力信号を入力とする第2の排他的
    論理和回路と、該第2の排他的論理和回路の出力も′シ
    フは前記基準信号を入力信号として、該入力信号の状態
    が変化するのに応じて、この状態変化時刻よりも先にあ
    るいは遅れてパルスを発生する手段と、該パルス信号を
    タロツクパルス入力として前記第2の排他的論理和回路
    の出力信号を信号入力とするD型フリップフロップ回路
    とを有し、該り型フリップフロップ回路の出力から得ら
    れる信号を検波出力信号とすることを特徴とする周波数
    検波器。
JP3346584A 1984-01-11 1984-02-24 周波数検波器 Granted JPS60210052A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP3346584A JPS60210052A (ja) 1984-02-24 1984-02-24 周波数検波器
US06/687,575 US4651107A (en) 1984-01-11 1984-12-28 Demodulator for digital FM signals
CA000471579A CA1258300A (en) 1984-01-11 1985-01-07 Demodulator for digital fm signals
AU37350/85A AU567649B2 (en) 1984-01-11 1985-01-07 Fm demodulator
DE8585100190T DE3580594D1 (de) 1984-01-11 1985-01-10 Demodulator fuer digitale, frequenzmodulierte signale.
EP85100190A EP0151394B1 (en) 1984-01-11 1985-01-10 Demodulator for ditital fm signals
SG1194/92A SG119492G (en) 1984-01-11 1992-11-16 Demodulator for digital fm signals
HK397/93A HK39793A (en) 1984-01-11 1993-04-22 Demodulator for ditital fm signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3346584A JPS60210052A (ja) 1984-02-24 1984-02-24 周波数検波器

Publications (2)

Publication Number Publication Date
JPS60210052A true JPS60210052A (ja) 1985-10-22
JPH0528019B2 JPH0528019B2 (ja) 1993-04-23

Family

ID=12387291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3346584A Granted JPS60210052A (ja) 1984-01-11 1984-02-24 周波数検波器

Country Status (1)

Country Link
JP (1) JPS60210052A (ja)

Also Published As

Publication number Publication date
JPH0528019B2 (ja) 1993-04-23

Similar Documents

Publication Publication Date Title
US4974236A (en) Arrangement for generating an SSB signal
US4855894A (en) Frequency converting apparatus
EP0691057B1 (en) I/q quadraphase modulator circuit
JPH0129469B2 (ja)
JPS60112344A (ja) 無線受信機及び復調方法
US5446762A (en) Data demodulation circuit for FSK modulated RF signal receiver providing wide-band 90° baseband phase shifting
US5923190A (en) Phase detector having a sampling circuit
JP2918578B2 (ja) デジタル復調器
EP0186521A2 (en) Digital phase difference detecting circuit
US4280219A (en) Digital memory system
US7177609B1 (en) Chopper-direct-conversion (CDC) radio architecture
RU2119240C1 (ru) Способ и устройство восстановления частнотно-модулированного сигнала
US5373533A (en) FSK signal receiving device
US5067140A (en) Conversion of analog signal into i and q digital signals with enhanced image rejection
JPH0427723B2 (ja)
EP0197708A2 (en) Digital zero IF circuit
JPS60210052A (ja) 周波数検波器
WO1986001025A1 (en) Digital processor for speech signals
JPS60241301A (ja) デジタル信号用デジタルfm検波装置
US6597747B1 (en) Baseband signal processing circuit capable of accurately setting phase difference between analog I signal and analog Q signal to 90 degrees
EP0064728A2 (en) Multiple phase digital modulator
AU642373B2 (en) A digital quadrature phase detector for angle modulated signals
JPH0129341B2 (ja)
US4095185A (en) Electrical energy transmission network
US6563887B1 (en) Direct conversion receiver for frequency-shift keying modulated signals