JPS60210833A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60210833A JPS60210833A JP59066642A JP6664284A JPS60210833A JP S60210833 A JPS60210833 A JP S60210833A JP 59066642 A JP59066642 A JP 59066642A JP 6664284 A JP6664284 A JP 6664284A JP S60210833 A JPS60210833 A JP S60210833A
- Authority
- JP
- Japan
- Prior art keywords
- island
- recess
- polycrystalline silicon
- film
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
- H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H10P14/3814—Continuous wave laser beam
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2902—Materials being Group IVA materials
- H10P14/2905—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3238—Materials thereof being insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3242—Structure
- H10P14/3244—Layer structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3451—Structure
- H10P14/3452—Microstructure
- H10P14/3458—Monocrystalline
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
- H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H10P14/382—Scanning of a beam
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法溝に高密度、高速な積層
構造すなわち三次元構造の半導体集積回路用基体の製造
方法に関するものである。
構造すなわち三次元構造の半導体集積回路用基体の製造
方法に関するものである。
従来例の構成とその問題点
半導体装置は最近ますます高密度化、高速化される傾向
にあり、そのため積層構造の半導体集積回路の開発に対
する要望が高まっている。
にあり、そのため積層構造の半導体集積回路の開発に対
する要望が高まっている。
従来、積層構造の半導体集積回路の形成には例えば半導
体基板上の絶縁物中に平担な多結晶シリコン島を形成し
、この多結晶シリコン島にエネルギービームを照射する
ことによシ、多結晶シリコン島の単結晶化を行ない、こ
うして形成された単結晶シリコン島に素子を形成すると
いう方法で行なわれている。
体基板上の絶縁物中に平担な多結晶シリコン島を形成し
、この多結晶シリコン島にエネルギービームを照射する
ことによシ、多結晶シリコン島の単結晶化を行ない、こ
うして形成された単結晶シリコン島に素子を形成すると
いう方法で行なわれている。
以下に従来のエネルギービーム照射による単結晶島の形
成方法について第１図とともに説明する。
成方法について第１図とともに説明する。
まず、半導体基板１１表面に約１μｍのＣＶＤ酸化膜１
２を形成しこの上にＱ、５μｍの多結晶シリコン１３を
減圧ＣＶＤ法によシ形成する（第１図ａ）。次に保護酸
化膜１４およびチッ化膜１５を形成し、多結晶シリコン
島を形成する場所以外のチッ化膜１５および保護酸化膜
１４をエツチングにて除去する（第１図ｂ）。残された
チッ化膜１６および酸化膜１４をマスクにして多結晶シ
リコン１３を半分の膜厚だけエツチングして除去しく第
１図ｃ） 、ＬＯＣＯ８酸化を行なうと多結晶シリコン
島１６が形成される（第１図ｄ）。このようにして形成
された多結晶シリコン島１６にエネルギービーム１７を
照射する。
２を形成しこの上にＱ、５μｍの多結晶シリコン１３を
減圧ＣＶＤ法によシ形成する（第１図ａ）。次に保護酸
化膜１４およびチッ化膜１５を形成し、多結晶シリコン
島を形成する場所以外のチッ化膜１５および保護酸化膜
１４をエツチングにて除去する（第１図ｂ）。残された
チッ化膜１６および酸化膜１４をマスクにして多結晶シ
リコン１３を半分の膜厚だけエツチングして除去しく第
１図ｃ） 、ＬＯＣＯ８酸化を行なうと多結晶シリコン
島１６が形成される（第１図ｄ）。このようにして形成
された多結晶シリコン島１６にエネルギービーム１７を
照射する。
この方法によれば、第１図ｄに示すエネルギービーム１
７の入射側の多結晶シリコン島１６と酸化膜１２の界面
１８から再結晶が開始され同時に多数の結晶成長がおこ
って多くの結晶粒界が生じることがあり、結晶性の良い
単結晶島を作ることは非常に困難であった。
７の入射側の多結晶シリコン島１６と酸化膜１２の界面
１８から再結晶が開始され同時に多数の結晶成長がおこ
って多くの結晶粒界が生じることがあり、結晶性の良い
単結晶島を作ることは非常に困難であった。
発明の目的
本発明は以上のような従来の問題に鑑み、エネルギービ
ーム照射によシ同時に生じた多数の結晶成長による多く
の結晶粒界の発生を防ぐことにより良質の結晶領域を形
成し、積層構造をもった高密度、高速のＬＳＩを提供す
ることを目的としている。
ーム照射によシ同時に生じた多数の結晶成長による多く
の結晶粒界の発生を防ぐことにより良質の結晶領域を形
成し、積層構造をもった高密度、高速のＬＳＩを提供す
ることを目的としている。
発明の構成
本発明は、半導体基板上の絶縁物の一部に凹部を形成し
、前記凹部を含む絶縁物上に絶縁物に囲まれた非単結晶
半導体島を形成し、前記半導体島の一方の端部から前記
凹部上を横切って前記半導体島の他方の端部に向かって
エネルギービームを照射することにより、前記半導体島
を溶融し再結晶化するとともに凹部での放熱性を良好と
することにより、結晶性の良い素子領域の形成を可能に
し、高速、高密度のＬＳＩを製造可能とするものである
。
、前記凹部を含む絶縁物上に絶縁物に囲まれた非単結晶
半導体島を形成し、前記半導体島の一方の端部から前記
凹部上を横切って前記半導体島の他方の端部に向かって
エネルギービームを照射することにより、前記半導体島
を溶融し再結晶化するとともに凹部での放熱性を良好と
することにより、結晶性の良い素子領域の形成を可能に
し、高速、高密度のＬＳＩを製造可能とするものである
。
実施例の説明
本発明の一実施例にかかる単結晶島の１遣方法を第２図
とともに説明する。まず、たとえばシリコン単結晶半導
体基板２１表面に約１μｍのＣＶＤ酸化膜２２を形成す
る。なお、この半導体基板２１には半導体集積回路素子
（図示せず）が形成されている。次にエツチング等の方
法によってＣＶＤ酸化膜２２の一部に深さ２０００〜３
０００人の凹部２３を形成する（第２図ａ）。上記ＣＶ
Ｄ酸化膜２２の上に０．５μｍの多結晶シリコン２４、
保護酸化膜２５およびチッ化膜２６を形成し多結晶シリ
コン島２７を形成する場所以外のチッ化膜および保護酸
化膜を選択的にエツチングして除去する（第２図ｂ）。
とともに説明する。まず、たとえばシリコン単結晶半導
体基板２１表面に約１μｍのＣＶＤ酸化膜２２を形成す
る。なお、この半導体基板２１には半導体集積回路素子
（図示せず）が形成されている。次にエツチング等の方
法によってＣＶＤ酸化膜２２の一部に深さ２０００〜３
０００人の凹部２３を形成する（第２図ａ）。上記ＣＶ
Ｄ酸化膜２２の上に０．５μｍの多結晶シリコン２４、
保護酸化膜２５およびチッ化膜２６を形成し多結晶シリ
コン島２７を形成する場所以外のチッ化膜および保護酸
化膜を選択的にエツチングして除去する（第２図ｂ）。
しかるのち、残された膜２５゜２６をマスクとして多結
晶シリコン２４を半分の厚みだけエツチングして除去し
、シリコン２４のＬＯＣＯ５酸化を行なって絶縁酸化膜
２２に囲まれた１０Ｘ１００μｍの矩形状の多結晶シリ
コン島２７が得られる。なお、この工程のシリコン２４
の酸化によシ形成された周囲の酸化膜と第２図ａで形成
した酸化膜とは一体のものとして絶縁物２２と示す。２
７Ａは凹部２３の部分の多結晶シリコン島の一部よりな
る領域である。このようにして形成された多結晶シリコ
ン島２７にエネルギービームとして連続発振アルゴンレ
ーザ２８を矢印のごとく島２７の一方の端部２７Ｃから
凹部２３を横切って他方の端部２７Ｂに向って照射し、
島２７を溶融再結晶化する。
晶シリコン２４を半分の厚みだけエツチングして除去し
、シリコン２４のＬＯＣＯ５酸化を行なって絶縁酸化膜
２２に囲まれた１０Ｘ１００μｍの矩形状の多結晶シリ
コン島２７が得られる。なお、この工程のシリコン２４
の酸化によシ形成された周囲の酸化膜と第２図ａで形成
した酸化膜とは一体のものとして絶縁物２２と示す。２
７Ａは凹部２３の部分の多結晶シリコン島の一部よりな
る領域である。このようにして形成された多結晶シリコ
ン島２７にエネルギービームとして連続発振アルゴンレ
ーザ２８を矢印のごとく島２７の一方の端部２７Ｃから
凹部２３を横切って他方の端部２７Ｂに向って照射し、
島２７を溶融再結晶化する。
この方法によれば、多結晶シリコン島２７のアルゴンレ
ーザ２８の入口側と周囲の絶縁物２２との界面に発生し
た多数の結晶成長は、凹部２３の部分に達すると消滅し
、凹部２３の部分で生じた結晶方位で結晶成長がおこシ
、多結晶シリコン島２７のアルゴンレーザ２８の出口側
（部分２７Ｂ）までそのまま成長する。
ーザ２８の入口側と周囲の絶縁物２２との界面に発生し
た多数の結晶成長は、凹部２３の部分に達すると消滅し
、凹部２３の部分で生じた結晶方位で結晶成長がおこシ
、多結晶シリコン島２７のアルゴンレーザ２８の出口側
（部分２７Ｂ）までそのまま成長する。
これは、次に述べる理由になるものと考えられる。すな
わち、アルゴンレーザ２８が多結晶シリコン島２７の一
端部２７Ｃに入射されたときに、多結晶シリコンが溶融
し始め多結晶シリコン島２７と酸化膜２２の界面の多数
の部分から局部的に結晶成長が生じる。このとき同時に
局部的にも結晶成長間に粒界が発生する。そして、結晶
成長がシリコン島の一端から生じ始めて、レーザ２８の
ビームが凹部２３に達し、凹部に位置する島の領域２７
Ａの部分のシリコンが溶融し始める。このとき、凹部２
３の部分の酸化膜２２は他の部分よシも薄いため、この
凹部２３の部分での下地半導体基板２１への熱放散が他
の部分よりも大きく、凹部２３の部分に位置する島の領
域２７Ａにおいて。
わち、アルゴンレーザ２８が多結晶シリコン島２７の一
端部２７Ｃに入射されたときに、多結晶シリコンが溶融
し始め多結晶シリコン島２７と酸化膜２２の界面の多数
の部分から局部的に結晶成長が生じる。このとき同時に
局部的にも結晶成長間に粒界が発生する。そして、結晶
成長がシリコン島の一端から生じ始めて、レーザ２８の
ビームが凹部２３に達し、凹部に位置する島の領域２７
Ａの部分のシリコンが溶融し始める。このとき、凹部２
３の部分の酸化膜２２は他の部分よシも薄いため、この
凹部２３の部分での下地半導体基板２１への熱放散が他
の部分よりも大きく、凹部２３の部分に位置する島の領
域２７Ａにおいて。
は、溶融したシリコンの固化も他の部分（例えば凹部２
３以外の多結晶シリコン）よりもはやい。
３以外の多結晶シリコン）よりもはやい。
したがって、凹部２３の部分で発生したシリコンの結晶
成長は多結晶シリコン島の端部２７Ｂの方向に伸びるが
、２７Ｃの部分で成長した結晶粒界は、はやく再結晶化
される領域２７Ａで阻止されるＯ 第３図に、従来の多結晶シリコン島と本発明における多
結晶シリコン島に同じ条件でビームアニールした場合の
再結晶化についての結果を平面的に示す。第３図ａは従
来の多結晶シリコン島、ｂは本発明における構造をもっ
た多結晶シリコン島にレーザ照射して再結晶化すること
によシ単結晶シリコン島を形成したときの結晶粒界の発
生と消滅を示したものである。まず、第１図に示す従来
の多結晶シリコン島１６にアルゴンレーザ１７を矢印Ｘ
の方向に照射すると、多結晶シリコン島１６と絶縁物１
２との界面１８で多数の結晶成長が同時に発生し、その
結果結晶粒界３ｏが生じ再結晶化された単結晶シリコン
島３１の中央部あるいは島全体にまで伸びることがあり
、ウェハー全面に均一に良質の再結晶島を得ることは困
難であった。
成長は多結晶シリコン島の端部２７Ｂの方向に伸びるが
、２７Ｃの部分で成長した結晶粒界は、はやく再結晶化
される領域２７Ａで阻止されるＯ 第３図に、従来の多結晶シリコン島と本発明における多
結晶シリコン島に同じ条件でビームアニールした場合の
再結晶化についての結果を平面的に示す。第３図ａは従
来の多結晶シリコン島、ｂは本発明における構造をもっ
た多結晶シリコン島にレーザ照射して再結晶化すること
によシ単結晶シリコン島を形成したときの結晶粒界の発
生と消滅を示したものである。まず、第１図に示す従来
の多結晶シリコン島１６にアルゴンレーザ１７を矢印Ｘ
の方向に照射すると、多結晶シリコン島１６と絶縁物１
２との界面１８で多数の結晶成長が同時に発生し、その
結果結晶粒界３ｏが生じ再結晶化された単結晶シリコン
島３１の中央部あるいは島全体にまで伸びることがあり
、ウェハー全面に均一に良質の再結晶島を得ることは困
難であった。
次に、本発明による構造をもった多結晶シリコン島にレ
ーザ照射した場合を考える（第３図ｂ）。
ーザ照射した場合を考える（第３図ｂ）。
従来例と同様に矢印の方向にアルゴンレーザ２８を照射
すると、ａ図と同じように第２図の多結晶シリコン島２
７と絶縁膜２２との界面１８で異なる方位をもった結晶
成長が同時に発生し、その結果結晶粒界３０が生じる。
すると、ａ図と同じように第２図の多結晶シリコン島２
７と絶縁膜２２との界面１８で異なる方位をもった結晶
成長が同時に発生し、その結果結晶粒界３０が生じる。
ここまでは従来例と同じであるが、多結晶シリコン島２
７の直下の絶縁物に凹部２３を形成しであるため、との
凹部２３での結晶成長の方が界面１８からの結晶成長よ
シもはやいため、界面１８より生じた結晶粒界３０が凹
部２３の部分に達する時にはすてに凹部２３に位置する
シリコン領域２７Ａは溶融後の固化が始まっており、界
面から生じた結晶粒界３ｏは凹部に位置する領域２７Ａ
の入口で阻止される。以降の結晶成長は凹部の領域２７
Ａで生じた方位で残りの多結晶シリコン島２７Ｂが再結
晶化される。
７の直下の絶縁物に凹部２３を形成しであるため、との
凹部２３での結晶成長の方が界面１８からの結晶成長よ
シもはやいため、界面１８より生じた結晶粒界３０が凹
部２３の部分に達する時にはすてに凹部２３に位置する
シリコン領域２７Ａは溶融後の固化が始まっており、界
面から生じた結晶粒界３ｏは凹部に位置する領域２７Ａ
の入口で阻止される。以降の結晶成長は凹部の領域２７
Ａで生じた方位で残りの多結晶シリコン島２７Ｂが再結
晶化される。
その結果、凹部２３をたとえばエネルギービームの入射
側の端部に設けることにより確実に多結晶シリコン島の
大部分を良質な結晶領域にすることが可能となる。
側の端部に設けることにより確実に多結晶シリコン島の
大部分を良質な結晶領域にすることが可能となる。
第３図Ｃは、本発明における溶融、固化による再結晶化
の様子を図示したものであって、矢印Ｘの向きにシリコ
ンが溶融し始めたとき、前述のととく凹部２３の付近の
領域２７Ａの部分の方が２７０の部分より放熱性が良好
なため、はやく固化が生じ、粒界３０伸びは領域２７Ａ
の部分で阻止される。
の様子を図示したものであって、矢印Ｘの向きにシリコ
ンが溶融し始めたとき、前述のととく凹部２３の付近の
領域２７Ａの部分の方が２７０の部分より放熱性が良好
なため、はやく固化が生じ、粒界３０伸びは領域２７Ａ
の部分で阻止される。
なお、多結晶シリコン島直下の絶縁物に設ける凹部２３
としては、第４図に示すようにエネルギービームの入射
側に設けた方がより大面積の良好な結晶領域が得られる
。凹部２３は第４図ａのように多結晶シリコン島２７の
端の方に設けてもよいし、ｂのように多結晶シリコン島
２７と絶縁物２２との界面に設けてもよい。また第５図
に示すように、絶縁物膜２２の下部に凹部２７を形成し
てもこの部分の膜２２の膜厚を薄くし、この部分の放熱
性を良くしても同様の効果を得ることができる。
としては、第４図に示すようにエネルギービームの入射
側に設けた方がより大面積の良好な結晶領域が得られる
。凹部２３は第４図ａのように多結晶シリコン島２７の
端の方に設けてもよいし、ｂのように多結晶シリコン島
２７と絶縁物２２との界面に設けてもよい。また第５図
に示すように、絶縁物膜２２の下部に凹部２７を形成し
てもこの部分の膜２２の膜厚を薄くし、この部分の放熱
性を良くしても同様の効果を得ることができる。
発明の効果
本発明によれば、多結晶あるいは非晶質の非結晶半導体
島から良質な単結晶半導体島を形成し、この単結晶化領
域に素子を形成することにより、高速化、高密度化に適
した積層構造の半導体集積回路の実現が可能となる。
島から良質な単結晶半導体島を形成し、この単結晶化領
域に素子を形成することにより、高速化、高密度化に適
した積層構造の半導体集積回路の実現が可能となる。
第１図ａ −ｄは従来からの単結晶シリコン島の形成方
法を示す工程断面図、第２図ａ ”−ｃは本発明の一実
施例の単結晶シリコン島の形成方法を示す工程断面図、
第３図ａ、ｂは従来の多結晶シリコンと本発明による多
結晶シリコン島にエネルギービームを照射して再結晶化
したときの結晶粒界の様子を示す平面図、第３図Ｃは本
発明による再結晶化の様子を示す断面図、第４図ａ、ｂ
、第５図は本発明における多結晶シリコン島の他の例の
断面図である。 ２１・・・・・・半導体基板、２２・・・・・・絶縁物
、２３・・・・・・・・・凹部、２７・・・・・・多結
晶シリコン島、２８・・・・・エネルギービーム、３１
・・・・・・再結晶化された単結晶シリコン島。 特許出願人 工業技術院長 川 １）裕 部第１図 第２ｖＡ ９ 第３図 第４図
法を示す工程断面図、第２図ａ ”−ｃは本発明の一実
施例の単結晶シリコン島の形成方法を示す工程断面図、
第３図ａ、ｂは従来の多結晶シリコンと本発明による多
結晶シリコン島にエネルギービームを照射して再結晶化
したときの結晶粒界の様子を示す平面図、第３図Ｃは本
発明による再結晶化の様子を示す断面図、第４図ａ、ｂ
、第５図は本発明における多結晶シリコン島の他の例の
断面図である。 ２１・・・・・・半導体基板、２２・・・・・・絶縁物
、２３・・・・・・・・・凹部、２７・・・・・・多結
晶シリコン島、２８・・・・・エネルギービーム、３１
・・・・・・再結晶化された単結晶シリコン島。 特許出願人 工業技術院長 川 １）裕 部第１図 第２ｖＡ ９ 第３図 第４図
Claims (1)
- 半導体基板上の絶縁物の一部に凹部を形成し、前記凹部
を含む絶縁物上に絶縁物に囲まれた非単結晶半導体島を
形成し、前記半導体島の一方の端部から前記凹部上を横
切って前記半導体島の他方の端部に向かってエネルギー
ビームを照射することにより、前記半導体島を溶融し再
結晶化することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59066642A JPS60210833A (ja) | 1984-04-05 | 1984-04-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59066642A JPS60210833A (ja) | 1984-04-05 | 1984-04-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60210833A true JPS60210833A (ja) | 1985-10-23 |
Family
ID=13321751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59066642A Pending JPS60210833A (ja) | 1984-04-05 | 1984-04-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60210833A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008199042A (ja) * | 2008-03-14 | 2008-08-28 | Hitachi Ltd | 薄膜半導体装置を用いた画像表示装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5814525A (ja) * | 1981-07-17 | 1983-01-27 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1984
- 1984-04-05 JP JP59066642A patent/JPS60210833A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5814525A (ja) * | 1981-07-17 | 1983-01-27 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008199042A (ja) * | 2008-03-14 | 2008-08-28 | Hitachi Ltd | 薄膜半導体装置を用いた画像表示装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0235819B1 (en) | Process for producing single crystal semiconductor layer | |
| JPH0454370B2 (ja) | ||
| JPS60210833A (ja) | 半導体装置の製造方法 | |
| JPH02177534A (ja) | 半導体装置の製造方法 | |
| JP2699325B2 (ja) | 半導体装置の製造方法 | |
| JPS60249312A (ja) | 半導体装置の製造方法 | |
| JPS60189218A (ja) | 半導体集積回路基体の製造方法 | |
| JPS5983993A (ja) | 単結晶半導体層の成長方法 | |
| JPS61135110A (ja) | 半導体装置の製造方法 | |
| JPS63265464A (ja) | 半導体装置の製造方法 | |
| JPS59158515A (ja) | 半導体装置の製造方法 | |
| JPH0136972B2 (ja) | ||
| JPH01264215A (ja) | 半導体装置の製造方法 | |
| JPS58180019A (ja) | 半導体基体およびその製造方法 | |
| JP2745055B2 (ja) | 単結晶半導体薄膜の製造方法 | |
| JPS6319808A (ja) | 半導体単結晶層の製造方法 | |
| JPS6226182B2 (ja) | ||
| JPS5984418A (ja) | 半導体集積回路基体およびその製造方法 | |
| JPH0722120B2 (ja) | 半導体装置の製造方法 | |
| JPS6079711A (ja) | 半導体装置の製造方法 | |
| JPH0410212B2 (ja) | ||
| JPS60106124A (ja) | 絶縁基板上への半導体薄膜形成方法 | |
| JPH0472715A (ja) | 半導体装置の製造方法 | |
| JPS61214423A (ja) | 半導体単結晶層の製造方法 | |
| JPS627112A (ja) | 半導体単結晶層の製造方法 |