JPS60210883A - 半導体デバイス及びその製法 - Google Patents
半導体デバイス及びその製法Info
- Publication number
- JPS60210883A JPS60210883A JP60042553A JP4255385A JPS60210883A JP S60210883 A JPS60210883 A JP S60210883A JP 60042553 A JP60042553 A JP 60042553A JP 4255385 A JP4255385 A JP 4255385A JP S60210883 A JPS60210883 A JP S60210883A
- Authority
- JP
- Japan
- Prior art keywords
- leveling layer
- substrate
- deposited
- semiconductor
- semiconductor material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/10—Semiconductor bodies
- H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
- H10F77/169—Thin semiconductor films on metallic or insulating substrates
- H10F77/1692—Thin semiconductor films on metallic or insulating substrates the films including only Group IV materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2923—Materials being conductive materials, e.g. metallic silicides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3241—Materials thereof being conductive materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
Landscapes
- Electrodes Of Semiconductors (AREA)
- Photovoltaic Devices (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
電力源として単結晶光起電力デバイス、特に結晶シリコ
ン光起電力デバイスがしばしば使用されている。しカル
ながら、このようなデバイスの用途はその製造上の問題
により制限されている。より詳細には、単結晶材料は実
質的に数インチより大きい寸法の直径に製造することが
困難であり、アモルファス材料よりも厚さ及び重量が大
きく、製造費用及び製造時間がかがる。
ン光起電力デバイスがしばしば使用されている。しカル
ながら、このようなデバイスの用途はその製造上の問題
により制限されている。より詳細には、単結晶材料は実
質的に数インチより大きい寸法の直径に製造することが
困難であり、アモルファス材料よりも厚さ及び重量が大
きく、製造費用及び製造時間がかがる。
太陽電池製造の場合バッチ処理に限定されている結晶シ
リコンとは異なり、アモルファスシリコン合金は、大容
積連続処理装置で太陽電池を形成するべく大面積基板上
に多層状に堆積することができる。このような装置にお
いて、連続ウェブ状の基板は、夫々特定の半導体材料を
堆積する堆積チャンバ列中を連続的に進行させられ得る
。ｐｉｎ型構造のアモルファス半導体光起電力デバイス
を製造する場合、第１のチャンバはｐ型半導体合金を堆
積するために使用され、第２のチャンバは真性型アモル
ファス半導体合金を堆積するために使用され、第３のチ
ャンバはｎ型半導体合金を堆積するために使用される。
リコンとは異なり、アモルファスシリコン合金は、大容
積連続処理装置で太陽電池を形成するべく大面積基板上
に多層状に堆積することができる。このような装置にお
いて、連続ウェブ状の基板は、夫々特定の半導体材料を
堆積する堆積チャンバ列中を連続的に進行させられ得る
。ｐｉｎ型構造のアモルファス半導体光起電力デバイス
を製造する場合、第１のチャンバはｐ型半導体合金を堆
積するために使用され、第２のチャンバは真性型アモル
ファス半導体合金を堆積するために使用され、第３のチ
ャンバはｎ型半導体合金を堆積するために使用される。
こうして堆積装置の真空囲障内で堆積された半導体合金
材料層は、１個以上のｐｉｎセル、１個以上のｎｉｐミ
ルセルョッ″トキー障壁等を含む光起電力デバイスを形
成するために使用され得る。更に、堆積チャンバ列中に
連続基板ウェブの多重通路を形成することにより、又は
堆積チャンバの付加アレーを備えることにより、各種の
構造の多重積重ね型セルが堆積され得る。
材料層は、１個以上のｐｉｎセル、１個以上のｎｉｐミ
ルセルョッ″トキー障壁等を含む光起電力デバイスを形
成するために使用され得る。更に、堆積チャンバ列中に
連続基板ウェブの多重通路を形成することにより、又は
堆積チャンバの付加アレーを備えることにより、各種の
構造の多重積重ね型セルが堆積され得る。
上記堆積方法による薄膜半導体材料の製造では、堆積膜
中の分流欠陥の存在が認められている。集電電流は欠陥
領域（最小抵抗通路）中を外部負荷まで流れることが好
ましいので、分流欠陥は光起電力デバイスの電力出力を
比較的低下させるか、又は十分な電流がデバイスを「焼
き切る」まで欠陥領域中を流れると該出力は完全に停止
する。分流欠陥は「顕在的」であるか又は潜在的で直接
には確認され得ない。潜在的欠陥は光起電力デバイスの
「作動モード不全」を生じ、最初は十分な電気的性能が
得られるが、直ぐに停止する。
中の分流欠陥の存在が認められている。集電電流は欠陥
領域（最小抵抗通路）中を外部負荷まで流れることが好
ましいので、分流欠陥は光起電力デバイスの電力出力を
比較的低下させるか、又は十分な電流がデバイスを「焼
き切る」まで欠陥領域中を流れると該出力は完全に停止
する。分流欠陥は「顕在的」であるか又は潜在的で直接
には確認され得ない。潜在的欠陥は光起電力デバイスの
「作動モード不全」を生じ、最初は十分な電気的性能が
得られるが、直ぐに停止する。
アモルファス半導体ルミｎ光起電力デバイスの場合、理
想的なｐ型層の゛厚さは４０ナノメータのオーダでしか
あり得す、理想的な真性型層の厚さは３５０ナノメータ
のオーダでしかあり得ず、理想的なｎ型層の厚さは２０
ナノメータのオーダでしかあり得ず、全体の単一デバイ
スの厚さは約４１０ナノメータでしかない。従って、基
板欠陥、即ち表面凹凸は小さいが、堆積半導体材料薄膜
の品質に有害であり得る。実際に、潜在的及び顕在的分
流欠陥は基板材料の堆積表面構造の表面欠陥又は凹凸に
起因することが認められている。
想的なｐ型層の゛厚さは４０ナノメータのオーダでしか
あり得す、理想的な真性型層の厚さは３５０ナノメータ
のオーダでしかあり得ず、理想的なｎ型層の厚さは２０
ナノメータのオーダでしかあり得ず、全体の単一デバイ
スの厚さは約４１０ナノメータでしかない。従って、基
板欠陥、即ち表面凹凸は小さいが、堆積半導体材料薄膜
の品質に有害であり得る。実際に、潜在的及び顕在的分
流欠陥は基板材料の堆積表面構造の表面欠陥又は凹凸に
起因することが認められている。
アモルファスシリコン基板として従来使用されている最
高品質のステンレス鋼は、平方センチメータ当たり１０
０００乃至１０００００個の表面欠陥即ち凹凸を含んで
いると見なされる。該凹凸は突起、クレータ又は平滑仕
上げを妨げる他の形状であり、表面下の深さ、表面上の
高さ又は直径が１ミクロンより大であり得る。基板表面
から突出しているスパイクは半導体材料堆積層で被覆で
きない程高い場合があり得るので、半導体材料に堆積さ
れている第２の電極に直接電気接触し得る。基板表面の
クレータは半導体材料堆積層により充填し得ない程大き
い直径又は深さを備え得る。半導体材料に第２の電極が
堆積される場合、該電極はクレータ縁部の表面に直接接
続され得、又は使用中には電極材料が他方の電極に向か
って移動し、これに接触する。欠陥が大きくないとして
も、尖鋭な構造は核形成中心を形成し、堆積される半導
体材料の非均質成長を促進する。
高品質のステンレス鋼は、平方センチメータ当たり１０
０００乃至１０００００個の表面欠陥即ち凹凸を含んで
いると見なされる。該凹凸は突起、クレータ又は平滑仕
上げを妨げる他の形状であり、表面下の深さ、表面上の
高さ又は直径が１ミクロンより大であり得る。基板表面
から突出しているスパイクは半導体材料堆積層で被覆で
きない程高い場合があり得るので、半導体材料に堆積さ
れている第２の電極に直接電気接触し得る。基板表面の
クレータは半導体材料堆積層により充填し得ない程大き
い直径又は深さを備え得る。半導体材料に第２の電極が
堆積される場合、該電極はクレータ縁部の表面に直接接
続され得、又は使用中には電極材料が他方の電極に向か
って移動し、これに接触する。欠陥が大きくないとして
も、尖鋭な構造は核形成中心を形成し、堆積される半導
体材料の非均質成長を促進する。
基板の表面欠陥に起因する従来の問題は、半導体材料本
体を堆積しようとする基板表面上に連続的で比較的厚い
導電性「レベリング層」を電気めっきする本発明により
解決される。レベリング層は、半導体材料に平滑で実質
的に無欠陥の堆積表面を提供する。好ましくは、その後
に堆積されるアモルファスシリコン合金半導体材料に適
合可能な（光学的及び付着性において整合する）裏面反
射層を形成するべく、光学的に整合する材料のコーティ
ングがレベリング層に塗着される。
体を堆積しようとする基板表面上に連続的で比較的厚い
導電性「レベリング層」を電気めっきする本発明により
解決される。レベリング層は、半導体材料に平滑で実質
的に無欠陥の堆積表面を提供する。好ましくは、その後
に堆積されるアモルファスシリコン合金半導体材料に適
合可能な（光学的及び付着性において整合する）裏面反
射層を形成するべく、光学的に整合する材料のコーティ
ングがレベリング層に塗着される。
以下、添付図面を参考に本発明の具体例について説明す
る。
る。
第１図は、半導体合金から成る複数の連続堆積層から形
成された光起電力セル１０を示している。
成された光起電力セル１０を示している。
セルｌＯは、本発明を組入れ得る型の光起電力セルの一
例である。セル１０は、別個のセル１２ａ、 １２ｂ及
び１２ｃから構成されている。セル１２ａに隣接する基
板１１は、透明であり得るか、又はステンレス鋼、軟鋼
、アルミニウム、タンタル、モリブデン又はクロム等の
非透明金属材料から形成され得る電極である。
例である。セル１０は、別個のセル１２ａ、 １２ｂ及
び１２ｃから構成されている。セル１２ａに隣接する基
板１１は、透明であり得るか、又はステンレス鋼、軟鋼
、アルミニウム、タンタル、モリブデン又はクロム等の
非透明金属材料から形成され得る電極である。
各セル１２ａ、’１２ｂ及び１２ｃは、ｎ導電型半導体
層２０ａ’。
層２０ａ’。
２０ｂ及び２０Ｃ１真性半導体層１８ａ、 １８ｂ及び
１８ｃ、並びにｐ導電型半導体層１６ａ、１６ｂ及び１
６ｃを含む少なくとも１個のシリコン又はゲルマニウム
合金を含有している。図示のように、セル１２ｂは中間
セルであるか、第１図に示すように、本発明の精神又は
範囲を逸脱することなく例示のセルに付加中間セルを積
重ねてもよい。
１８ｃ、並びにｐ導電型半導体層１６ａ、１６ｂ及び１
６ｃを含む少なくとも１個のシリコン又はゲルマニウム
合金を含有している。図示のように、セル１２ｂは中間
セルであるか、第１図に示すように、本発明の精神又は
範囲を逸脱することなく例示のセルに付加中間セルを積
重ねてもよい。
セル１２ｃ上には、好ましくはインジウム錫酸化物から
形成されるＴＣＯ（透明導体酸化物）層２２が第２の電
極として堆積されている。ＴＣＯ層２２に電極グリッド
２４を適用することにより、ＴＣＯ中のキャリア通路が
短縮し、集電効率が増加する。
形成されるＴＣＯ（透明導体酸化物）層２２が第２の電
極として堆積されている。ＴＣＯ層２２に電極グリッド
２４を適用することにより、ＴＣＯ中のキャリア通路が
短縮し、集電効率が増加する。
詳細な説明及び特許請求の範囲中、基板１１及び第２の
電極２２間に堆積される半導体材料層は、各種の導電型
の半導体層の組合わせ、及び１個以上の電極と適当に組
合わせることにより電流を供給する材料を含む「半導体
本体」と称される。
電極２２間に堆積される半導体材料層は、各種の導電型
の半導体層の組合わせ、及び１個以上の電極と適当に組
合わせることにより電流を供給する材料を含む「半導体
本体」と称される。
第２図は、本発明の具体例における光起電力デバイス２
５を示している。光起電力デバイス２５は、デバイス２
５の１個の電極を形成する導電性基板１１を備えている
。本発明の好適具体例において、基板１１はステンレス
鋼又はアルミニウムから形成されており、基板の堆積表
面にはレベリング層２６が堆積されている。レベリング
層２６は好ましくは、比較的厚いニッケル合金下層２６
ａと比較的薄い合金上層２６ｂとを備えている。ニッケ
ル合金下層は本発明の基板レベリング機能を果たし、他
方、薄い合金上層は半導体材料に対して接着性であり且
つ光学的に整合する。レベリング層２６上には、単一層
又は多重層の半導体材料を含み得る半導体材料本体２７
が堆積されている。半導体本体２７上には第２の電極２
２が堆積されている。電極２２は、好ましくは透明性、
導電性及び低抵抗を得るべくインジウム錫酸化物から形
成される。
５を示している。光起電力デバイス２５は、デバイス２
５の１個の電極を形成する導電性基板１１を備えている
。本発明の好適具体例において、基板１１はステンレス
鋼又はアルミニウムから形成されており、基板の堆積表
面にはレベリング層２６が堆積されている。レベリング
層２６は好ましくは、比較的厚いニッケル合金下層２６
ａと比較的薄い合金上層２６ｂとを備えている。ニッケ
ル合金下層は本発明の基板レベリング機能を果たし、他
方、薄い合金上層は半導体材料に対して接着性であり且
つ光学的に整合する。レベリング層２６上には、単一層
又は多重層の半導体材料を含み得る半導体材料本体２７
が堆積されている。半導体本体２７上には第２の電極２
２が堆積されている。電極２２は、好ましくは透明性、
導電性及び低抵抗を得るべくインジウム錫酸化物から形
成される。
レベリング層２６ａは、後続する本体２７堆積に備えて
表面凹凸の数が実質的に少ない堆積表面を提供するべく
、電気めっき法により堆積される。比較的厚いレベリン
グ層は、欠陥部位の核形成を阻止し且つ半導体材料層の
均質成長を促進することにより分流欠陥領域の効果を実
質的に低下させる。
表面凹凸の数が実質的に少ない堆積表面を提供するべく
、電気めっき法により堆積される。比較的厚いレベリン
グ層は、欠陥部位の核形成を阻止し且つ半導体材料層の
均質成長を促進することにより分流欠陥領域の効果を実
質的に低下させる。
レベリング層２６は、基板１１の堆積表面上の全表面欠
陥又は凹凸を覆っているので、半導体材料２７は、通常
括板表面に付随する数千の突起、尖鋭な縁部及びクレー
タを実質的に含まない平滑表面上に堆積される。その結
果、電極間の短絡路の数が著しく減少し、半導体材料の
均質性が著しく改良される。
陥又は凹凸を覆っているので、半導体材料２７は、通常
括板表面に付随する数千の突起、尖鋭な縁部及びクレー
タを実質的に含まない平滑表面上に堆積される。その結
果、電極間の短絡路の数が著しく減少し、半導体材料の
均質性が著しく改良される。
第３Ａ図は表面欠陥の形成及び効果を示しており、同図
の光起電力デバイス２５は本発明のレベリング層を備え
ていない。デバイスは、基板電極１１．半導体材料本体
２７及び第２の電極２２を備えている。
の光起電力デバイス２５は本発明のレベリング層を備え
ていない。デバイスは、基板電極１１．半導体材料本体
２７及び第２の電極２２を備えている。
第１の欠陥領域は、基板１１の堆積表面から延びている
突起又はスパイク３０により示される。突起３０は、公
知のように、基板電極１１の形成材料中の冶金上の不規
則性、例えば不純物、介在物、柱状成長等、基板電極１
１の処理中のスクラッチ又は摩耗に起因する機械的劣化
、又は移動又は処理中に基板電極１１の表面を汚染する
塵粒子又は他の粒状物質により形成され得る。突起３０
は、後続する半導体材料２７の堆積層により不完全又は
不適切に被覆されるか又は半導体材料の非均質堆積を促
進する核形成中心を形成する。突起３０の最近傍に欠陥
領域が形成される。
突起又はスパイク３０により示される。突起３０は、公
知のように、基板電極１１の形成材料中の冶金上の不規
則性、例えば不純物、介在物、柱状成長等、基板電極１
１の処理中のスクラッチ又は摩耗に起因する機械的劣化
、又は移動又は処理中に基板電極１１の表面を汚染する
塵粒子又は他の粒状物質により形成され得る。突起３０
は、後続する半導体材料２７の堆積層により不完全又は
不適切に被覆されるか又は半導体材料の非均質堆積を促
進する核形成中心を形成する。突起３０の最近傍に欠陥
領域が形成される。
クレータ３２の最近傍には第２の欠陥領域が形成されて
いる。ここで「クレータ」とは、１個以上の尖鋭部を含
む基板ＩＩ中の陥没の意である。該クレータ３２は、ピ
ンホール又はピットをも含み、基板電極１１の表面の冶
金的又は化学的不規則性、又は基板１１の処理中に生じ
るスクラッチ又は摩耗による機械的劣化により形成され
得る。クレータ３２上に堆積される半導体材料本体２２
の厚さの変化により、電極１１及び２２間には低抵抗の
電流通路が形成される。クレータ３２の尖鋭部３２ａは
、非均質半導体層の堆積を促進する核形成中心を形成し
得る。
いる。ここで「クレータ」とは、１個以上の尖鋭部を含
む基板ＩＩ中の陥没の意である。該クレータ３２は、ピ
ンホール又はピットをも含み、基板電極１１の表面の冶
金的又は化学的不規則性、又は基板１１の処理中に生じ
るスクラッチ又は摩耗による機械的劣化により形成され
得る。クレータ３２上に堆積される半導体材料本体２２
の厚さの変化により、電極１１及び２２間には低抵抗の
電流通路が形成される。クレータ３２の尖鋭部３２ａは
、非均質半導体層の堆積を促進する核形成中心を形成し
得る。
本発明のレベリング層２６は、半導体層中に顕在的又は
潜在的低抵抗電流路が形成されるのを実質的に阻止し、
作動モード不全の数を大幅に減少させながら作動セグメ
ントの室内光下の収率を改良する。ステンレス制裁板上
に堆積された本発明のレベリング層を有する２８８個の
タンデム型アモルファスシリコンｐｉｎ太陽電池による
試験では、３４６時間の照射後に作動モード不全は何ら
生じなかった。更に、該電池の室内光収率は１００パー
セントに達し、基板の堆積表面の不秩序による分流欠陥
が実質的に低下した。
潜在的低抵抗電流路が形成されるのを実質的に阻止し、
作動モード不全の数を大幅に減少させながら作動セグメ
ントの室内光下の収率を改良する。ステンレス制裁板上
に堆積された本発明のレベリング層を有する２８８個の
タンデム型アモルファスシリコンｐｉｎ太陽電池による
試験では、３４６時間の照射後に作動モード不全は何ら
生じなかった。更に、該電池の室内光収率は１００パー
セントに達し、基板の堆積表面の不秩序による分流欠陥
が実質的に低下した。
第３Ｂ図は、半導体材料本体２７及び基板電極１１間に
配置されたレベリング層２６を示している。基板電極１
１の堆積表面は、尖鋭な突起３０及び尖鋭なりレータ３
２のような表面欠陥を含んでいる。
配置されたレベリング層２６を示している。基板電極１
１の堆積表面は、尖鋭な突起３０及び尖鋭なりレータ３
２のような表面欠陥を含んでいる。
レベリング機能を達するためには、導電性基板（好まし
くはステンレス鋼、軟鋼、又はアルミニウム）１１の堆
積表面上に、基板材料の表面上の最高位の突起を覆うの
に十分な厚さにレベリング材料（好適具体例ではニッケ
ル）を堆積する必要がある。少なくとも厚さ５マイクロ
メータ、好ましくは厚さ１２マイクロメータのニッケル
合金めっき材料を堆積することにより、基板１１の堆積
表面が平滑になり、実質的に無欠陥表面を形成できるこ
とが判った。例えばニッケル合金めっき層２６ａの堆積
後に、ニッケルレベリング層の表面仕上げを保護し、そ
の後に堆積される半導体層と適合可能な（付着可能）堆
積表面を形成するべく、薄い適合化層２６ｂを堆積する
点に留意すべきである。レベリング層はニッケル合金か
ら形成することが好ましいが、銀、インジウム、錫、カ
ドミウム、亜鉛及びこれらの金属の合金から形成しても
よい。
くはステンレス鋼、軟鋼、又はアルミニウム）１１の堆
積表面上に、基板材料の表面上の最高位の突起を覆うの
に十分な厚さにレベリング材料（好適具体例ではニッケ
ル）を堆積する必要がある。少なくとも厚さ５マイクロ
メータ、好ましくは厚さ１２マイクロメータのニッケル
合金めっき材料を堆積することにより、基板１１の堆積
表面が平滑になり、実質的に無欠陥表面を形成できるこ
とが判った。例えばニッケル合金めっき層２６ａの堆積
後に、ニッケルレベリング層の表面仕上げを保護し、そ
の後に堆積される半導体層と適合可能な（付着可能）堆
積表面を形成するべく、薄い適合化層２６ｂを堆積する
点に留意すべきである。レベリング層はニッケル合金か
ら形成することが好ましいが、銀、インジウム、錫、カ
ドミウム、亜鉛及びこれらの金属の合金から形成しても
よい。
第４図は、伸長ウェブ型基板材料１１にレベリング層を
連続的に電気めっきするための数個のステーションを含
み得るめっき装置の１個のステーション５０を示してい
る。ステーション５０は、ニッケル合金めっき溶液浴５
６を収容する槽５４を備えている。
連続的に電気めっきするための数個のステーションを含
み得るめっき装置の１個のステーション５０を示してい
る。ステーション５０は、ニッケル合金めっき溶液浴５
６を収容する槽５４を備えている。
伸長ウェブ型基板材料１１は、１対の案内ローラ５８ａ
及び５８ｂによりめっき溶液５６内を連続的に案内され
るが、磁石等の他の案内手段も同様の機能を果たし得る
。電源、例えばバッテリー４０に電気的に接続されたロ
ーラ６０ａ及び６０ｂによりウェブ４６の堆積表面との
間に電気接触が形成される。電気回路は、めっき溶液５
６中に浸漬された電極２９により得られる。浴５６の組
成、めっき電流の量及び極性、並びに電極２９の組成は
、基板電極にめっきされている材料に依存する。
及び５８ｂによりめっき溶液５６内を連続的に案内され
るが、磁石等の他の案内手段も同様の機能を果たし得る
。電源、例えばバッテリー４０に電気的に接続されたロ
ーラ６０ａ及び６０ｂによりウェブ４６の堆積表面との
間に電気接触が形成される。電気回路は、めっき溶液５
６中に浸漬された電極２９により得られる。浴５６の組
成、めっき電流の量及び極性、並びに電極２９の組成は
、基板電極にめっきされている材料に依存する。
めっき溶液５６は、めっき以前に最高型ＭＥ密度を示す
基板電極１１の堆積表面部分のめっきを阻止する少量の
添加剤を含んでいる。クレータ３２の尖鋭部３２ａ又は
突起３０の尖鋭先端部は、より均一な曲線状の欠陥より
も電流密度が高い。従って、尖鋭構造か最初にめっきさ
れる。めっき添加剤は、尖鋭構造部分の電流密度を低下
させ、欠陥に過度にめっきが形成されるのを阻止し、表
面欠陥を覆うニッケル合金の実質的なレベリング層を提
供する。
基板電極１１の堆積表面部分のめっきを阻止する少量の
添加剤を含んでいる。クレータ３２の尖鋭部３２ａ又は
突起３０の尖鋭先端部は、より均一な曲線状の欠陥より
も電流密度が高い。従って、尖鋭構造か最初にめっきさ
れる。めっき添加剤は、尖鋭構造部分の電流密度を低下
させ、欠陥に過度にめっきが形成されるのを阻止し、表
面欠陥を覆うニッケル合金の実質的なレベリング層を提
供する。
核形成中心の形成により半導体成長の問題を最も生じ易
い超尖鋭な欠陥は、完全には被覆されないとしても、め
っきにより曲線状になる。その結果、実質的に無欠陥の
堆積表面が形成され、その上に均質な半導体材料が堆積
され得る。
い超尖鋭な欠陥は、完全には被覆されないとしても、め
っきにより曲線状になる。その結果、実質的に無欠陥の
堆積表面が形成され、その上に均質な半導体材料が堆積
され得る。
実施例
以下の手順に従って、伸長ウェブ型の光輝焼なましされ
たステンレス鋼（４３０合金）＆板の堆積表面全体に、
予め選択された厚さ１２マイクロメータになるまでニッ
ケルを電気めっきした。まずｐＨ約８の中性洗剤溶液中
に基板材料ウェブを通すことにより洗浄を行った。洗剤
溶液に３分間浸漬後、ウェブを澗ぐべく脱イオン化冷水
に案内した。次に、ウェブを室温で塩酸浴（５０容量パ
ーセント濃縮塩酸）に浸漬した後、再び冷水で澗いた。
たステンレス鋼（４３０合金）＆板の堆積表面全体に、
予め選択された厚さ１２マイクロメータになるまでニッ
ケルを電気めっきした。まずｐＨ約８の中性洗剤溶液中
に基板材料ウェブを通すことにより洗浄を行った。洗剤
溶液に３分間浸漬後、ウェブを澗ぐべく脱イオン化冷水
に案内した。次に、ウェブを室温で塩酸浴（５０容量パ
ーセント濃縮塩酸）に浸漬した後、再び冷水で澗いた。
ガロト濃縮塩酸プラスリットル当たり０．０４グラムの
二フッ化アンモニウム）を収容する別の浴にウェブを通
した。次に冷水で濯いだ。更に、リットル当たり１００
グラムのスルファミン酸から成る室温浴に１分間浸漬さ
せた。次に、ウェブ平方メータ当たり３．７アンペアの
電流を供給するべく導電性案内ローラを使用することに
より、ウェブの堆積表面に電気接触を形成した。次に、
ウェブ平方メータ当ノこり６．５アンペアの電流でニッ
ケル合金めっき番号８２９めっき浴中に基板材料ウェブ
を３分間浸漬させた。ニッケル合金めっき番号８２９浴
は、ウイトコウケミプＪル社（胃１ｔｃｏ Ｃｈｅｍｉ
ｃａｌ）のアライド・ケライト工場（ＡＩ！ｆｅｄ−Ｋ
ｅｌｉＬｅ Ｄｉｖｉｓｉｏｎ）で製造されている市販
製品である。冷水で渇いた後、ウェブをニッケルスルフ
ァメート浴に１０秒間通した後、冷水て澗いた。次に、
ｌ５ｏｐｒｅｐ １９２の室温浴にウェブを浸漬させ、
更に冷水で潅いた。最後に、ウェブを平方メータ当たり
１８６アンペアの電流で３分間クロムめっき浴に通した
。こうしてステンレス鋼基板に堆積された電気めっきニ
ッケル合金層は均質であり、接着性が良好で平滑なレベ
ル表面を示した。
二フッ化アンモニウム）を収容する別の浴にウェブを通
した。次に冷水で濯いだ。更に、リットル当たり１００
グラムのスルファミン酸から成る室温浴に１分間浸漬さ
せた。次に、ウェブ平方メータ当たり３．７アンペアの
電流を供給するべく導電性案内ローラを使用することに
より、ウェブの堆積表面に電気接触を形成した。次に、
ウェブ平方メータ当ノこり６．５アンペアの電流でニッ
ケル合金めっき番号８２９めっき浴中に基板材料ウェブ
を３分間浸漬させた。ニッケル合金めっき番号８２９浴
は、ウイトコウケミプＪル社（胃１ｔｃｏ Ｃｈｅｍｉ
ｃａｌ）のアライド・ケライト工場（ＡＩ！ｆｅｄ−Ｋ
ｅｌｉＬｅ Ｄｉｖｉｓｉｏｎ）で製造されている市販
製品である。冷水で渇いた後、ウェブをニッケルスルフ
ァメート浴に１０秒間通した後、冷水て澗いた。次に、
ｌ５ｏｐｒｅｐ １９２の室温浴にウェブを浸漬させ、
更に冷水で潅いた。最後に、ウェブを平方メータ当たり
１８６アンペアの電流で３分間クロムめっき浴に通した
。こうしてステンレス鋼基板に堆積された電気めっきニ
ッケル合金層は均質であり、接着性が良好で平滑なレベ
ル表面を示した。
ニッケルめっき番号８２９中に見出される添加剤は、最
高電流密度の欠陥部位、例えば導電性基板の堆積表面上
に隆起している突起の先端部及び導電性基板の堆積表面
から下方に陥没している尖鋭構造のクレータにおけるニ
ッケル合金レベリング材料の堆積を遅延させるように機
能することに注意すべきである。この結果、ニッケル合
金レベリング層が堆積され、該層上に高品質アモルファ
ス半導体材料の平坦、均一、及び均質な薄膜層が堆積さ
れ得る。
高電流密度の欠陥部位、例えば導電性基板の堆積表面上
に隆起している突起の先端部及び導電性基板の堆積表面
から下方に陥没している尖鋭構造のクレータにおけるニ
ッケル合金レベリング材料の堆積を遅延させるように機
能することに注意すべきである。この結果、ニッケル合
金レベリング層が堆積され、該層上に高品質アモルファ
ス半導体材料の平坦、均一、及び均質な薄膜層が堆積さ
れ得る。
上記の実施例は、ニッケル合金めっき浴を使用している
が、ステンレス鋼又はアルミニウム基板の堆積表面上に
導電性合金を電気めっきするための他の導電性合金めっ
き浴を同様に使用し得る。
が、ステンレス鋼又はアルミニウム基板の堆積表面上に
導電性合金を電気めっきするための他の導電性合金めっ
き浴を同様に使用し得る。
唯一の要件は、堆積材料が、実質的に表面欠陥を含まず
且つ後続して堆積される半導体材料に適合可能な平滑な
レベリング基板を提供するという点である。
且つ後続して堆積される半導体材料に適合可能な平滑な
レベリング基板を提供するという点である。
第１図は複数のｐｉｎセルを備える光起電力デバイスの
部分横断面図、第２図は本発明のレベリング層を含む改
良型半導体デバイスの拡大斜視図、第３八図は本発明を
組入れないｐｉｎ型半導体デバイスの基板に形成された
表面欠陥を示す横断面図、第３Ｂ図は基板の堆積表面に
作動的に堆積された適合可能な層を含む本発明のレベリ
ング層を示す半導体デバイスの横断面図、第４図は本発
明のレベリング層を連続的に堆積するために使用される
ニッケル合金めっき浴の具体例を示す説明図である。 １１・・・・・・基板、１２ａ〜１２ｃ・・・・・・セ
ル、１６ａ−１６Ｃ・・・・・・ｎ導電型半導体層、１
８ａ〜１８ｃ・・・・・・真性半導体層、２０ａ〜２０
ｃ・・・・・・ｎ導電型半導体層、２２・・・・・・Ｔ
ｅ３層、２４・・・・・・電極グリッド、２６・・・・
・・レベリング層、２７・・・・・・半導体本体、２９
・・・・・・電極、３０・・・・・・突起、３２・・・
・・・クレータ、４０・・・・・・バッテリー、５６・
・・・・・めっき溶液浴、５８ａ、５８ｂ、６０ａ、６
０ｂ・−−−−−ａ−ラ。 ２１ｇ３
部分横断面図、第２図は本発明のレベリング層を含む改
良型半導体デバイスの拡大斜視図、第３八図は本発明を
組入れないｐｉｎ型半導体デバイスの基板に形成された
表面欠陥を示す横断面図、第３Ｂ図は基板の堆積表面に
作動的に堆積された適合可能な層を含む本発明のレベリ
ング層を示す半導体デバイスの横断面図、第４図は本発
明のレベリング層を連続的に堆積するために使用される
ニッケル合金めっき浴の具体例を示す説明図である。 １１・・・・・・基板、１２ａ〜１２ｃ・・・・・・セ
ル、１６ａ−１６Ｃ・・・・・・ｎ導電型半導体層、１
８ａ〜１８ｃ・・・・・・真性半導体層、２０ａ〜２０
ｃ・・・・・・ｎ導電型半導体層、２２・・・・・・Ｔ
ｅ３層、２４・・・・・・電極グリッド、２６・・・・
・・レベリング層、２７・・・・・・半導体本体、２９
・・・・・・電極、３０・・・・・・突起、３２・・・
・・・クレータ、４０・・・・・・バッテリー、５６・
・・・・・めっき溶液浴、５８ａ、５８ｂ、６０ａ、６
０ｂ・−−−−−ａ−ラ。 ２１ｇ３
Claims (9)
- （１） 後続して堆積される半導体材料中に低抵抗電流
通路を形成することの可能な少なくとも１個の欠陥又は
非均質半導体材料の堆積を促進する核形成中心を含む堆
積表面を有する導電性基板と、該基板上に堆積された半
導体材料の薄膜本体とを備えて成る改良型半導体デバイ
スにおいて、該堆積表面と本体との間に比較的厚く連続
的な導電性電気めっきレベリング層を介在させたことを
特徴とする半導体デバイス。 - （２） レベリング層が、主にニッケル、銀、インジウ
ム、錫、カドミウム、亜鉛及びこれらの混合物から選択
された材料から主に形成されていることを特徴とする特
許請求の範囲第１項に記載の半導体デバイス。 - （３） レベリング層が半導体デバイスの第１の電極を
形成していることを特徴とする特許請求の範囲第１項に
記載のデバイス。 - （４） レベリング層の厚さが少なくとも５マイクロメ
ータであることを特徴とする特許請求のい囲第１項に記
載のデバイス。 - （５）基板がステンレス鋼から形成されており、レベリ
ング層がニッケル合金から形成されていることを特徴と
する特許請求の範囲第１項に記載のデバイス。 - （６）後続して堆積される半導体材料中に低抵抗電流通
路を形成することの可能な少なくとも１個の表面欠陥又
は非均質半導体材料の堆積を促進する核形成中心を含む
堆積表面を有する導電性基板を備えて成る改良型半導体
デバイスの製造方法において、基板の堆積表面に比較的
厚く連続的な導電性レベリング層を電気めっきし、該レ
ベリング層に均質半導体材料の薄膜本体を堆積すること
を特徴とする方法。 - （７）主にニッケル、銀、インジウム、錫、カドミウム
、亜鉛及びこれらの混合物からレベリング層材料を選択
することを特徴とする特許請求の範囲第６項に記載の方
法。 - （８）最高電流密度を示す堆積表面上領域におけるレベ
リング層堆積速度を低下させる少量の添加剤を含む電気
めっき浴内でレベリング層を形成することを特徴とする
特許請求の範囲第６項に記載の方法。 - （９） レベリング層を少なくとも厚さ５マイクロメー
タまで堆積することを特徴とする特許請求の範囲第６項
に記載の方法。 （ｌＯ）ステンレス鋼基板にニッケル合金レベリング層
を電気めっきすることを特徴とする特許請求の範囲第６
項に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US58636584A | 1984-03-05 | 1984-03-05 | |
| US586365 | 1990-09-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60210883A true JPS60210883A (ja) | 1985-10-23 |
Family
ID=24345454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60042553A Pending JPS60210883A (ja) | 1984-03-05 | 1985-03-04 | 半導体デバイス及びその製法 |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP0155125A3 (ja) |
| JP (1) | JPS60210883A (ja) |
| AU (1) | AU3941685A (ja) |
| BR (1) | BR8500871A (ja) |
| ES (1) | ES8608232A1 (ja) |
| IN (1) | IN162671B (ja) |
| ZA (1) | ZA851400B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB201018141D0 (en) | 2010-10-27 | 2010-12-08 | Pilkington Group Ltd | Polishing coated substrates |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5861678A (ja) * | 1981-10-08 | 1983-04-12 | Taiyo Yuden Co Ltd | 非晶質シリコン太陽電池 |
| JPS5873167A (ja) * | 1981-10-27 | 1983-05-02 | Konishiroku Photo Ind Co Ltd | 薄膜太陽電池 |
| JPS58180069A (ja) * | 1982-04-15 | 1983-10-21 | Agency Of Ind Science & Technol | 半導体装置 |
| JPS5914682A (ja) * | 1982-07-16 | 1984-01-25 | Denkaihaku Kogyo:Kk | アモルフアスシリコン太陽電池 |
| JPS5955012A (ja) * | 1982-09-24 | 1984-03-29 | Mitsubishi Chem Ind Ltd | アモルフアスシリコン半導体材料用基板 |
| JPS60160179A (ja) * | 1984-01-31 | 1985-08-21 | Kawasaki Steel Corp | 太陽電池基板用母板 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1535367A (en) * | 1975-04-02 | 1978-12-13 | Exxon Research Engineering Co | Photovoltaic device |
| CA1121897A (en) * | 1978-09-22 | 1982-04-13 | Allen M. Barnett | Thin film photovoltaic cells |
| US4345107A (en) * | 1979-06-18 | 1982-08-17 | Ametek, Inc. | Cadmium telluride photovoltaic cells |
-
1985
- 1985-02-21 IN IN146/DEL/85A patent/IN162671B/en unknown
- 1985-02-25 ZA ZA851400A patent/ZA851400B/xx unknown
- 1985-02-27 BR BR8500871A patent/BR8500871A/pt unknown
- 1985-02-28 EP EP85301402A patent/EP0155125A3/en not_active Withdrawn
- 1985-03-01 AU AU39416/85A patent/AU3941685A/en not_active Abandoned
- 1985-03-04 ES ES540909A patent/ES8608232A1/es not_active Expired
- 1985-03-04 JP JP60042553A patent/JPS60210883A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5861678A (ja) * | 1981-10-08 | 1983-04-12 | Taiyo Yuden Co Ltd | 非晶質シリコン太陽電池 |
| JPS5873167A (ja) * | 1981-10-27 | 1983-05-02 | Konishiroku Photo Ind Co Ltd | 薄膜太陽電池 |
| JPS58180069A (ja) * | 1982-04-15 | 1983-10-21 | Agency Of Ind Science & Technol | 半導体装置 |
| JPS5914682A (ja) * | 1982-07-16 | 1984-01-25 | Denkaihaku Kogyo:Kk | アモルフアスシリコン太陽電池 |
| JPS5955012A (ja) * | 1982-09-24 | 1984-03-29 | Mitsubishi Chem Ind Ltd | アモルフアスシリコン半導体材料用基板 |
| JPS60160179A (ja) * | 1984-01-31 | 1985-08-21 | Kawasaki Steel Corp | 太陽電池基板用母板 |
Also Published As
| Publication number | Publication date |
|---|---|
| ES8608232A1 (es) | 1986-06-01 |
| IN162671B (ja) | 1988-06-25 |
| AU3941685A (en) | 1985-09-12 |
| EP0155125A3 (en) | 1986-09-17 |
| ES540909A0 (es) | 1986-06-01 |
| EP0155125A2 (en) | 1985-09-18 |
| BR8500871A (pt) | 1985-10-15 |
| ZA851400B (en) | 1985-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9041141B2 (en) | Structure and method of fabricating a CZTS photovoltaic device by electrodeposition | |
| DE69814751T2 (de) | Herstellung einer dünnen Zinkoxidschicht | |
| CA1255617A (en) | Removing metal layer from textured mandrel and depositing photoresponsive body | |
| JP3327811B2 (ja) | 酸化亜鉛薄膜の製造方法、それを用いた光起電力素子及び半導体素子基板の製造方法 | |
| EP0136034A2 (en) | Method of forming an electrically conductive member | |
| EP0021774B1 (en) | Photovoltaic cells and a method of making such cells | |
| KR100334595B1 (ko) | 광기전력소자의제조방법 | |
| Basol et al. | Mercury cadmium telluride solar cell with 10.6% efficiency | |
| JP2000219512A (ja) | 酸化亜鉛薄膜の製造方法、それを用いた光起電力素子の製造方法、及び光起電力素子 | |
| WO2007108932B1 (en) | Technique for preparing precursor films and compound layers for thin film solar cell fabrication and apparatus corresponding thereto | |
| JP2002167695A (ja) | 酸化亜鉛膜の形成方法、それを用いた光起電力素子の製造方法 | |
| US5055416A (en) | Electrolytic etch for preventing electrical shorts in solar cells on polymer surfaces | |
| CN102201456B (zh) | 一种与太阳能电池背电极相连的柔性金属衬底及其制备方法 | |
| US4551575A (en) | Substrate for amorphous silicon semiconductor material | |
| US20130252020A1 (en) | Electro-Depositing Metal Layers of Uniform Thickness | |
| US4173497A (en) | Amorphous lead dioxide photovoltaic generator | |
| JPS60210883A (ja) | 半導体デバイス及びその製法 | |
| US4261802A (en) | Method of making a photovoltaic cell | |
| CN208797008U (zh) | 一种无主栅双面电镀金属化太阳能电池片 | |
| CN116314370B (zh) | 一种异质结太阳电池及其制备方法 | |
| JPS58158977A (ja) | 薄膜太陽電池を製造する方法及び装置 | |
| JP3097805B2 (ja) | 太陽電池とその製造方法並びにめっき方法 | |
| US20130213814A1 (en) | Film inspection method | |
| WO2012024438A2 (en) | Method and apparatus for electrodepositing large area cadmium telluride thin films for solar module manufacturing | |
| JPS63276278A (ja) | 埋込み配線付き透明電極 |