JPS60211576A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPS60211576A JPS60211576A JP59068005A JP6800584A JPS60211576A JP S60211576 A JPS60211576 A JP S60211576A JP 59068005 A JP59068005 A JP 59068005A JP 6800584 A JP6800584 A JP 6800584A JP S60211576 A JPS60211576 A JP S60211576A
- Authority
- JP
- Japan
- Prior art keywords
- coordinate
- value
- pixel
- stack
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T5/00—Image enhancement or restoration
- G06T5/20—Image enhancement or restoration using local operators
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は２値画像の所定領域、例えば「１」で囲まれた
領域を「１」によって塗りつぶす画像処理装置に関する
。
領域を「１」によって塗りつぶす画像処理装置に関する
。
（従来技術）
オフィスにおけるＯＡ（オフィスオートメーシ、ン）の
浸透に伴い、単なる文書処理のみでなく円や棒グラフを
含んだ図形情報を高速に処理する必要性が増しつつある
。このような応用分野の中でも特に閉領域の塗りつぶし
処理は、その必要性。
浸透に伴い、単なる文書処理のみでなく円や棒グラフを
含んだ図形情報を高速に処理する必要性が増しつつある
。このような応用分野の中でも特に閉領域の塗りつぶし
処理は、その必要性。
有用性が確認されているものの、現在ソフトウェアで実
現されているだけであるが、そのアルゴリズムが複雑で
あり、処理速度が遅く、プログラムの複雑さがあるとい
う点で問題となっている。
現されているだけであるが、そのアルゴリズムが複雑で
あり、処理速度が遅く、プログラムの複雑さがあるとい
う点で問題となっている。
この２値画像の閉領域の塗多つぶし処理とは、第１図（
ａ）に示すように、画面１０の中の情報「１」の範囲１
１で囲まれた情報「０」の閉領域１２を第１図（ｂ）に
示すように、「１」の閉領域１３に置換える処理をいう
（このｒｏｂ、Ｉｌｌについては逆でも町）。この２値
画像の塗りつぶし処理は、基本的に、第２図に示す処理
フローに従って実現される。
ａ）に示すように、画面１０の中の情報「１」の範囲１
１で囲まれた情報「０」の閉領域１２を第１図（ｂ）に
示すように、「１」の閉領域１３に置換える処理をいう
（このｒｏｂ、Ｉｌｌについては逆でも町）。この２値
画像の塗りつぶし処理は、基本的に、第２図に示す処理
フローに従って実現される。
第２図において、１〜６はフローの手順を示し、第１図
に示すような「１」による閉領域があるとする。ここで
スタートすると手順１で閉領域中の１点Ｐｉ指定し、次
の手順２でこの点Ｐから画像の左右方向において１とな
る点几、Ｌ１にめる。
に示すような「１」による閉領域があるとする。ここで
スタートすると手順１で閉領域中の１点Ｐｉ指定し、次
の手順２でこの点Ｐから画像の左右方向において１とな
る点几、Ｌ１にめる。
次の手順３で、これら点Ｊ Ｌの間を「１」で塗シつぶ
し、点Ｐの１ライン上（または下）の点Ｐ′をめ、この
点Ｐ′が１１」であるか否かを手順５で判定し、「１」
であればここで終了となる。
し、点Ｐの１ライン上（または下）の点Ｐ′をめ、この
点Ｐ′が１１」であるか否かを手順５で判定し、「１」
であればここで終了となる。
点Ｐ′が１１」でないときには、点Ｐ′ヲ点Ｐと置きか
えて（手順６）手順２に戻るよう動作する。
えて（手順６）手順２に戻るよう動作する。
しかし、第２図のようなフローによる処理だけではこの
塗りつぶし処置を任意の閉領域に適用することか出来な
い。例えば、第３図のパターンにおいては点Ｐ−ｅ−中
井→の上側に「１」の凹部があるので、この凹部の両側
を塗りつぶすことが出来ずに残ってしまう孤立領域１４
を生じてしまう。
塗りつぶし処置を任意の閉領域に適用することか出来な
い。例えば、第３図のパターンにおいては点Ｐ−ｅ−中
井→の上側に「１」の凹部があるので、この凹部の両側
を塗りつぶすことが出来ずに残ってしまう孤立領域１４
を生じてしまう。
この原因は、終了条件を第２図において、点Ｐ′を「１
」としている点にある。この問題を解決するためには、
手順２において左右両端点几、Ｌを検出した時点でただ
ちに手順３の「１」と塗９つぶさずに、その前にその１
ライン上、又は１ライン下の情報を読み出しておき、も
し直線ＲＬを引いた場合、第３図のような孤立領域１４
が生じるか否かをチェックする必要がある。このような
孤“ 立領域１４が生じる場合には、その情報を一時的
にスタックしておき、現在の処理を続行する。現在の処
理終了後再びスタックの内容を取シ出しこの孤立領域の
塗シつぶしを再開するような処理となる。
」としている点にある。この問題を解決するためには、
手順２において左右両端点几、Ｌを検出した時点でただ
ちに手順３の「１」と塗９つぶさずに、その前にその１
ライン上、又は１ライン下の情報を読み出しておき、も
し直線ＲＬを引いた場合、第３図のような孤立領域１４
が生じるか否かをチェックする必要がある。このような
孤“ 立領域１４が生じる場合には、その情報を一時的
にスタックしておき、現在の処理を続行する。現在の処
理終了後再びスタックの内容を取シ出しこの孤立領域の
塗シつぶしを再開するような処理となる。
このように現在の塗シつぶし処理は、孤立領域の判定が
必要なためラインの先取りや複雑な孤立領域判定プログ
ラムを必要とするため、処理速度が低下し、プログラム
・ステ、プが増加するという欠点を有している。
必要なためラインの先取りや複雑な孤立領域判定プログ
ラムを必要とするため、処理速度が低下し、プログラム
・ステ、プが増加するという欠点を有している。
（発明の目的）
本発明の目的は、このような欠点を除き、処理プログラ
ムを少くできかつ画像塗りつぶしの処理速度を速くした
画像処理装置を提供することにある０ （発明の構成） 本発明の画像処理装置の構成は、二値画像面における第
１の値で囲まれた閉領域内の指定された一画素をその第
１の値にして一時記憶する座標レジスタと、この座標レ
ジスタに指定された前記一画素の隣接四点の画素を読出
しかつ書込みする座標発生回路と、この座標発生回路か
ら続出された画素位置を記憶し画像信号として出力する
画像メモリと、この画像メモリから読出された画素の値
が前記第１の値と同一値であるか否かを判定する判定回
路と、この判定回路によって前記同一値と判定された画
素の座標を格納しかつ前記閉領域内の未判定の画素を前
記一画素と指定して前記座標 ５− レジスタに読出す座標スタ、り回路と、前記判定回路の
判定結果に従って前記座標発生回路において前記四点画
素のうち前記指定画素と同一値でないものを同一値に変
換する制御手段とを含み、前記閉領域内を同一値によっ
て塗りつぶすことを特徴とする。
ムを少くできかつ画像塗りつぶしの処理速度を速くした
画像処理装置を提供することにある０ （発明の構成） 本発明の画像処理装置の構成は、二値画像面における第
１の値で囲まれた閉領域内の指定された一画素をその第
１の値にして一時記憶する座標レジスタと、この座標レ
ジスタに指定された前記一画素の隣接四点の画素を読出
しかつ書込みする座標発生回路と、この座標発生回路か
ら続出された画素位置を記憶し画像信号として出力する
画像メモリと、この画像メモリから読出された画素の値
が前記第１の値と同一値であるか否かを判定する判定回
路と、この判定回路によって前記同一値と判定された画
素の座標を格納しかつ前記閉領域内の未判定の画素を前
記一画素と指定して前記座標 ５− レジスタに読出す座標スタ、り回路と、前記判定回路の
判定結果に従って前記座標発生回路において前記四点画
素のうち前記指定画素と同一値でないものを同一値に変
換する制御手段とを含み、前記閉領域内を同一値によっ
て塗りつぶすことを特徴とする。
（実施例）
以下に本発明を図面により詳細に説明する。
第４図は本発明の実施例のブロック図である。
図において、２１は座標レジスタ、２２は隣接４点の画
素座標発生器、２３は画像メモ１ハ ２４は判別器、２
５はスタ、り、２６はマイクロコンビーータを含む制御
部、２７は表示装置である。座標レジスタ２１は塗シつ
ぶし画素の中心となる画素アドレスを格納するレジスタ
であり、終了信号２９がアクティブの時スタック２５の
内容がセ。
素座標発生器、２３は画像メモ１ハ ２４は判別器、２
５はスタ、り、２６はマイクロコンビーータを含む制御
部、２７は表示装置である。座標レジスタ２１は塗シつ
ぶし画素の中心となる画素アドレスを格納するレジスタ
であり、終了信号２９がアクティブの時スタック２５の
内容がセ。
トされ、隣接４点の画素座標発生器２２の入力となる。
この画素座標発生器２２は座標レジスタ２１の値を入力
し、第５図＜ａ＞に示すように、画面１０中の座標レジ
スタ２１で示される画素３０の隣接 ６− ４黒画素３１０座４１１を順次発生し、画像メモリ２３
に与える。この画像メモリ２３は画素座標発生器２２か
ら与えられた画素３０アドレスを受け取り、そのアドレ
スに対応した読み出しを行う。この読出された画素デー
タは判別器２４に入る。この判別器２４は、画像メモリ
２３から読出された画像データを判別し、続出し画像デ
ータが「０」のときはスタ、り信号２８をアクティブに
する。このスタ、り信号２８がアクティブになると画素
座標発生器２２は現アドレス全保持し、該当画素を強制
的に「１」に１゛換えると共にスタック２５に現アドレ
スをスタ、りする。また、画素座標発生器２２は、座標
レジスタ２１の隣接４点（第５図（１））の３３〜３６
）に対する画素の判別が終了すると、終了信号２９をア
クティブにする。スタ、り２５はスタ、り信号２８がア
クティブの時画素座標発生器２２から出力されているア
ドレスをスタックし、終了信号２９がアクティブの時ス
タ、り２５の内容を座標レジスタ２１にセットする。制
御部２６はマイクロコンビーータを含み、システムにク
ロ、りを供給するとともにシステムの動作シーケンスを
制御する。さらに、画像メモリ２３から読出された画像
は表示装置２７に表示される。
し、第５図＜ａ＞に示すように、画面１０中の座標レジ
スタ２１で示される画素３０の隣接 ６− ４黒画素３１０座４１１を順次発生し、画像メモリ２３
に与える。この画像メモリ２３は画素座標発生器２２か
ら与えられた画素３０アドレスを受け取り、そのアドレ
スに対応した読み出しを行う。この読出された画素デー
タは判別器２４に入る。この判別器２４は、画像メモリ
２３から読出された画像データを判別し、続出し画像デ
ータが「０」のときはスタ、り信号２８をアクティブに
する。このスタ、り信号２８がアクティブになると画素
座標発生器２２は現アドレス全保持し、該当画素を強制
的に「１」に１゛換えると共にスタック２５に現アドレ
スをスタ、りする。また、画素座標発生器２２は、座標
レジスタ２１の隣接４点（第５図（１））の３３〜３６
）に対する画素の判別が終了すると、終了信号２９をア
クティブにする。スタ、り２５はスタ、り信号２８がア
クティブの時画素座標発生器２２から出力されているア
ドレスをスタックし、終了信号２９がアクティブの時ス
タ、り２５の内容を座標レジスタ２１にセットする。制
御部２６はマイクロコンビーータを含み、システムにク
ロ、りを供給するとともにシステムの動作シーケンスを
制御する。さらに、画像メモリ２３から読出された画像
は表示装置２７に表示される。
次に本実施例の画像塗９つぶしの動作を説明する０
初期状態において、スタック２５には一つの座標が格納
されている。この座標で示される基点画素３０（第５図
）が塗りつぶしの起点となる点であり、この点はすでに
「１」で塗りつぶされているとする。次に終了信号２９
をアクティブにすることにより、スタック２５の内容が
座標レジスタ２１にセットされる。この値は画素座標発
生器２２に人シ、第５図（ｂ）で示される隣接４点３３
〜３６画素のアドレスを順次発生する０これらのうち点
３３．３４．３６は読出しデータがｒＯＪであるため、
判別器２４によシスタック信号２８がアクティブとなり
、これら点３３，３４．３６の画素アドレスがスタック
２５に格納されるとともに点３３．３４．３６が「１」
で塗りつぶされる。しかし、点３５の画素に対してはす
でに読み出しデータが「１」であることから、何の動作
も行われない。このように座標レジスタ２１の値に対し
隣接４点３３〜３６の画素が全−Ｃチェックされると、
終了信号２９がアクティブとなり、スタック２５の値が
座標レジスタ２１に新たにセットされ、同様の動作が繰
り返される。最終的にスタック２５の内容が無くなった
時が塗りつぶしの終了となる。
されている。この座標で示される基点画素３０（第５図
）が塗りつぶしの起点となる点であり、この点はすでに
「１」で塗りつぶされているとする。次に終了信号２９
をアクティブにすることにより、スタック２５の内容が
座標レジスタ２１にセットされる。この値は画素座標発
生器２２に人シ、第５図（ｂ）で示される隣接４点３３
〜３６画素のアドレスを順次発生する０これらのうち点
３３．３４．３６は読出しデータがｒＯＪであるため、
判別器２４によシスタック信号２８がアクティブとなり
、これら点３３，３４．３６の画素アドレスがスタック
２５に格納されるとともに点３３．３４．３６が「１」
で塗りつぶされる。しかし、点３５の画素に対してはす
でに読み出しデータが「１」であることから、何の動作
も行われない。このように座標レジスタ２１の値に対し
隣接４点３３〜３６の画素が全−Ｃチェックされると、
終了信号２９がアクティブとなり、スタック２５の値が
座標レジスタ２１に新たにセットされ、同様の動作が繰
り返される。最終的にスタック２５の内容が無くなった
時が塗りつぶしの終了となる。
（発明の効果）
以上説明したように、本発明によると、＊ｐつぶし操作
が隣接４点の塗りつぶ（−操作の繰り返しと、スタ、り
操作で実行されるため、−；速な処理が可能であり、ホ
スト・プロセ、すは初期画素の設定だけで任意の図形の
塗りつぶしが可能なため、ホスト・プロセ、ザの負荷全
大幅に減少することができる。
が隣接４点の塗りつぶ（−操作の繰り返しと、スタ、り
操作で実行されるため、−；速な処理が可能であり、ホ
スト・プロセ、すは初期画素の設定だけで任意の図形の
塗りつぶしが可能なため、ホスト・プロセ、ザの負荷全
大幅に減少することができる。
第１図（ａ） 、 （１））は本発明における画像塗り
つぶし前後の一例ケ示−ｊ−画面図、第２図は従来の画
像塗りつぶしのフローチャート、第３図は画像塗りつ
９− ぶしの孤立領域を示す画面図、第４図は本発明の一実施
例のブロック図、第５図（ａ）、 （ｂ）は第４図によ
る処理を説明する画面図である。図において１〜７・・
・・・・手順、１０・・・・・・画面、１１・・・・・
・「１」の範囲、１２・・・・・・「０」の閉領域、１
３・・・・・・「１」の閉領域、１４・・・・・・孤立
領域、２１・・・・・・座標レジスタ、２２・・・・・
・画素座標発生器、２３・・・・・・画像メモ１ハ ２
４・・・・・・判別器、２５・・・・・・スタック、２
６・・・・・・制御部、２７・・・・・・表示装置、２
８・・・・・・スタック信号、２９・・・・・・終了信
号、３０・・・・・・基点画素、３１・・・・・・隣接
４点画素、３３〜３６・旧・・隣接４点、である。 ＝１０＝
つぶし前後の一例ケ示−ｊ−画面図、第２図は従来の画
像塗りつぶしのフローチャート、第３図は画像塗りつ
９− ぶしの孤立領域を示す画面図、第４図は本発明の一実施
例のブロック図、第５図（ａ）、 （ｂ）は第４図によ
る処理を説明する画面図である。図において１〜７・・
・・・・手順、１０・・・・・・画面、１１・・・・・
・「１」の範囲、１２・・・・・・「０」の閉領域、１
３・・・・・・「１」の閉領域、１４・・・・・・孤立
領域、２１・・・・・・座標レジスタ、２２・・・・・
・画素座標発生器、２３・・・・・・画像メモ１ハ ２
４・・・・・・判別器、２５・・・・・・スタック、２
６・・・・・・制御部、２７・・・・・・表示装置、２
８・・・・・・スタック信号、２９・・・・・・終了信
号、３０・・・・・・基点画素、３１・・・・・・隣接
４点画素、３３〜３６・旧・・隣接４点、である。 ＝１０＝
Claims (1)
- 二値画像面における第１の値で囲まれた閉領域内の指定
された一画素全その第１の値にして一時記憶する座標レ
ジスタと、この座標レジスタに指定された前記一画素の
隣接四点の画素ｋｆｉ出しかつ書込みする座標発生回路
と、この座４１ｉｌｉ発生回路から読出された画素位置
ケ記憶し画像信号として出力する画像メモリと、この画
像メモリから続出された画素の値が前記第１の値と同一
値であるか否かを判定する判定回路と、この判定回路に
よって前記同一値と判定された画素の座標を格納しかつ
前記閉領域内の未判定の画素全前記一画素と指定して前
記座標レジスタに絖出す座標スタ、り回路と、前記判定
回路の判定結果に従って前記座標発生回路において前記
四点画素のうち前記指定画素と同一値でないものを同一
値に変換する制御手段とを含み、前記閉領域内を同一値
で塗りつぶすことを特徴とする画像処理装置０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59068005A JPS60211576A (ja) | 1984-04-05 | 1984-04-05 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59068005A JPS60211576A (ja) | 1984-04-05 | 1984-04-05 | 画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60211576A true JPS60211576A (ja) | 1985-10-23 |
Family
ID=13361315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59068005A Pending JPS60211576A (ja) | 1984-04-05 | 1984-04-05 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60211576A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03229380A (ja) * | 1990-02-05 | 1991-10-11 | Fuji Electric Co Ltd | 図形表示制御方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5981691A (ja) * | 1982-10-30 | 1984-05-11 | 株式会社東芝 | 塗りつぶし処理方式 |
-
1984
- 1984-04-05 JP JP59068005A patent/JPS60211576A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5981691A (ja) * | 1982-10-30 | 1984-05-11 | 株式会社東芝 | 塗りつぶし処理方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03229380A (ja) * | 1990-02-05 | 1991-10-11 | Fuji Electric Co Ltd | 図形表示制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5995669A (ja) | 図形処理装置 | |
| EP0300502B1 (en) | High speed page turning control system | |
| KR910000203B1 (ko) | 화상처리장치 | |
| JP2634851B2 (ja) | 画像処理装置 | |
| JPS6273385A (ja) | 境界検出対象領域指示回路 | |
| JP2797320B2 (ja) | 画像表示装置 | |
| US5299301A (en) | Image displaying method and apparatus | |
| JPS60173676A (ja) | 図形塗りつぶし方式 | |
| JP3154741B2 (ja) | 画像処理装置及びその方式 | |
| JPS62150484A (ja) | 画像処理装置 | |
| JP2806376B2 (ja) | 画像処理装置および画像処理方法 | |
| JPH0467964A (ja) | ページプリンタ印刷制御方式 | |
| JP2690385B2 (ja) | 円弧の拡大表示方法 | |
| JPH01259462A (ja) | 画像拡大縮小装置 | |
| JPS6364085A (ja) | 表示制御装置 | |
| EP0500035A2 (en) | Three-dimensional graphic display system | |
| JPH0644385A (ja) | Ｚバッファ制御回路 | |
| JPS62267875A (ja) | 描画像の部分消去方式 | |
| JPH0271378A (ja) | 静止画処理方式 | |
| JPH025623A (ja) | 情報処理装置 | |
| JPH08221585A (ja) | 円の描画方式 | |
| JPS63184878A (ja) | 画像処理装置 | |
| JPS63250278A (ja) | 画像情報符号化方法 | |
| JPH11167621A (ja) | 表示データミキシング装置 | |
| JPS63271288A (ja) | ウインドウ表示装置 |