JPS60211678A - メモリセル - Google Patents
メモリセルInfo
- Publication number
- JPS60211678A JPS60211678A JP59066945A JP6694584A JPS60211678A JP S60211678 A JPS60211678 A JP S60211678A JP 59066945 A JP59066945 A JP 59066945A JP 6694584 A JP6694584 A JP 6694584A JP S60211678 A JPS60211678 A JP S60211678A
- Authority
- JP
- Japan
- Prior art keywords
- magnetoresistive element
- memory cell
- thin film
- data
- magnetic thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ＭＯＳ型のランダムアクセスメモリ集積回路
のなかで、特に不揮発性のスタティックメモリセルに関
するものである。
のなかで、特に不揮発性のスタティックメモリセルに関
するものである。
従来例の構成とその問題点
従来、この種のメモリセルでは、不揮発性メモリセルと
して１対のＭ Ｎ ＯＳ電界効果トランジスタあるいは
フローティングゲートを有する電界効果トランジスタを
用いて、６トランジスタ型のスタティックメモリセルに
付随させている。即ち、電源がしゃ断されると、これを
検知して、６トランジスタ型のスタティックメモリセル
の情報を１対のＭＮＯ３電界効果トランジスタあるいは
フローティングゲートを有する電界効果トランジスタに
書き込んで内容を保持している。こうした従来のメモリ
回路は、電源のしゃ断を検知して、情報を保持するだめ
の１対の電界効果トランジスタに高電圧を印加するもの
であり、捷だ、情報の書き込みはホットエレクトロンに
よるものであり、従ってゲート酸化膜に劣化が生じる。
して１対のＭ Ｎ ＯＳ電界効果トランジスタあるいは
フローティングゲートを有する電界効果トランジスタを
用いて、６トランジスタ型のスタティックメモリセルに
付随させている。即ち、電源がしゃ断されると、これを
検知して、６トランジスタ型のスタティックメモリセル
の情報を１対のＭＮＯ３電界効果トランジスタあるいは
フローティングゲートを有する電界効果トランジスタに
書き込んで内容を保持している。こうした従来のメモリ
回路は、電源のしゃ断を検知して、情報を保持するだめ
の１対の電界効果トランジスタに高電圧を印加するもの
であり、捷だ、情報の書き込みはホットエレクトロンに
よるものであり、従ってゲート酸化膜に劣化が生じる。
こうして結果的に書き込みできる回数は有限回となる欠
点を有している。
点を有している。
まだ、１メモリセル当り１０イ固ものＭＯＳ）ランジス
タが必要であるため、素子点数が多く高集積化できない
という欠点もあった。
タが必要であるため、素子点数が多く高集積化できない
という欠点もあった。
発明の目的
従って、本発明の目的は、磁性薄膜と磁気抵抗素子とを
用いることにより、従来と同じ電圧で書き込むことがで
き劣化がなく、しかもメモリセル当りの素子点数の少な
い不揮発性メモリセルを提供することである。
用いることにより、従来と同じ電圧で書き込むことがで
き劣化がなく、しかもメモリセル当りの素子点数の少な
い不揮発性メモリセルを提供することである。
発明の構成
本発明に係るメモリセルば、印加された磁界の少なくと
も方向によって固有抵抗値の変化する磁気抵抗素子と、
前記の磁気抵抗素子と直列に接続されだトランスファゲ
ートと、前記の磁気抵抗素子と磁気的に結合できる程度
に近接して配置されかつ前記の磁気抵抗素子と前記のト
ランスファゲートを接続するリード線に磁気的に結合で
きる程度に近接して配置された磁性薄膜とを有している
。
も方向によって固有抵抗値の変化する磁気抵抗素子と、
前記の磁気抵抗素子と直列に接続されだトランスファゲ
ートと、前記の磁気抵抗素子と磁気的に結合できる程度
に近接して配置されかつ前記の磁気抵抗素子と前記のト
ランスファゲートを接続するリード線に磁気的に結合で
きる程度に近接して配置された磁性薄膜とを有している
。
実施例の説明
第１図に本発明に係るメモリセルの実施例を示す構成概
念図である。１，２はデータ線であり、３はワード線で
ある。４は磁気抵抗素子であり、６はトランスファゲー
トである。また、６は磁性薄膜であり、磁気抵抗素子４
およびリード線７と磁気的に結合しており、矢印８，９
はそれぞれ磁気抵抗素子４と磁性薄膜６および磁性薄膜
６とリード線７の磁気的結合を示す。
念図である。１，２はデータ線であり、３はワード線で
ある。４は磁気抵抗素子であり、６はトランスファゲー
トである。また、６は磁性薄膜であり、磁気抵抗素子４
およびリード線７と磁気的に結合しており、矢印８，９
はそれぞれ磁気抵抗素子４と磁性薄膜６および磁性薄膜
６とリード線７の磁気的結合を示す。
磁気抵抗素子４は第２図に示すような、磁束密度Ｂと電
気抵抗Ｈの関係をもつマグネトダイオードなどの磁気抵
抗素子を使用する。即ち、印加する磁界の大きさおよび
方向によって電気抵抗が変化するものである。寸だ、磁
性薄膜６は、磁気的に一軸異方性であることが重重しく
、かつ磁化容易軸方向に対して第３図に示すようなり−
Ｈヒステレシスを持つことが重重しい。
気抵抗Ｈの関係をもつマグネトダイオードなどの磁気抵
抗素子を使用する。即ち、印加する磁界の大きさおよび
方向によって電気抵抗が変化するものである。寸だ、磁
性薄膜６は、磁気的に一軸異方性であることが重重しく
、かつ磁化容易軸方向に対して第３図に示すようなり−
Ｈヒステレシスを持つことが重重しい。
さて、第１図に示しだ本発明に係るメモリセルに例えば
データ０を書き込む場合、例えば次に述べるように行な
えばよい。即ちワード線３を所定の電圧レベルにし、ト
ランスファゲート５を導通状態にする。データ線１から
データ線２へ電流を流す。このとき磁性薄膜６はリード
線７を流れる電流によって生じる磁界により磁化され、
その磁場は磁気抵抗素子４の抵抗を変化させる。従って
、データ線１からデータ線２へ流す電流は、磁性薄膜６
を磁化するに十分な磁界を発生する大きさでなければな
らない。また、データ１を書き込む場合は、データ線１
からデータｍ２へ流す電流の向きを反対にすればよい。
データ０を書き込む場合、例えば次に述べるように行な
えばよい。即ちワード線３を所定の電圧レベルにし、ト
ランスファゲート５を導通状態にする。データ線１から
データ線２へ電流を流す。このとき磁性薄膜６はリード
線７を流れる電流によって生じる磁界により磁化され、
その磁場は磁気抵抗素子４の抵抗を変化させる。従って
、データ線１からデータ線２へ流す電流は、磁性薄膜６
を磁化するに十分な磁界を発生する大きさでなければな
らない。また、データ１を書き込む場合は、データ線１
からデータｍ２へ流す電流の向きを反対にすればよい。
次に、書かれているデータを読み出す場合は、データを
書き込む時と同じくトランスファゲート５を導通状態に
し、データ線１からデータ線２に至る経路の抵抗を測定
すればよい。書かれているデータにより磁性薄膜６が生
じる磁場の向きが異り、磁気抵抗素子４の抵抗が異るか
ら、抵抗の大小によりデータの内容を知ることかできる
。このときデータ線１からデータ線２へ流す電流は、磁
性薄膜６を磁化しない程度であることが、非破壊読み出
しの点から重重しい。
書き込む時と同じくトランスファゲート５を導通状態に
し、データ線１からデータ線２に至る経路の抵抗を測定
すればよい。書かれているデータにより磁性薄膜６が生
じる磁場の向きが異り、磁気抵抗素子４の抵抗が異るか
ら、抵抗の大小によりデータの内容を知ることかできる
。このときデータ線１からデータ線２へ流す電流は、磁
性薄膜６を磁化しない程度であることが、非破壊読み出
しの点から重重しい。
捷だ、データを書き込む場合、磁性薄膜６の生じる磁場
が、磁気抵抗素子４の抵抗を増大させるように磁気抵抗
素子４、磁性薄膜６ならびにリード線７を配置すること
が望ましい。次に逆のデータを書き込む場合に磁気抵抗
素子４の抵抗が小さく、電流を流し易いだめ、データを
高速に書き込むことができる。
が、磁気抵抗素子４の抵抗を増大させるように磁気抵抗
素子４、磁性薄膜６ならびにリード線７を配置すること
が望ましい。次に逆のデータを書き込む場合に磁気抵抗
素子４の抵抗が小さく、電流を流し易いだめ、データを
高速に書き込むことができる。
さて、本発明に係るメモリセルは、情報を磁性薄膜６の
磁化の方向で記憶している。従って、電源がしゃ断され
ても情報は消えることはない。丑だ、データの書き込み
や読み出しに際し、高電圧を用いたりすることはなく、
メモリセルの！特性が劣化することもない。
磁化の方向で記憶している。従って、電源がしゃ断され
ても情報は消えることはない。丑だ、データの書き込み
や読み出しに際し、高電圧を用いたりすることはなく、
メモリセルの！特性が劣化することもない。
発明の効果
以上述べてきたように、本発明に係るメモリセルは、劣
化のない不揮発性メモリセルを、少ない部品点数で構成
することができる。
化のない不揮発性メモリセルを、少ない部品点数で構成
することができる。
第１図は本発明に係るメモリセルの実施例を示しだ概略
構成概念図、第２図は本発明に使用し得る磁気抵抗素子
の特性図、第３図は 同じく磁性薄膜のＢ −Ｈ曲線図
である。 １．２・・・・・・データ線、３・・・・・ワード線、
４・・・・磁気抵抗素子、６・・・・・・トランスフア
ゲ−１・、６・・・・・磁性薄膜。
構成概念図、第２図は本発明に使用し得る磁気抵抗素子
の特性図、第３図は 同じく磁性薄膜のＢ −Ｈ曲線図
である。 １．２・・・・・・データ線、３・・・・・ワード線、
４・・・・磁気抵抗素子、６・・・・・・トランスフア
ゲ−１・、６・・・・・磁性薄膜。
Claims (1)
- 印加された磁界の少なくとも方向によって固有抵抗値の
変化する磁気抵抗素子と、前記の磁気抵抗素子と直列に
接続されたトランスファゲートと前記の磁気抵抗素子と
磁気的に結合できる程度に近接して配置されかつ前記の
磁気抵抗素子と前記のトランスファゲートを接続するリ
ード線に磁気的に結合できる程度に近接して配置された
磁性薄膜と、を有することを特徴とするメモリセル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59066945A JPS60211678A (ja) | 1984-04-04 | 1984-04-04 | メモリセル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59066945A JPS60211678A (ja) | 1984-04-04 | 1984-04-04 | メモリセル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60211678A true JPS60211678A (ja) | 1985-10-24 |
Family
ID=13330654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59066945A Pending JPS60211678A (ja) | 1984-04-04 | 1984-04-04 | メモリセル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60211678A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007095288A (ja) * | 2006-10-10 | 2007-04-12 | Hynix Semiconductor Inc | メモリーセルアレーにデータを記憶させる方法 |
| EP0821365B1 (en) * | 1996-07-26 | 2007-06-27 | Hyundai Electronics Industries Co., Ltd. | Improvements in integrated multistate magnetic static write-read and erase memory |
-
1984
- 1984-04-04 JP JP59066945A patent/JPS60211678A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0821365B1 (en) * | 1996-07-26 | 2007-06-27 | Hyundai Electronics Industries Co., Ltd. | Improvements in integrated multistate magnetic static write-read and erase memory |
| JP2007095288A (ja) * | 2006-10-10 | 2007-04-12 | Hynix Semiconductor Inc | メモリーセルアレーにデータを記憶させる方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6621731B2 (en) | Magnetic memory device | |
| US5173873A (en) | High speed magneto-resistive random access memory | |
| US4829476A (en) | Differential magnetoresistive memory sensing | |
| JP3667244B2 (ja) | 磁気抵抗素子、それを用いたメモリ素子、磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの記録再生方法 | |
| US6700813B2 (en) | Magnetic memory and driving method therefor | |
| TW201735026A (zh) | 磁性記憶體 | |
| KR920018653A (ko) | 자성박막 메모리 및 그 기록·재생방법 | |
| CN101657859A (zh) | 自旋转移力矩磁阻随机存取存储器及设计方法 | |
| US5375082A (en) | Integrated, nonvolatile, high-speed analog random access memory | |
| US6522575B2 (en) | Semiconductor memory device having magnetoresistive elements | |
| JP2000187976A (ja) | 磁性薄膜メモリおよびその記録再生方法 | |
| US3191162A (en) | Magnetic thin film memory cell | |
| JP3634761B2 (ja) | 磁気抵抗素子、該磁気抵抗素子を用いたメモリ素子及び磁気ランダムアクセスメモリ、並びに記録再生方法 | |
| Daughton | Advanced MRAM concepts | |
| JPS60211678A (ja) | メモリセル | |
| GB1563715A (en) | Digital magnetic memory systems | |
| US3179928A (en) | Search memory using longitudinal steering fields | |
| JP2004530244A (ja) | Ｍｒａｍ半導体メモリーシステムの駆動方法 | |
| JP4386158B2 (ja) | Ｍｒａｍ及びｍｒａｍの書き込み方法 | |
| US7092285B1 (en) | State save-on-power-down using GMR non-volatile elements | |
| KR20060043086A (ko) | 데이터 저장 디바이스, 메모리 셀 판독 동작 수행 방법 및시스템 | |
| KR0166414B1 (ko) | 기억장치 | |
| US3521252A (en) | Magnetic memory element having two thin films of differing coercive force | |
| US7554838B2 (en) | Simulating circuit for magnetic tunnel junction device | |
| US7372723B1 (en) | State save-on-power-down using GMR non-volatile elements |